一种镜头聚焦方法、组件、图像传感器和存储介质

技术领域

本申请涉及图像传感器技术领域，具体涉及一种镜头聚焦方法、组件、图像传感器和存储介质。

背景技术

自动对焦技术在图像传感器中起着重要的作用，尤其是使用手机等消费电子产品进行拍摄时，自动聚焦可以大大提升用户体验。全向自动聚焦(ALL Direction AutoFocus，ADAF)技术在高端CMOS图像传感器芯片中得到了广泛的应用，但相位检测和补偿的精度不足。

申请人在研究中发现，全相位像素(ALL-phase PD，APD)技术，通过4个像素呈2×2排布，共用一个浮动扩散节点(Floating Diffusion，FD)及源极跟随器晶体管(SourceFollower，SF)。而相关双采样技术(CDS)可以消除像素复位引起的热噪声和部分固定模式噪声，可以提升图像传感器的噪声性能。在全相位像素结构中使用CDS技术，需要一列像素对应两套读出电路，一套用来量化复位信号和右像素信号，另一套用来量化复位信号和左像素信号。这种方式增加了芯片的面积和功耗。

发明内容

本申请提供一种镜头聚焦方法、组件、图像传感器和存储介质，用于缓解芯片的面积和功耗的问题。

在一方面，本申请提供一种镜头聚焦方法，可选地，像素单元包括第一侧像素电路和第二侧像素电路，镜头聚焦方法包括：

开启复位模式，控制量化电路对复位信号进行量化并存储，以获取复位量化值；

开启第一侧像素读取模式，控制所述量化电路对第一侧像素电路的像素信号进行量化并存储，以获取第一像素量化值；

以所述复位量化值和所述第一像素量化值的差为第一相位结果；

开启第二侧像素读取模式，控制所述量化电路对第二侧像素电路的像素信号进行量化并存储，以获取第二像素量化值；

以所述复位量化值和所述第二像素量化值的差为第二相位结果；

根据所述第一相位结果和所述第二相位结果，调节镜头的焦距。

可选地，所述镜头聚焦方法包括将所述复位量化值存入第一存储器，将所述第一像素量化值和/或所述第二像素量化值存入第二存储器。

可选地，所述镜头聚焦方法在执行所述读取所述复位量化值和所述第一像素量化值，计算所述复位量化值和所述第一像素量化值的差为第一相位结果的步骤包括：

按照从低位比特到高位比特的顺序，读取所述复位量化值的第N位比特并取反，其中N为正整数；

将所述第一像素量化值的第N位比特与取反后的所述复位量化值的第N位比特通过全加器相加，所述全加器的结果输出值存储为所述第一相位结果的第N位比特，所述全加器的进位输出值发送至触发器的输入端；

将所述触发器的输出值发送至所述全加器的进位标志端。

可选地，所述镜头聚焦方法在执行读取所述复位量化值和所述第二像素量化值，计算所述复位量化值和所述第二像素量化值的差为第二相位结果的步骤包括：

按照从低位比特到高位比特的顺序，读取所述复位量化值的第N位比特并取反，其中N为正整数；

将所述第二像素量化值的第N位比特与取反后的所述复位量化值的第N位比特通过全加器相加，所述全加器的结果输出值存储为所述第二相位结果的第N位比特，所述全加器的进位输出值发送至触发器的输入端；

将所述触发器的输出值发送至所述全加器的进位标志端。

可选地，所述镜头聚焦方法在执行所述根据所述第一相位结果和所述第二相位结果，调节镜头的焦距的步骤包括：

对所述第一相位结果和所述第二相位结果进行比较，以获取相位差信息；

根据所述相位差信息调节所述镜头的焦距进行对焦。

可选地，所述镜头聚焦方法在执行所述根据所述第一相位结果和所述第二相位结果，调节镜头的焦距的步骤之后包括：

对所述第一相位结果和所述第二相位结果相加，以获取所述像素单元的图像信息。

另一方面，本申请提供一种镜头聚焦组件，可选地，包括依次连接的像素单元、量化电路、存储单元和相关双采样电路，其中：

像素单元包括第一侧像素电路和第二侧像素电路，所述存储单元包括第一存储器和第二存储器；

所述第一侧像素电路的输出端和所述第二侧像素电路的输出端共同连接至所述像素单元的浮动扩散点；

量化电路的每一位输出端分别连接所述第一存储器和所述第二存储器的一位输入端；

所述第一存储器的每一位输出端均连接所述相关双采样电路的第一输入端，所述第二存储器的每一位输出端均连接所述相关双采样电路的第二输入端。

可选地，所述镜头聚焦组件中的所述像素单元还包括复位开关件、源极跟随开关件和行选择开关件，所述第一侧像素电路包括第一侧感光二极管和第一侧传送开关件，所述第二侧像素电路包括第二侧感光二极管和第二侧传送开关件；

所述复位开关件的第一端连接第一预设电压，所述第一侧感光二极管的阳极接地，所述第一侧感光二极管的阴极接所述第一侧传送开关件的第一端，所述第二侧感光二极管的阳极接地，所述第二侧感光二极管的阴极接所述第二侧传送开关件的第一端，所述复位开关件的第二端、所述第一侧传送开关件的第二端、所述第二侧传送开关件的第二端和所述源极跟随开关件的控制端连接浮动扩散点；所述源极跟随开关件的第一端连接第二预设电压，所述源极跟随开关件的第二端连接所述行选择开关件的第一端，所述行选择开关件的第二端连接所述量化电路。

可选地，所述镜头聚焦组件中的所述量化电路包括比较器、计数器和斜坡电压发生器，所述像素单元的输出端连接所述比较器的第一输入端，被设置为输出斜坡电压的所述斜坡电压发生器连接所述比较器的第二输入端；

所述比较器的输出端连接所述计数器的输入端，所述计数器的输出端连接所述存储单元。

可选地，所述镜头聚焦组件中的所述相关双采样电路包括反相器和全加器；

所述第一存储器的每一位输出端均通过所述反相器连接所述全加器的第一输入端，所述第二存储器的每一位输出端均连接所述全加器的第二输入端，所述全加器的进位输出端连接所述全加器的进位标志端，所述全加器的加法输出端输出所述相关双采样电路的采样结果。

可选地，所述镜头聚焦组件中的所述相关双采样电路还包括D触发器，所述全加器的进位输出端连接所述D触发器的输入端，所述D触发器的输出端连接所述全加器的进位标志端。

另一方面，本申请提供一种图像传感器，可选地，包括控制单元和如上所述的镜头聚焦组件，所述控制单元分别与所述像素单元、量化电路、存储单元和相关双采样电路连接，用于实现如上所述的镜头聚焦方法的步骤。

另一方面，本申请提供一种存储介质，可选地，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的镜头聚焦方法的步骤。

本申请实现的有益效果为：

通过两套memory分别存储rst和sig的量化值，然后通过全加器做减法来实现CDS操作的技术方案，解决了ADAF精度不足和需要一列像素对应两套量化电路来兼容100％ADAF和CDS的技术问题，实现了通过一套量化电路同时获取左右相位信息(或上下)和图像信息，以实现100％自动聚焦且不会大幅增加面积和功耗的技术效果。

可选地，通过两次sig量化分别读上像素信号和下像素信号，可以实现上下方向的相位自动聚焦的效果。将四个象限的四个像素信号分两次分别读出，在节约资源的同时，进一步增加了读取速度。

可选地，通过四次sig量化，分别读取右上、左上、左下、右下像素信号，可以实现上下左右四个方向的相位自动聚焦的效果。能够提升相位检测和补偿的精度，进一步保证量化聚焦质量。

可选地，采用多bit全加器组成CDS模块，这样可以同时处理多位数据，实现了缩短CDS周期、减少地址选通信号的效果。能够进一步加快运算速度，提升产品效率。

如上所述，本申请提供的镜头聚焦方法、组件、图像传感器和存储介质，通过一套量化电路同时获取第一侧像素电路和第二侧像素电路的相位信息和图像信息，以实现100％自动聚焦且不会大幅增加芯片的面积和功耗。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例的镜头聚焦方法的流程图。

图2为本申请一实施例的镜头聚焦组件的结构图。

图3为本申请一实施例的像素单元的结构图。

图4为本申请一实施例的量化电路的结构图。

图5为本申请一实施例的相关双采样电路的电路图。

图6为本申请一实施例的镜头聚焦组件中存储单元和相关双采样电路的结构图。

图7为本申请图6实施例基础上的图像传感器在一个周期内实现镜头聚焦方法的时序图。

图8为本申请一实施例的四象限聚焦时序图。

图9为本申请一实施例的2bit CDS的存储单元连接图。

图10为本申请一实施例的2bit CDS电路示意图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

第一实施例

在一方面，本申请提供一种镜头聚焦方法，像素单元包括第一侧像素电路和第二侧像素电路，图1为本申请一实施例的镜头聚焦方法的流程图。

请参阅图1，在一实施例中，镜头聚焦方法包括：

S10：开启复位模式，控制量化电路对复位信号进行量化并存储，以获取复位量化值。

在读取感光材料所感应的电荷之前，先对浮动扩散节点及相关周边电路进行电荷清理复位，能够有效消除电路噪声干扰，保证感光质量。

S20：开启第一侧像素读取模式，控制量化电路对第一侧像素电路的像素信号进行量化并存储，以获取第一像素量化值。

示例性地，本申请对第一侧像素电路不做限定，第一侧像素电路可以选自左侧像素电路、右侧像素电路、上侧像素电路、下侧像素电路中的一种。

S30：以复位量化值和第一像素量化值的差为第一相位结果。

示例性地，读取复位量化值和第一像素量化值，计算复位量化值和第一像素量化值的差。该差值代表了两个不同状态下的第一侧像素电路所感应电荷量的差异。

S40：开启第二侧像素读取模式，控制量化电路对第二侧像素电路的像素信号进行量化并存储，以获取第二像素量化值。

示例性地，第二侧像素电路为像素单元中第一侧像素电路对应的另一侧像素电路。在其他实施例中，也可以将像素区按照方位划分为更多区域，本申请对此不作限定。

S50：以复位量化值和第二像素量化值的差为第二相位结果。

示例性地，读取复位量化值和第二像素量化值，计算复位量化值和第二像素量化值的差。该差值代表了不同状态下的第二侧像素电路所感应电荷量的差异。

S60：根据第一相位结果和第二相位结果，调节镜头的焦距。

示例性地，计算第一相位结果和第二相位结果的差可以进行自动聚焦。可选地，通过将第一相位结果和第二相位结果相加可以得到图像信息。

在本实施例中，镜头聚焦方法通过一套量化电路就能读取复位信号的复位量化值和像素单元两侧像素电路的像素量化值，不仅可以实现100％的全向自动聚焦，同时不会大幅增加芯片的面积和功耗。

在一实施例中，镜头聚焦方法还包括：

将复位量化值存入第一存储器，将第一像素量化值和/或第二像素量化值存入第二存储器。

示例性地，将复位量化值和像素量化值存储于不同的存储器中，便于后续同时读取复位量化值和像素量化值。

在一实施例中，镜头聚焦方法在执行S30：读取复位量化值和第一像素量化值，计算复位量化值和第一像素量化值的差为第一相位结果的步骤包括：

S31：按照从低位比特到高位比特的顺序，读取复位量化值的第N位比特并取反，其中N为正整数。

可选地，本申请对复位量化值的比特数不做限定，根据镜头聚焦需求设定多位复位量化值。

S32：将第一像素量化值的第N位比特与取反后的复位量化值的第N位比特通过全加器相加，全加器的结果输出值存储为第一相位结果的第N位比特，全加器的进位输出值发送至触发器的输入端；

S33：将触发器的输出值发送至全加器的进位标志端。

示例性地，镜头聚焦方法先将D触发器复位至0作为全加器的进位标志，读取复位量化值和第一像素量化值的最低位比特并对复位量化值的最低位比特取反。将这两个量化值的最低位比特和0通过全加器加法，得到第一相位结果的最低位比特通过输出端读出，并将产生的进位输出值送到D触发器的输入端。时钟上升沿到来，将进位输出值传输到D触发器的输出端，并发送至全加器的进位标志端。然后再读取复位量化值和第一像素量化值的次低位比特并对复位量化值的次低位比特进行取反，将这两个量化值的次低位比特和进位标志进行加法，得到第一相位结果的次低位比特通过输出端读出，并将产生的进位输出值送到D触发器的输入端。以此类推，直到完成所有位的相关双采样。

在一实施例中，镜头聚焦方法在执行S50：读取复位量化值和第二像素量化值，计算复位量化值和第二像素量化值的差为第二相位结果的步骤包括：

S51：按照从低位比特到高位比特的顺序，读取复位量化值的第N位比特并取反，其中N为正整数；

S52：将第二像素量化值的第N位比特与取反后的复位量化值的第N位比特通过全加器相加，全加器的结果输出值存储为第二相位结果的第N位比特，全加器的进位输出值发送至触发器的输入端；

S53：将触发器的输出值发送至全加器的进位标志端。

示例性地，镜头聚焦方法先将D触发器复位至0作为全加器的进位标志，读取复位量化值和第二像素量化值的最低位比特并对复位量化值的最低位比特取反。将这两个量化值的最低位比特和0通过全加器加法，得到第二相位结果的最低位比特通过输出端读出，并将产生的进位输出值送到D触发器的输入端。时钟上升沿到来，将进位输出值传输到D触发器的输出端，并发送至全加器的进位标志端。然后再读取复位量化值和第二像素量化值的次低位比特并对复位量化值的次低位比特进行取反，将这两个量化值的次低位比特和进位标志进行加法，得到第二相位结果的次低位比特通过输出端读出，并将产生的进位输出值送到D触发器的输入端。以此类推，直到完成所有位的相关双采样。

在一实施例中，镜头聚焦方法在执行S60：根据第一相位结果和第二相位结果，调节镜头的焦距的步骤包括：

S61：对第一相位结果和第二相位结果进行比较，以获取相位差信息；

S62：根据相位差信息调节镜头的焦距进行对焦。

示例性地，镜头聚焦方法根据第一相位结果和第二相位结果的相位差信息获取镜头对焦的偏移值从而实现准确对焦。

在一实施例中，镜头聚焦方法在执行S60：根据第一相位结果和第二相位结果，调节镜头的焦距的步骤之后包括：

S63：对第一相位结果和第二相位结果相加，以获取像素单元的图像信息。

示例性地，镜头聚焦方法通过将第一相位结果和第二相位结果的叠加一起获取像素单元的完整图像信息。

可选地，通过两套memory分别存储rst和sig的量化值，然后通过全加器做减法来实现CDS操作的技术方案，解决了ADAF精度不足和需要一列像素对应两套量化电路来兼容100％ADAF和CDS的技术问题，实现了通过一套量化电路同时获取左右相位信息(或上下)和图像信息，以实现100％自动聚焦且不会大幅增加面积和功耗的技术效果。

可选地，通过两次sig量化分别读上像素信号和下像素信号，实现了上下方向的相位自动聚焦的效果。将四个象限的四个像素信号分两次分别读出，在节约资源的同时，进一步增加了读取速度。

可选地，通过四次sig量化，分别读取右上、左上、左下、右下像素信号，实现了上下左右四个方向的相位自动聚焦的效果。能够提升相位检测和补偿的精度，进一步保证量化聚焦质量。

可选地，采用多bit全加器组成CDS模块，这样可以同时处理多位数据，实现了缩短CDS周期、减少地址选通信号的效果。能够进一步加快运算速度，提升产品效率。

第二实施例

另一方面，本申请提供一种镜头聚焦组件，图2为本申请一实施例的镜头聚焦组件的结构图。

请参阅图2，在一实施例中，镜头聚焦组件包括依次连接的像素单元10、量化电路20、存储单元30和相关双采样电路40。

其中：像素单元10包括第一侧像素电路11和第二侧像素电路12，存储单元30包括第一存储器31和第二存储器32。第一侧像素电路11的输出端和第二侧像素电路12的输出端共同连接至像素单元10的浮动扩散点。量化电路20的每一位输出端分别连接第一存储器31和第二存储器32的一位输入端。第一存储器31的每一位输出端均连接相关双采样电路40的第一输入端，第二存储器32的每一位输出端均连接相关双采样电路40的第二输入端。

示例性地，第一存储器31和第二存储器32以并行连接方式接收量化电路20输出的量化值。存储单元30的每个存储器包括多位输出端，本申请对存储器输出端的位数不做限定。每个存储器的输出端以串行连接方式输出量化值至相关双采样电路40。

在本实施例中，镜头聚焦组件通过一套量化电路20就能读取复位信号的复位量化值和像素单元10两侧像素电路的像素量化值，将复位量化值和像素量化值存储在存储单元30并输出至相关双采样电路40不仅可以实现100％的全向自动焦距，同时不会大幅增加芯片的面积和功耗。

图3为本申请一实施例的像素单元的结构图。

请参阅图3，在一实施例中，镜头聚焦组件中的像素单元10还包括复位开关件RST、源极跟随开关件SF和行选择开关件RS。第一侧像素电路11包括第一侧感光二极管PD1和第一侧传送开关件TX1，第二侧像素电路12包括第二侧感光二极管PD2和第二侧传送开关件TX2。

复位开关件RST的第一端连接第一预设电压V1，第一侧感光二极管PD1的阳极接地，第一侧感光二极管PD1的阴极接第一侧传送开关件TX1的第一端。第二侧感光二极管PD2的阳极接地，第二侧感光二极管PD2的阴极接第二侧传送开关件TX2的第一端。复位开关件RST的第二端、第一侧传送开关件TX1的第二端、第二侧传送开关件TX2的第二端和源极跟随开关件SF的控制端连接浮动扩散点FD。源极跟随开关件SF的第一端连接第二预设电压V2，源极跟随开关件SF的第二端连接行选择开关件RS的第一端，行选择开关件RS的第二端连接量化电路20。

示例性地，像素单元10导通复位开关件RST，开启复位模式，将像素复位信号输出至量化电路20。像素单元10导通第一侧传送开关件TX1，将第一侧感光二极管PD1中积累的光电子导入浮动扩散点FD，然后输出至量化电路20。像素单元10断开第一侧传送开关件TX1，导通第二侧传送开关件TX2，将第二侧感光二极管PD2中积累的光电子导入浮动扩散点FD，然后输出至量化电路20。

图4为本申请一实施例的量化电路的结构图。

请参阅图4，在一实施例中，镜头聚焦组件中的量化电路20包括比较器21、计数器22和斜坡电压发生器23。像素单元10的输出端连接比较器21的第一输入端，被设置为输出斜坡电压的斜坡电压发生器23连接比较器21的第二输入端。比较器21的输出端连接计数器22的输入端，计数器22的输出端连接存储单元30。

示例性地，量化电路20通过比较器21将像素单元10输入的像素信号与斜坡电压发生器23的斜坡电压进行比较量化后经计数器22输出至存储单元30。

图5为本申请一实施例的相关双采样电路的电路图。

请参阅图5，在一实施例中，镜头聚焦组件中的相关双采样电路40包括反相器41和全加器42。

第一存储器31的每一位输出端均通过反相器41连接全加器42的第一输入端。第二存储器32的每一位输出端均连接全加器42的第二输入端，全加器42的进位输出端连接全加器42的进位标志端，全加器42的加法输出端输出相关双采样电路40的采样结果。

示例性地，第一存储器31输入量化后的最低位复位量化值，第二存储器32输入量化后的最低位像素量化值，反相器41将复位量化值取反后通过全加器42与像素量化值相加，全加器42的加法输出端即可输出最低位的相位结果。同时，全加器42的进位输出端连接全加器42的进位标志端将第一次加法产生的进位送到全加器42的进位标志端。

请继续参阅图5，在一实施例中，镜头聚焦组件中的相关双采样电路40还包括D触发器43，全加器42的进位输出端连接D触发器43的输入端，D触发器的输出端43连接全加器42的进位标志端。

示例性地，镜头聚焦组件先将D触发器43复位至0作为全加器42的进位标志，读取复位量化值和像素量化值的最低位比特并对复位量化值的最低位比特取反。将这两个量化值的最低位比特和0通过全加器42加法，得到相位结果的最低位比特通过输出端读出，并将产生的进位输出值送到D触发器43的输入端。时钟上升沿到来，将进位输出值传输到D触发器43的输出端，并发送至全加器42的进位标志端。然后再读取复位量化值和像素量化值的次低位比特并对复位量化值的次低位比特进行取反，将这两个量化值的次低位比特和进位标志进行加法，得到相位结果的次低位比特通过输出端读出，并将产生的进位输出值送到D触发器43的输入端。以此类推，直到完成所有位的相关双采样。

可选地，镜头聚焦组件通过两套memory分别存储rst和sig的量化值，然后通过全加器做减法来实现CDS操作的技术方案，解决了ADAF精度不足和需要一列像素对应两套量化电路来兼容100％ADAF和CDS的技术问题，实现了通过一套量化电路同时获取左右相位信息(或上下)和图像信息，以实现100％自动聚焦且不会大幅增加面积和功耗的技术效果。

可选地，镜头聚焦组件通过两次sig量化分别读上像素信号和下像素信号，实现了上下方向的相位自动聚焦的效果。将四个象限的四个像素信号分两次分别读出，在节约资源的同时，进一步增加了读取速度。

可选地，镜头聚焦组件通过四次sig量化，分别读取右上、左上、左下、右下像素信号，实现了上下左右四个方向的相位自动聚焦的效果。能够提升相位检测和补偿的精度，进一步保证量化聚焦质量。

可选地，镜头聚焦组件采用多bit全加器组成CDS模块，这样可以同时处理多位数据，实现了缩短CDS周期、减少地址选通信号的效果。能够进一步加快运算速度，提升产品效率。

第三实施例

另一方面，本申请提供一种图像传感器。在一实施例中，图像传感器包括控制单元和如第二实施例所述的镜头聚焦组件，控制单元分别与像素单元、量化电路、存储单元和相关双采样电路连接，用于实现如第一实施例所述的镜头聚焦方法的步骤。

在一实施例中，请参考图3，像素单元包含4个像素，4个像素呈2×2排布，共用FD、SF、RS和RST等晶体管。

请参考图4，量化电路主要由斜坡发生器、比较器、计数器和存储单元memory&CDS模块组成，其中一列量化电路对应一列像素单元。

图6为本申请一实施例的镜头聚焦组件中存储单元和相关双采样电路的结构图，图7为本申请图6实施例基础上的图像传感器在一个周期内实现镜头聚焦方法的时序图。

请结合参阅图6和图7，假设量化电路为N位，则两套memory均为N bit，CDS电路为1bit。镜头聚焦组中的存储单元包括N个第一存储器和N个第二存储器。两套memory的输入端分别接计数器的Nbit输出，输出端通过rst_mem输出总线和sig_mem输出总线分别连接到CDS模块的两个输入端，write控制信号端分别接rst_wrt和sig_wrt，read控制信号端分别接Nbit读出选择信号sel<0:N-1>；CDS模块的连接关系与上述一致，不再赘述。

示例性地，图像传感器中的控制单元在执行镜头聚焦方法的步骤包括：

相关双采样电路处于复位状态，在t1～t2时刻，计数器使能，对像素复位信号进行量化；

t3～t4时刻，第一存储器的最低位rst_wrt为高电平，使第一存储器的写write控制信号端导通，量化电路中的计数器将当前像素复位信号的最低位复位量化值存进第一存储器；

在t4与t5时刻期间，像素电路中的第一侧传送开关件tx1导通，将第一侧像素电路的第一侧感光二极管PD1中积累的光电子导入浮动扩散点FD，然后进行读出第一侧像素信号；

t5～t6时刻，计数器使能，对第一侧像素信号进行量化；

t7～t8时刻，第二存储器的sig_wrt为高电平，使第二存储器的最低位的写write控制信号端导通，量化电路中的计数器将当前第一侧像素信号的最低位第一像素量化值存进第二存储器；

在t9时刻，CDS_en变为高电平，开始进行相关双采样操作；此外CDS_rstb需要在t9时刻之前变为低电平，结束相关双采样电路的复位状态；

t9～t10期间为相关双采样电路操作：在t9a时刻，sel<0>变为高电平，同时将第一存储器和第二存储器中的最低位即第0个位数中的复位量化值和第一像素量化值读取到相关双采样模块，并对复位量化值取反，然后将这两个码和0做加法，得到的结果通过全加器端读出，而产生的进位送到D触发器的输入端；

t9b时刻，CDS_clk上升沿到来，将D触发器D端的数据采样到Q端，即第一次加法产生的进位送到全加器的进位标志端；

t9c时刻，sel<0>和CDS_clk同时变为低电平，sel<1>变为高电平，同时将第一存储器和第二存储器中的次低位即第1个位数中的复位量化值和第一像素量化值读取到相关双采样模块，并对复位量化值取反，然后将这两个码和进位标志端的数据做加法，得到的结果通过全加器的输出端读出，而产生的进位送到D触发器的输入端；

t9d时刻，CDS上升沿到来，将D触发器D端的数据采样到Q端，即第二次加法产生的进位送到全加器的进位标志端……以此类推，重复以上过程N次即可完成复位量化值和第一像素量化值的减法得到第一相位结果；

在t10时刻完成第一侧像素信号的相关双采样和读出；

在t6到t11时刻期间，像素电路中的第二侧传送开关件tx2导通，将第二侧像素电路的第二侧感光二极管PD2中积累的光电子导入浮动扩散点FD，然后进行读出第二侧像素信号；

t11～t12计数器使能，对第二侧像素信号进行量化；同样的，t13～t14时刻，第二存储器的最低位sig_wrt为高电平，将第二侧像素信号的第二像素量化值存进第二存储器；

接下来在t15～t16期间进行复位量化值和第二像素量化值的相关双采样操作，过程同t9～t10期间；

在t16时刻，完成整个量化周期，分别得到第一侧像素信号和第二像素信号经过相关双采样后的第一相位结果和第二相位结果，对这两个结果进行比较可以得到相位差信息，然后调节镜头进行自动聚焦；将这两个结果相加可以得到该像素单元的图像信息。

在本实施例中，一列像素单元只需要一套量化电路，可以分别读取像素单元的两侧的像素信号并进行相关双采样操作，然后通过计算得到相位差和图像信息，可以实现100％的全向自动聚焦，同时不会大幅增加芯片的面积和功耗。

可选地，在量化像素信号时，首先txa和txb导通，读出上边两个象限的两个像素信号，获得上相位信息；然后txc和txd导通，读出下边两个象限的两个像素信号，获得下相位信息，实现上下聚焦，其余时序不变。在另一实施例中，在量化像素信号时，也可以首先读出左边两个象限的两个像素信号，获得左相位信息；然后读出右边两个象限的两个像素信号，获得右相位信息，实现左右聚焦，其余时序不变。

通过两次sig量化分别读上像素信号和下像素信号，实现了上下方向的相位自动聚焦的效果。将四个象限的四个像素信号分两次分别读出，在节约资源的同时，进一步增加了读取速度。

图8为本申请一实施例的四象限聚焦时序图。

请参考图8，可选地，在量化像素信号时，首先txa导通，读出右上像素信号，获得右上相位信息；然后txb导通，读出左上像素信号，获得左上相位信息；然后txc导通，读出右下像素信号，获得右下相位信息；然后txd导通，读出左下像素信号，获得左下相位信息。这样实现上下左右四个方向自动聚焦，时序如图8所示，其中CDS部分时序不变。

通过四次sig量化，分别读取右上、左上、左下、右下像素信号，实现了上下左右四个方向的相位自动聚焦的效果。能够提升相位检测和补偿的精度，进一步保证量化聚焦质量。

在一实施例中，CDS采用多bit全加器的结构，例如2～N位，下面以2bit CDS为例详细说明。图9为本申请一实施例的2bit CDS的存储单元连接图。图10为本申请一实施例的2bit CDS电路示意图。

如图9所示的2bit CDS对应的memory示意图(以rst_mem为例)，rst_mem和sig_mem各自分为两组，其中奇数位的输出分别连接到总线drst_odd和dsig_odd上，偶数位的输出分别连接到总线drst_even和dsig_even上，在同一套memory中相邻位的两个memory共用一个read控制信号。

如图10所示的2bit CDS电路示意图，由两个全加器和一个D触发器构成，每次可同时处理2对数据的CDS运算。

在进行CDS操作时，第一个选通地址到来，同时将rst_mem和sig_mem的第0和第1位的输出读取到odd全加器和even全加器，rst_mem的第0位输出和sig_mem的第0位输出在odd全加器进行运算。产生的进位直接送到even全加器的进位标志端。然后rst_mem的第1位输出和sig_mem的第1位输出及进位标志在even全加器进行运算。同样的，CDS_clk的上升沿到来时，将当前两个计算结果读出，同时将even全加器产生的进位采样到D触发器的Q端，即odd全加器的进位标志端。第二个选通地址期间，同时将rst_mem和sig_mem的第2和第3位的输出读取到odd全加器和even全加器，进行同样的计算操作，并以此类推，直到完成全部CDS。采用多bit全加器组成CDS模块，这样可以同时处理多位数据，实现了缩短CDS周期、减少地址选通信号的效果。能够进一步加快运算速度，提升产品效率。

图像传感器通过两套memory分别存储rst和sig的量化值，然后通过全加器做减法来实现CDS操作的技术方案，解决了ADAF精度不足和需要一列像素对应两套量化电路来兼容100％ADAF和CDS的技术问题，实现了通过一套量化电路同时获取左右相位信息(或上下)和图像信息，以实现100％自动聚焦且不会大幅增加面积和功耗的技术效果。

可选地，通过两次sig量化分别读上像素信号和下像素信号，实现了上下方向的相位自动聚焦的效果。将四个象限的四个像素信号分两次分别读出，在节约资源的同时，进一步增加了读取速度。

可选地，通过四次sig量化，分别读取右上、左上、左下、右下像素信号，实现了上下左右四个方向的相位自动聚焦的效果。能够提升相位检测和补偿的精度，进一步保证量化聚焦质量。

可选地，采用多bit全加器组成CDS模块，这样可以同时处理多位数据，实现了缩短CDS周期、减少地址选通信号的效果。能够进一步加快运算速度，提升产品效率。

第四实施例

另一方面，本申请提供一种存储介质。在一实施例中，存储介质上存储有计算机程序，计算机程序被处理器执行时实现如第一实施例的镜头聚焦方法的步骤。

在本申请提供的计算机可读存储介质的实施例中，可以包含任一上述方法实施例的全部技术特征，说明书拓展和解释内容与上述方法的各实施例基本相同，在此不再做赘述。

如上所述，本申请提供的镜头聚焦方法、组件、图像传感器和存储介质采用通过两套存储器分别存储复位信号和像素信号的量化值，然后通过全加器实现相关双采样的技术方案，解决了全向自动聚焦精度不足和需要一列像素单元对应两套量化电路来兼容100％全向自动聚焦和相关双采样的技术问题，实现了通过一套量化电路同时获取左右相位信息(或上下)和图像信息，以实现100％自动聚焦且不会大幅增加面积和功耗的技术效果。

需要说明的是，在本申请中，采用了诸如S10、S20等步骤代号，其目的是为了更清楚简要地表述相应内容，不构成顺序上的实质性限制，本领域技术人员在具体实施时，可能会先执行S20后执行S10等，但这些均应在本申请的保护范围之内。

以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。