一种氮化镓功率电子器件的制备方法及器件

技术领域

本发明涉及半导体器件制备技术领域，尤其涉及一种氮化镓功率电子器件的制备方法及器件。

背景技术

氮化镓作为一种优良的半导体材料，具有宽带隙、高饱和漂移速度和较高的热导率等特点。其中，氮化镓导电型衬底具有广泛的应用前景，涵盖了高频电子器件、光电子器件、光电探测器、功率电子器件和太阳能电池等多个领域。

在相关技术中，金属-半导体界面的电学接触电阻是半导体行业的关键且亟需解决的问题，电学接触电阻的好坏对氮化镓电子器件最终性能有较大的影响。然而，氮化镓外延片的镓(Ga)面和氮(N)面由于具有不同的表面性质，二者相比，N面具有更复杂的表面状态，这将导致其肖特基势垒高度(Schottky Barrier Height,SBH)更高，而大的肖特基势垒高度(Schottky Barrier Height,SBH)会严重阻碍电荷注入效率，从而降低制备的氮化镓器件的欧姆性能。

发明内容

本发明所要解决的技术问题在于提供一种氮化镓功率电子器件的制备方法及器件，旨在解决相关技术中氮化镓外延片的氮面的肖特基势垒高度较大的问题。

为解决上述技术问题，本发明第一方面提供了一种氮化镓功率电子器件的制备方法，包括：

提供氮化镓单晶衬底；

在所述氮化镓单晶衬底的底面制备插入层；其中，所述插入层包含具有金属性或半金属性的二维材料；

在所述插入层远离所述氮化镓单晶衬底的一侧制备底部电极，以及在所述氮化镓单晶衬底的顶面制备顶部电极，得到氮化镓功率电子器件。

可选地，所述在所述氮化镓单晶衬底的底面制备插入层的步骤，包括：

利用湿法转移将二维材料膜转移至所述氮化镓单晶衬底的底面以得到插入层。

可选地，所述利用湿法转移将二维材料膜转移至所述氮化镓单晶衬底的底面以得到插入层，包括：

在所述氮化镓单晶衬底上外延生长得到氮化镓外延片；

对所述氮化镓外延片进行预处理；

在长有二维材料膜的金属基体的表面旋涂PMMA得到PMMA膜；

加热所述金属基体使所述PMMA膜固化；

将完成固化后的所述金属基体放入刻蚀溶液中刻蚀去除金属层，得到PMMA-二维材料复合膜；

将所述PMMA-二维材料复合膜烘干后置于所述氮化镓外延片的底面，在去除所述PMMA膜后得到贴设于所述氮化镓外延片的底面的插入层。

可选地，所述二维材料包括金属性过渡金属硫族化合物、半金属性过渡金属硫族化合物、硼烯以及半金属性氯化物中的任一种。

可选地，所述插入层的厚度取值范围为0.5nm-10nm。

可选地，所述在所述插入层远离所述氮化镓单晶衬底的一侧制备底部电极的步骤，包括：

在所述插入层远离所述氮化镓单晶衬底的一侧蒸镀金属膜；

对所述金属膜进行退火处理，得到底部电极。

可选地，所述在所述氮化镓单晶衬底的底面制备插入层的步骤之前，还包括：

在所述氮化镓单晶衬底的顶面上外延生长n型氮化镓漂移层；

在所述n型氮化镓漂移层远离所述氮化镓单晶衬底的一侧根据第一预设图案注入离子形成盒状轮廓的终端保护环。

可选地，所述在所述n型氮化镓漂移层远离所述氮化镓单晶衬底的一侧根据第一预设图案注入离子形成盒状轮廓的终端保护环的步骤，包括：

在所述n型氮化镓漂移层远离所述氮化镓单晶衬底的一侧制备第一预设图案；

根据所述第一预设图案利用等离子体刻蚀形成台面结构；

在所述台面结构上制备第二预设图案；

根据所述第二预设图案在所述台面结构上注入离子形成盒状轮廓的终端保护环。

可选地，所述在所述氮化镓单晶衬底的顶面制备顶部电极的步骤，包括：

在所述终端保护环远离所述n型氮化镓漂移层的一侧蒸镀金属膜形成顶部电极。

本发明第二方面提供了一种氮化镓功率电子器件，采用如上中任一项所述的氮化镓功率电子器件的制备方法制成，所述氮化镓功率电子器件包括氮化镓单晶衬底、插入层、底部电极、n型氮化镓漂移层、终端保护环和顶部电极，所述底部电极、所述插入层、所述氮化镓单晶衬底、所述n型氮化镓漂移层、所述终端保护环和所述顶部电极自下而上堆叠设置。

本发明中一种氮化镓功率电子器件的制备方法及器件与相关技术相比，有益效果在于：由于采用具有金属性或半金属性的二维材料作为金属-半导体接触界面的插入层，可以减小或消除界面处的费米钉扎带来的影响，减小肖特基势垒高度，使接触电阻更小，从而改善氮化镓器件的氮面的欧姆接触性能。

附图说明

为了更清楚地说明本发明实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的氮化镓功率电子器件的制备方法的基本流程图；

图2是本发明实施例提供的氮化镓功率电子器件的制备方法的细化流程图；

图3是本发明实施例提供的氮化镓功率电子器件的制备方法的结构框图；

图4是本发明实施例提供的氮化镓功率电子器件的剖视图。

在附图中，各附图标记表示：1、氮化镓单晶衬底；2、插入层；3、底部电极；4、n型氮化镓漂移层；5、终端保护环；6、顶部电极。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制，基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“周向”、“径向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

实施例：

请参阅图1，本发明实施例提供了一种氮化镓功率电子器件的制备方法，包括如下步骤：

步骤S10：提供氮化镓单晶衬底。

具体的，氮化镓单晶衬底可以掺Si，氮化镓单晶衬底的厚度取值范围为200μm-800μm，例如，200μm、300μm、500μm、600μm、800μm等，优选为300μm，氮化镓单晶衬底的的顶面和底面均进行抛光。

步骤S11：在氮化镓单晶衬底的底面制备插入层。

具体的，氮化镓单晶衬底的底面为氮面，插入层设置在氮面；插入层包含具有金属性或半金属性的二维材料，即插入层为二维材料层，其中，二维材料可以直接具有金属性或半金属性，或者二维材料通过掺杂等方式改性后间接具有金属性或半金属性。

步骤S12：在插入层远离氮化镓单晶衬底的一侧制备底部电极，以及在氮化镓单晶衬底的顶面制备顶部电极，得到氮化镓功率电子器件。

具体的，底部电极为阴极，底部电极使用的金属材料可以为Ti/Al/Ni/Au或Ti/Au；顶部电极为阳极，顶部电极使用的金属材料可以为Ni/Au或Gr/Au。在一个具体的示例中，底部电极为Ti(25nm),或者Al(100nm)，或者Ni(20nm)，或者Au(60nm)，顶部电极为Ni(20nm)，或者Au(100nm)。

在本发明实施例中，由于采用具有金属性或半金属性的二维材料作为金属-半导体接触界面的插入层，可以减小或消除界面处的费米钉扎带来的影响，减小肖特基势垒高度，使接触电阻更小，从而改善氮化镓器件的氮面的欧姆接触性能。

需要说明的是，肖特基势垒的形成主要有两大原因：(I)金属功函数和半导体电子亲和势之间的能量差；(II)金属诱导的间隙态(MIGS)，导致费米钉扎。MIGS是当半导体非常靠近金属表面时，来自金属的扩展波函数会扰乱半导体的环境，从而导致半导体原始波函数的重新混合，即当金属与半导体接触时，会出现新的共振态。MIGS的密度由价带和导带决定。金属-半导体系统的费米能级被钉扎在这两个组分的分支点附近(称为间隙态钉扎)，在没有残留电荷时处于能量有利状态。如果系统的费米能级位于半导体带隙内，则肖特基势垒是不可避免的。

半金属是对载流子浓度(大约10

请参阅图2，本发明实施例还提供了一种氮化镓功率电子器件的细化制备方法，包括如下步骤：

步骤S20：提供氮化镓单晶衬底。

步骤S21：在氮化镓单晶衬底的顶面上外延生长n型氮化镓漂移层。

具体的，n型氮化镓漂移层的厚度可以为20μm，且n型氮化镓漂移层掺Si、Ge、Mg、Be、Zn、C等，例如，掺Si量可以为2×10

步骤S22：在n型氮化镓漂移层远离氮化镓单晶衬底的一侧根据第一预设图案注入离子形成盒状轮廓的终端保护环。

具体的，上述步骤S22包括如下步骤：

步骤S220：在n型氮化镓漂移层远离氮化镓单晶衬底的一侧制备第一预设图案。

具体的，通过第一次光刻在n型氮化镓漂移层远离氮化镓单晶衬底的一侧制备第一预设图案。

步骤S221：根据第一预设图案利用等离子体刻蚀形成台面结构。

具体的，等离子体可以为BCl

步骤S222：在台面结构上制备第二预设图案。

具体的，先去除光刻胶然后通过第二次光刻在台面结构上制备第二预设图案。

步骤S223：根据第二预设图案在台面结构上注入离子形成盒状轮廓的终端保护环。

具体的，在室温下注入He离子，入射角为7°，剂量1×10

步骤S23：利用湿法转移将二维材料膜转移至氮化镓单晶衬底的底面以得到插入层。

具体的，上述步骤S23具体包括如下步骤：

步骤S230：在氮化镓单晶衬底上外延生长得到氮化镓外延片。

具体的，可以采用金属有机化学气相沉积(MOCVD)法或氢化物气相外延(HVPE)法在清洗后的氮化镓单晶衬底上生长而成。

步骤S231：对氮化镓外延片进行预处理。

具体的，预处理为对氮化镓外延片的底面进行清洗和风干，清洗方式可以为先进行超声清洗，例如，将氮化镓单晶衬底放入乙醇中超声清洗20min，超声频率为50KHz～70KHz，然后在去离子水烧杯中清洗，在清洗完成后采用氮气吹干，从而完成对氮化镓单晶衬底底面的预处理，预处理完成后的氮化镓单晶衬底有利于提升二维材料和氮化镓单晶衬底之间的粘接强度。

步骤S232：在长有二维材料膜的金属基体的表面旋涂PMMA(聚甲基丙烯酸甲酯)得到PMMA膜。

具体的，二维材料包括金属性过渡金属硫族化合物、半金属性过渡金属硫族化合物、硼烯以及半金属性氯化物中的任一种；其中，金属性过渡金属硫族化合物可以为Metallic TMCs、MTMCs等，半金属性过渡金属硫族化合物可以为1T相MoTe

步骤S233：加热金属基体使PMMA膜固化。

具体的，在加热金属基体后，PMMA膜固定在二维材料膜上。

步骤S234：将完成固化后的金属基体放入刻蚀溶液中刻蚀去除金属层，得到PMMA-二维材料复合膜。

步骤S235：将PMMA-二维材料复合膜烘干后置于氮化镓外延片的底面，在去除PMMA膜后得到贴设于氮化镓外延片的底面的插入层。

具体的，可以用丙酮清洗去除PMMA膜，使得以PMMA作为转移介质，将二维材料膜贴设在氮化镓外延片的底面得到插入层。其中，插入层的厚度取值范围为0.5nm-10nm，例如，0.5nm、1.5nm、3nm、5nm、7nm、10nm等，优选为3nm。

步骤S24：在插入层远离氮化镓单晶衬底的一侧蒸镀金属膜。

具体的，利用真空热蒸发镀膜仪沉积Ti/Al/Ni/Au形成金属膜。

步骤S25：对金属膜进行退火处理，得到底部电极。

具体的，在快速退火炉升温至800℃时，将金属膜和氮化镓单晶衬底一同放入快速退火炉中保持60s完成快速退火，得到底部电极。其中，底部电极作为阴极。

步骤S26：在终端保护环远离述n型氮化镓漂移层的一侧蒸镀金属膜形成顶部电极，得到氮化镓功率电子器件。

具体的，通过光刻工艺在终端保护环远离述n型氮化镓漂移层的一侧制备直径为100μm的掩膜图案，之后利用真空热蒸发镀膜仪沉积金属Ni/Au，得到顶部电极。其中，顶部电极作为阳极。

在一个具体的示例中，如图3所示，氮化镓功率电子器件的制备方法如下：

1)提供一片厚度为300μm的氮化镓单晶衬底，氮化镓单晶衬底掺Si，对氮化镓单晶衬底的的顶面和底面均进行抛光。

2)采用金属有机化学气相沉积(MOCVD)法在清洗后的氮化镓单晶衬底上生长厚度为20μm的n型氮化镓漂移层，n型氮化镓漂移层掺Si，掺Si量为2×10

3)在n型氮化镓漂移层远离氮化镓单晶衬底的一侧旋涂光刻胶，进行掩膜曝光第一预设图案。

4)用等离子体BCl

5)除光刻胶然后在台阶上通过光刻制备第二预设图案，再根据第二预设图案在台阶上注入He离子，入射角为7°，剂量1×10

6)在氮化镓衬底上通过MOCVD或HVPE外延生长得到氮化镓外延片。

7)对氮化镓外延片的底面进行超声清洗和风干。

8)在长有二维材料膜的金属基体的表面旋涂PMMA(聚甲基丙烯酸甲酯)得到PMMA膜。

9)加热金属基体使PMMA膜固化，使得PMMA膜固定在1T相MoTe

10)将完成固化后的金属基体放入刻蚀溶液中刻蚀去除金属层，得到PMMA-1T相MoTe

11)将PMMA-1T相MoTe

12)利用真空热蒸发镀膜仪沉积Ti形成Ti膜，Ti膜厚度为25nm。

13)在快速退火炉升温至800℃时，将Ti膜和氮化镓单晶衬底一同放入快速退火炉中保持60s完成快速退火，得到底部电极。

14)通过光刻工艺在终端保护环远离述n型氮化镓漂移层的一侧制备直径为100μm的掩膜图案，之后利用真空热蒸发镀膜仪沉积金属Ni(20nm)，得到顶部电极，完成氮化镓功率电子器件的制备。

请参阅图4，本发明实施例还提供了一种氮化镓功率电子器件，氮化镓功率电子器件采用如图1或图2所示的氮化镓功率电子器件的制备方法制成，氮化镓功率电子器件包括自下而上堆叠的底部电极3、插入层2、氮化镓单晶衬底1、n型氮化镓漂移层4、终端保护环5和顶部电极6；其中，n型氮化镓漂移层4远离氮化镓单晶衬底1的一侧具有台面结构，终端保护环5与台面结构相匹配且轮廓呈盒状。其中，由于插入层2采用具有金属性或半金属性的二维材料作为金属-半导体接触界面，能很好的调整界面MIGS带来的影响，肖特基势垒高度可调，从而有望实现接近零的肖特基势垒高度，对欧姆接触的形成与优化具有较大发展前景。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。