一种低压偏置电流电路及其工作方法

技术领域

本发明涉及集成电路设计技术领域，具体涉及一种低压偏置电流电路及一种低压偏置电流电路的工作方法。

背景技术

偏置电流电路作为芯片的重要的电路单元，广泛应用于模拟电路和混合信号电路中。随着集成电路技术的发展，尤其是便携式电子设备的快速普及，芯片面积逐渐减小，供电电压越来越低，对偏置电流电路设计提出了更高的要求。

传统的低压偏置电流电路主要通过带隙基准源电路实现，一般由运算放大器、电流镜、双极晶体管和电阻组成。如图1所示，其中Q1和Q2表示双极晶体管，M0、M1和M2构成电流镜，R1、R2、R3和R4表示电阻。如图2所示，为常见的运算放大器电路，其中VP和VEB1分别为运放的正输入端和负输入端，VO为运放的输出端，IBIAS为运放的输入偏置电流。

上述低压偏置电流电路存在一些缺陷：

1)由于需要使用双极晶体管，导致电路占用面积较大；

2)运算放大器的最低工作电压制约了偏置电流电路的工作电压的下限。以图2中的运算放大器电路为例，整个低压偏置电流电路的最低工作电压为：

VDDmin＝Vgs5+Vov3+Vov7

其中Vgs5为M5的栅源电压，Vov3为M3的过驱动电压，Vov7为M7的过驱动电压。

发明内容

本发明的目的在于提供一种低压偏置电流电路及其工作方法，能够在低供电电压下工作。

为达到上述目的，本发明通过以下技术方案实现：

一种低压偏置电流电路，包括：电流产生电路和电流输出电路，所述电流输出电路包括PMOS管M13和M14组成电流镜，通过调整M14的宽长比和M13的宽长比的比值，从而调整输出电流值的大小。

优选地，所述电流产生电路包括：负温度系数电流产生电路，通过设置负温度系数电流产生电路中的电流叠加系数，使其产生与温度值无关的输出电流。

进一步地，所述负温度系数电流产生电路包括NMOS管M1和M2，PMOS管M3、M4和M5，以及电阻R1。

再进一步地，M1的源极接地，栅极与M2的漏极和M4的漏极相连，漏级与M3的栅极和漏级，以及M4和M5的栅极相连；M2的源极接地，栅极与M5的漏极和电阻R1的一端相连，漏极与M1的栅极和M4的漏极相连；M3的源极连接电源，栅极与自身的漏极相连，并同时连接M4和M5的栅极以及M1的漏极；M4的源极连接电源，栅极与M3的栅极和M5的栅极相连，漏极与M2的漏极和M1的栅极相连；M5的源极连接电源，栅极与M3的栅极和M4的栅极相连，漏极与电阻R1的一端和M2的栅极相连；电阻R1的一端接地，另一端与M2的栅极和M5的漏极相连。

更进一步地，所述负温度系数电流产生电路包括NMOS管M6、M7和M8，PMOS管M9和M10，以及电阻R2。

更进一步地，M9的源极连接电源，栅极与M10的漏极和M7的漏极相连，漏级与M6的栅极和漏级，以及M7和M8的栅极相连；M10的源极连接电源，栅极与M8的漏极和电阻R2的一端相连，漏极与M9的栅极和M7的漏极相连；M6的源极接地，栅极与自身的漏极相连，并同时连接M7和M8的栅极以及M9的漏极；M7的源极接地，栅极与M6的栅极和M8的栅极相连，漏极与M10的漏极和M9的栅极相连；M8的源极接地，栅极与M6的栅极和M7的栅极相连，漏极与电阻R2的一端和M10的栅极相连；电阻R2的一端接地，另一端与M10的栅极和M8的漏极相连。

更进一步地，所述电流输出电路包括NMOS管M11以及PMOS管M12、M13和M14。

更进一步地，M11的源极接地，栅极与M6的栅极，M7的栅极和M8的栅极相连，漏极与M12的漏极和M13的栅极和漏极相连；M12的源极连接电源，栅极与M3的栅极，M4的栅极和M5的栅极相连，漏极与M11的漏极和M13的栅极和漏极相连；M13的源极连接电源，栅极与自身的漏极相连，并同时连接M14的栅极、M11的漏极和M12的漏极；M14的源极连接电源，栅极与M13的栅极和漏极相连，漏极作为输出端接外部电路。

更进一步地，所述PMOS管M3、M4、M5和M12组成第一电流镜，所述NMOS管M6、M7、M8和M11组成第二电流镜，所述PMOS管M13和M14组成第三电流镜。

一种如上述的低压偏置电流电路的工作方法，包括：

M2的栅源电压Vgs2与温度成负比例关系，该电压落在电阻R1上，在电阻R1上产生一个负温度系数偏置电流I1，I1的大小由M2的栅源电压Vgs2和电阻R1决定：

负温度系数偏置电流I1通过第一电流镜转换为电流I3，从M12的漏级取出，设PMOS管M12与M5的宽长比分别为K12和K5，则M12的电流I3为：

M10的栅源电压Vgs10与温度成负比例关系，该电压落在电阻R2上，在电阻R2上产生一个负温度系数偏置电流I2，I2的大小由M10的栅源电压Vgs10和电阻R2决定：

负温度系数偏置电流I2通过第二电流镜转换为电流I4，从M11的漏级取出，设PMOS管M11与M8的宽长比分别为K11和K8，则M11的电流I4为：

M13的电流I5为I4与I3电流之差：

设PMOS管M14与M13的宽长比分别为K14和K13，则M14的电流Iref为：

通过合理设置两个负温度系数电流的叠加系数，即调节K11/K8的比值、K12/K5的比值、以及R1和R2的阻值，使Iref对温度的导数为0，从而得到近似与温度无关的输出参考电流Iref，通过调节K14/K13的比值，从而得到任意大小的输出参考电流Iref。

本发明具有以下有益效果：

采用本发明的低压偏置电流电路，包括：电流产生电路和电流输出电路，所述电流输出电路包括PMOS管M13和M14组成电流镜，通过调整M14的宽长比和M13的宽长比的比值，从而调整输出电流值的大小，使其能够在低供电电压下工作。

本发明提供的由纯CMOS器件设计的偏置电流电路，可在较低的电压下产生稳定的参考电流，最低工作电压约为：VDDmin＝Vgs6+Vov9，其中Vgs6为M6的栅源电压，Vov9为M9的过驱动电压。与传统结构相比，最低工作电压下降幅度约为一个MOS管的过驱动电压(约0.2-0.3V)，同时具有良好的温度特性，并且电路占用面积较小。

附图说明

为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图：

图1为现有技术中的一种低压偏置电流电路的结构示意图；

图2为图1中的运算放大器的电路结构示意图；

图3为本发明一种实施例中的低压偏置电流电路的结构示意图。

具体实施方式

以下结合附图和具体实施方式对本发明作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。

本实施例提供一种由纯CMOS(互补金属氧化物半导体)器件设计的低成本的可在低电压工作的偏置电流电路，如图3所示：

本实施例中的低压偏置电流电路由以下几部分组成：

负温度系数产生电路1，负温度系数产生电路2和电流输出电路。

负温度系数产生电路1包含NMOS(N型金属-氧化物-半导体)管M1和M2，PMOS(P型金属-氧化物-半导体)管M3，M4和M5，以及电阻R1。

负温度系数产生电路2包含NMOS管M6，M7和M8，PMOS管M9和M10，以及电阻R2。

电流输出电路包含NMOS管M11，PMOS管M12，M13和M14。

其中PMOS管M3、M4、M5和M12组成第一电流镜，NMOS管M6、M7、M8和M11组成第二电流镜，PMOS管M13和M14组成第三电流镜。

上述电路的具体连接关系如下：

(1)在负温度系数产生电路1中，M1的源极接地，栅极与M2的漏极和M4的漏极相连，漏级与M3的栅极和漏级，以及M4和M5的栅极相连。

M2的源极接地，栅极与M5的漏极和电阻R1的一端相连，漏极与M1的栅极和M4的漏极相连。

M3的源极连接电源，栅极与自身的漏极相连，并同时连接M4和M5的栅极以及M1的漏极。

M4的源极连接电源，栅极与M3的栅极和M5的栅极相连，漏极与M2的漏极和M1的栅极相连。

M5的源极连接电源，栅极与M3的栅极和M4的栅极相连，漏极与电阻R1的一端和M2的栅极相连。

电阻R1的一端接地，另一端与M2的栅极和M5的漏极相连。

(2)在负温度系数产生电路2中，M9的源极连接电源，栅极与M10的漏极和M7的漏极相连，漏级与M6的栅极和漏级，以及M7和M8的栅极相连。

M10的源极连接电源，栅极与M8的漏极和电阻R2的一端相连，漏极与M9的栅极和M7的漏极相连。

M6的源极接地，栅极与自身的漏极相连，并同时连接M7和M8的栅极以及M9的漏极。

M7的源极接地，栅极与M6的栅极和M8的栅极相连，漏极与M10的漏极和M9的栅极相连。

M8的源极接地，栅极与M6的栅极和M7的栅极相连，漏极与电阻R2的一端和M10的栅极相连。

电阻R2的一端接地，另一端与M10的栅极和M8的漏极相连。

(3)在电流输出电路中，M11的源极接地，栅极与M6的栅极，M7的栅极和M8的栅极相连，漏极与M12的漏极和M13的栅极和漏极相连。

M12的源极连接电源，栅极与M3的栅极，M4的栅极和M5的栅极相连，漏极与M11的漏极和M13的栅极和漏极相连。

M13的源极连接电源，栅极与自身的漏极相连，并同时连接M14的栅极，M11的漏极和M12的漏极。

M14的源极连接电源，栅极与M13的栅极和漏极相连，漏极作为输出端接外部电路。

在本实施例中，由于M2的栅源电压Vgs2与温度成负比例关系，该电压落在电阻R1上，因此在电阻R1上产生一个负温度系数偏置电流I1，I1的大小由M2的栅源电压Vgs2和电阻R1决定：

类似的，由于M10的栅源电压Vgs10与温度成负比例关系，该电压落在电阻R2上，因此在电阻R2上产生一个负温度系数偏置电流I2，I2的大小由M10的栅源电压Vgs10和电阻R2决定：

负温度系数偏置电流I1通过第一电流镜转换为电流I3，从M12的漏级取出，设PMOS管M12与M5的宽长比分别为K12和K5，则M12的电流I3为：

负温度系数偏置电流I2通过第二电流镜转换为电流I4，从M11的漏级取出，设PMOS管M11与M8的宽长比分别为K11和K8，则M11的电流I4为：

M13的电流I5为I4与I3电流之差：

设PMOS管M14与M13的宽长比分别为K14和K13，则M14的电流Iref为：

通过合理设置两个负温度系数电流的叠加系数，即调节K11/K8的比值，K12/K5的比值，以及R1和R2的阻值，使Iref对温度的导数为0，就可以得到近似与温度无关的输出参考电流Iref；通过调节K14/K13的比值，可以得到任意大小的输出参考电流Iref。

本发明提供的由纯CMOS器件设计的偏置电流电路，可在较低的电压下产生稳定的参考电流，最低工作电压约为：VDDmin＝Vgs6+Vov9，其中Vgs6为M6的栅源电压，Vov9为M9的过驱动电压。与传统结构相比，最低工作电压下降幅度约为一个MOS管的过驱动电压(约0.2-0.3V)，同时具有良好的温度特性。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。