综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质

本申请是申请日为2023年10月10日、申请号为202311309341.2、发明名称为“综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质”的专利申请的分案申请。

技术领域

本申请涉及芯片设计领域，特别是涉及一种综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质。

背景技术

目前，Asic芯片设计流程包括前端设计、中端设计以及后端设计。其中，前端设计人员负责编写带有功能的RTL(Register Transfer Level，寄存器转换级)文本文件，中端人员根据从前端拿到的RTL代码(行为级描述)以及SDC(Synopsys Design Constraints，电路设计时序约束文件)等约束文件，通过综合工具将RTL代码转换为指定技术库单元的电路连接。后端工程师拿到门级网表以及SDC进行物理布局布线等工作。

综合是将RTL这样的行为级描述映射为门级电路，在此映射过程中，会进行多次优化，以达到芯片最佳的PPA(Performance Power Area，性能功耗面积)。由于前端设计大多采用自上而下的设计方法，即先定义顶层模块功能，然后对各模块进行分解以及设计，直到达到无法进一步分解的底层功能模块。通过这种设计方法可以将较大的系统细分为多个小系统，可以缩短开发周期，提高设计速度。然而，由于这种设计方法的RTL代码结构是采用多种嵌套模块的结构，因此在综合的过程中，为了尽可能的达到更好的PPA，综合工具会将模块单元打散到顶层设计中，这样就会出现综合前RTL代码与综合后门级网表的基本单元名字不匹配的问题，从而导致后端工具不能正确地读入SDC，出现由于约束不正确导致后端进行不可靠的物理布局布线工作。

发明内容

鉴于以上所述现有技术的缺点，本申请的目的在于提供一种综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质，用于解决现有技术中综合后基本单元名字结构发生了变化从而导致SDC中约束的基本单元名字与综合后网表中基本单元名字不匹配的问题。

为实现上述目的及其他相关目的，本申请的第一方面提供一种综合后的网表和SDC中基本单元名称匹配方法，判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元；在综合后的网表中抓取所有打散单元，并根据抓取的打散单元生成对应所有打散单元的映射文件；从生成的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中，以获得供后端工具正确读入的电路设计时序约束文件。

于本申请的第一方面的一些实施例中，具有打散单元的基本单元在综合后的网表中的名称包括：一或多个标识符号；其中，所述标识符号的类型包括：打散形式标识符号以及层级标识符号；所述打散形式标识符号用于确定打散单元的位置。

于本申请的第一方面的一些实施例中，根据抓取的打散单元生成对应所有打散单元的映射文件，包括：对抓取的每个打散单元进行层级区分，并基于RTL源代码文件进行相应的名称匹配，以生成包括具有打散单元的各基本单元的正确名称的上述映射文件。

于本申请的第一方面的一些实施例中，在综合后的网表中抓取所有打散单元，包括：识别综合后的网表中的所有打散形式标识符号；基于各打散形式标识符号在其分别所对应的基本单元的名称中的位置，执行对应的名称抓取操作，以获得各打散形式标识符号对应的打散单元。

于本申请的第一方面的一些实施例中，执行对应的名称抓取操作包括：若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为首个，则抓取当前打散形式标识符号及其之前的名称部分；若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为最后一个，则抓取当前打散形式标识符号及其之后的名称部分；若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为其余位置，则抓取从当前打散形式标识符号开始到前一个位置的标识符号之后的名称部分。

为实现上述目的及其他相关目的，本申请的第二方面提供一种综合后的网表和SDC中基本单元名称匹配系统，包括：名称判断模块，用于判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元；名称更新模块，与所述名称判断模块连接，用于在综合后的网表中抓取所有打散单元，并根据抓取的打散单元生成对应所有打散单元的映射文件，从生成的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中，以获得供后端工具正确读入的电路设计时序约束文件。

于本申请的第二方面的一些实施例中，具有打散单元的基本单元在综合后的网表中的名称包括：一或多个标识符号；其中，所述标识符号的类型包括：打散形式标识符号以及层级标识符号；所述打散形式标识符号用于确定打散单元的位置。

于本申请的第二方面的一些实施例中，根据抓取的打散单元生成对应所有打散单元的映射文件，包括：对抓取的每个打散单元进行层级区分，并基于RTL源代码文件进行相应的名称匹配，以生成包括具有打散单元的各基本单元的正确名称的上述映射文件。

为实现上述目的及其他相关目的，本申请的第三方面提供一种终端，包括：处理器及存储器；所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行所述综合后的网表和SDC中基本单元名称匹配方法。

为实现上述目的及其他相关目的，本申请的第四方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现所述综合后的网表和SDC中基本单元名称匹配方法。

如上所述，本申请的一种综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质，具有以下有益效果：通过判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元，再从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中。通过本申请中的映射文件，使得各基本单元在电路设计时序约束文件以及综合后的网表中的名称保持一致，从而后端工具可以正确读入电路设计时序约束文件，后端设计人员可以进行更加可靠的物理布局布线工作。

附图说明

图1显示为本申请一实施例中综合后的网表和SDC中单元名称匹配方法的流程示意图。

图2显示为本申请一具体实施例中匹配方法的流程示意图。

图3显示为本申请一实施例中综合后的网表和SDC中单元名称匹配系统的结构示意图。

图4显示为本申请一实施例中终端的结构示意图。

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，在下述描述中，参考附图，附图描述了本申请的若干实施例。应当理解，还可使用其他实施例，并且可以在不背离本申请的精神和范围的情况下进行机械组成、结构、电气以及操作上的改变。下面的详细描述不应该被认为是限制性的，并且本申请的实施例的范围仅由公布的专利的权利要求书所限定。这里使用的术语仅是为了描述特定实施例，而并非旨在限制本申请。空间相关的术语，例如“上”、“下”、“左”、“右”、“下面”、“下方”、“下部”、“上方”、“上部”等，可在文中使用以便于说明图中所示的一个元件或特征与另一元件或特征的关系。

在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“固持”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包含”、“包括”表明存在所述的特征、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。应当进一步理解，此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。

本申请提供一种综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质，通过判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元，再从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中。通过本申请中的映射文件，使得各基本单元在电路设计时序约束文件以及综合后的网表中的名称保持一致，从而后端工具可以正确读入电路设计时序约束文件，后端设计人员可以进行更加可靠的物理布局布线工作。

在对本发明进行进一步详细说明之前，对本发明实施例中涉及的名词和术语进行说明，本发明实施例中涉及的名词和术语适用于如下的解释：

(1)Asic芯片：Asic(Application Specific Integrated Circuit，专用集成电路)，是针对特定用户要求和特定电子系统设计创造的专有应用程序芯片，其计算能力和计算效率可根据算法需要进行定制，拥有面积、能耗、集成、价格等优势。Asic芯片广泛应用于人工智能设备、耗材打印设备等智慧终端。

(2)RTL(Register Transfer Level，寄存器转换级)，使用寄存器这一级别的描述方式来描述电路的数据流。

(3)SDC(Synopsys Design Constraints，电路设计时序约束文件)，用于对电路的时序、面积和功耗进行约束。

(4)PPA(Performance Power Area，性能功耗面积)。

(5)Ungroup，综合过程中，会把整个模块打散，打平在设计顶层。

(6)PR(Placement and Routing，布局布线)。

为了使本发明的目的、技术方案及优点更加清楚明白，通过下述实施例并结合附图，对本发明实施例中的技术方案的进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定发明。

如图1所示，展示为本发明实施例中一种综合后的网表和SDC中基本单元名称匹配方法的流程示意图。

所述综合后的网表和SDC中基本单元名称匹配方法包括：

步骤S101：判断每个基本单元分别在当前电路设计时序约束文件(SDC)以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元。

于一实施例中，每个基本单元在当前电路设计时序约束文件中的名称包括：一或多个层级标识符号。

于一实施例中，具有打散单元的基本单元在综合后的网表中的名称包括：一或多个标识符号；其中，所述标识符号类型包括：打散形式标识符号以及层级标识符号；每个打散形式标识符号用于确定打散单元的位置。

下文将通过举例的方式对基本单元在当前电路设计时序约束文件中以及综合后的网表中的名称进行详述：

在芯片的前端设计中大多采用自上而下的设计方法，即先定义顶层模块功能，然后对各模块进行分解以及设计，直到达到无法进一步分解的底层功能模块。所以在前端设计结束后，中端设计人员从前端获得的RTL代码是采用多种嵌套模块的结构的，也就是说，从各基本单元在RTL代码以及电路设计时序约束文件中的名称中是可以获得对应的层级结构的。

举例来说，从前端获得的RTL代码以及电路设计时序约束文件中一基本单元的名称为AA/BB/CC/DD，其中，层级标识符号为“/”。

为了达到更好的PPA，即更好的性能、更低的功耗以及更小的面积，在芯片的综合过程中，会对不同的模块进行不同程度的打散。此时，综合后的网表中基本单元的名称结构就会发生变化，会出现被打散的基本单元在综合后的网表中的名称与其在电路设计时序约束文件中的名称不一致的情况。举例来说，一基本单元在电路设计时序约束文件中的名称为AA/BB/CC/DD，综合后的网表中该基本单元的名称可能会变为AA__BB/CC__DD或AA/BB/CC__DD或AA__BB/CC/DD，此处不再穷举。其中，“__”表示为打散形式标识符号，“/”表示为层级标识符号。当一基本单元在综合后的网表中的名称与其在电路设计时序约束文件中的名称不一致时，确定该基本单元为具有打散单元的基本单元。

需要说明的是，打散形式标识符号可以使用其他类型符号，只要与层级标识符号不一致，能够用于定位打散单元的位置即可。步骤S102：在综合后的网表中抓取所有打散单元，并根据抓取的打散单元生成对应所有打散单元的映射文件。

于一实施例中，根据抓取的打散单元生成对应所有打散单元的映射文件，包括：对抓取的每个打散单元进行层级区分，并基于RTL源代码文件进行相应的名称匹配，以生成包括具有打散单元的各基本单元的正确名称的上述映射文件。

于一实施例中，在综合后的网表中抓取所有打散单元的方式包括：识别综合后的网表中的所有打散形式标识符号；基于各打散形式标识符号在其分别所对应的基本单元的名称中的位置，执行对应的名称抓取操作，以获得各打散形式标识符号对应的打散单元。

于一实施例中，执行对应的名称抓取操作包括：若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为首个，则抓取当前打散形式标识符号及其之前的名称部分；若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为最后一个，则抓取当前打散形式标识符号及其之后的名称部分；若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为其余位置，则抓取从当前打散形式标识符号开始到前一个位置的标识符号之后的名称部分。

步骤S103：从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中，以获得供后端工具正确读入的电路设计时序约束文件。

于一实施例中，后端工具为在芯片后端设计过程中，后端设计人员使用的设计软件。

下文将以在综合后的网表中名称为AA__BB__CC__DD的基本单元为例，对抓取所有打散单元的方式进行详述：

AA__BB__CC__DD中具有三个标识符号，按照从左到右的顺序进行排序，即AA与BB之间的“__”符号为首个标识符号，BB与CC之间的“__”符号为第二个标识符号，CC与DD之间的“__”符号为最后一个标识符号。

在AA__BB__CC__DD中，由于CC与DD之间的“__”符号，在该名称中所有标识符号的位置为最后一个，因此抓取“__”以及“__”之后的名称部分，即__DD，作为一打散单元。

在AA__BB__CC__DD中，由于AA与BB之间的“__”符号，在该名称中所有标识符号的位置为首个，则抓取“__”以及“__”之前的名称部分，即AA__作为一打散单元。

在AA__BB__CC__DD中，由于BB与CC之间的“__”符号，在该名称中的位置为第二个，则抓取从“__”开始到第一个“__”之后的名称部分，即BB__作为一打散单元。

在抓取了所有的打散单元后，会根据所有的打散单元生成映射文件，下文将以举例的方式对生成映射文件的方式以及通过映射文件更新正确名称的方式进行详述：

以在当前电路设计时序约束文件中名称为AA/BB/CC/DD以及在综合后的网表中名称为AA__BB__CC__DD的基本单元为例。执行抓取操作可以从基本单元在综合后的网表中的名称中抓取三个打散单元，分别为AA__、BB__、以及__DD。当前电路设计时序约束文件与RTL源代码文件中，该基本单元的名称是一致的。区分AA__的层级，并基于RTL源代码文件中该基本单元的名称，进行相应的名称匹配，以获得AA__与AA/的映射关系。区分BB__的层级，并基于RTL源代码文件中该基本单元的名称，进行相应的名称匹配，以获得BB__与BB/的映射关系。区分__DD的层级，并基于RTL源代码文件中该基本单元的名称，进行相应的名称匹配，以获得__DD与/DD的映射关系。映射文件中会包括上述三种映射关系。

当判断该基本单元在当前电路设计时序约束文件中以及在综合后的网表中的名称不一致时，根据该基本单元在当前电路设计时序约束文件中的名称，从映射文件中的该基本单元的三种映射关系中获得该基本单元的正确名称，并将正确名称更新至当前电路设计时序约束文件中，以使该基本单元在当前电路设计时序约束文件中以及综合后的网表中的名称保持一致。

为了更好的说明本发明中的综合后的网表和SDC中基本单元名称匹配方法，现提供一具体实施例。

实施例一：一种解决因综合发生ungroup导致网表单元名称与SDC中定义单元名称不匹配的方法。

在综合之前，RTL源代码文件以及电路设计时序约束文件(SDC)中某个基本单元的名称为“scom_satidll_mac/scomsat/scomsat/posted_indirect_access_q_reg”。在综合后，网表中该基本单元的名称变为“scom_satidll_mac__scomsat__scomsat__posted_indirect_access_q_reg”。此时，该基本单元在电路设计时序约束文件中的名称与综合后的网表中的名称不一致，需要对该基本单元在电路设计时序约束文件中的名称进行更新。

在进行电路设计时序约束文件与综合后的网表的名称是否一致的判断之前，会如图2中所示的步骤，抓取所有的打散单元，以生成映射文件。

该基本单元在映射文件中的映射关系为：

set sdc_map(scom_satidll_mac/)scom_satidll_mac__；

set sdc_map(scomsat/)scomsat__；

set sdc_map(/posted_indirect_access_q_reg)__posted_indirect_access_q_reg。

根据电路设计时序约束文件中该基本单元的名称，并通过该基本单元在映射文件中的映射关系，可以获取该基本单元的正确名称。

其正确名称为“scom_satidll_mac__scomsat__scomsat__posted_indirect_access_q_reg”，并将该正确名称更新至电路设计时序约束文件中，以使该基本单元在电路设计时序约束文件中的名称与综合后的网表中的名称保持一致，以继续进行物理布局布线工作。

与上述实施例相似的是，本发明还提供一种综合后的网表和SDC中基本单元名称匹配系统。

以下结合附图提供具体实施例：

如图3所示，展示为本发明实施例中一种综合后的网表和SDC中基本单元名称匹配系统的结构图。

所述综合后的网表和SDC中单元名称匹配系统3，包括：

名称判断模块31，用于：判断每个基本单元在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元。

名称更新模块32，与所述名称判断模块31连接，用于：在综合后的网表中抓取所有打散单元，并根据抓取的打散单元生成对应所有打散单元的映射文件；从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中，以获得供后端工具正确读入的电路设计时序约束文件。

需要说明的是，本实施例提供的模块与上文中提供的方法，实施方式类似，故不再赘述。另外需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如，名称判断模块31可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现，此外，也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上名称判断模块31的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。

例如，以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，简称ASIC)，或，一个或多个微处理器(digital signal processor，简称DSP)，或，一个或者多个现场可编程门阵列(Field Programmable Gate Array，简称FPGA)等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(Central Processing Unit，简称CPU)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(system-on-a-chip，简称SOC)的形式实现。

于一实施例中，具有打散单元的基本单元在综合后的网表中的名称包括：一或多个标识符号；其中，所述标识符号类型包括：打散形式标识符号以及层级标识符号；所述打散形式标识符号用于确定打散单元的位置。

于一实施例中，根据抓取的打散单元生成对应所有打散单元的映射文件的方式包括：对抓取的每个打散单元进行层级区分，并基于RTL源代码文件进行相应的名称匹配，以生成包括具有打散单元的各基本单元的正确名称的上述映射文件。

于一实施例中，在综合后的网表中抓取所有打散单元的方式包括：识别综合后的网表中的所有打散形式标识符号；基于各打散形式标识符号在其分别所对应的基本单元的名称中的位置，执行对应的名称抓取操作，以获得各打散形式标识符号对应的打散单元。

于一实施例中，执行对应的名称抓取操作包括：若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为首个，则抓取当前打散形式标识符号及其之前的名称部分；若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为最后一个，则抓取当前打散形式标识符号及其之后的名称部分；若当前打散形式标识符号在其所对应的基本单元的各标识符号中的位置为其余位置，则抓取从当前打散形式标识符号开始到前一个位置的标识符号之后的名称部分。

需要说明的是，综合后的网表和SDC中基本单元名称匹配系统3的实施方式与上文中的综合后的网表和SDC中基本单元名称匹配方法实施方式类似，故此处不再赘述。

如图4所示，展示为本发明实施例中终端的结构示意图。

所述终端4，包括：处理器42及存储器41；所述存储器41用于存储计算机程序；所述处理器42用于执行所述存储器存储的计算机程序，以使所述终端4执行如图1所述综合后的网表和SDC中基本单元名称匹配方法。

可选的，所述存储器41的数量均可以是一或多个，所述处理器42的数量均可以是一或多个，而图4中均以一个为例。

可选的，所述控制装置中的处理器42会按照如图1所述的步骤，将一个或多个以应用程序的进程对应的指令加载到存储器41中，并由处理器42来运行存储在第一存储器中的应用程序，从而实现如图1所述综合后的网表和SDC中基本单元名称匹配方法中的各种功能。

可选的，所述存储器41，可能包括但不限于高速随机存取存储器、非易失性存储器。例如一个或多个磁盘存储设备、闪存设备或其他非易失性固态存储设备；所述处理器42，可能包括但不限于中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital SignalProcessing，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

可选的，所述处理器42可以是通用处理器，包括中央处理器(Central ProcessingUnit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

本发明还提供计算机可读存储介质，存储有计算机程序，所述计算机程序运行时实现如图1所述综合后的网表和SDC中基本单元名称匹配方法。所述计算机可读存储介质可包括，但不限于，软盘、光盘、CD-ROM(只读光盘存储器)、磁光盘、ROM(只读存储器)、RAM(随机存取存储器)、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、磁卡或光卡、闪存、或适于存储机器可执行指令的其他类型的介质/机器可读介质。所述计算机可读存储介质可以是未接入计算机设备的产品，也可以是已接入计算机设备使用的部件。

于本发明的一些实施例中，所述计算机可读写存储介质可以包括只读存储器、随机存取存储器、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁存储设备、闪存、U盘、移动硬盘、或者能够用于存储具有指令或数据结构形式的期望的程序代码并能够由计算机进行存取的任何其它介质。另外，任何连接都可以适当地称为计算机可读介质。例如，如果指令是使用同轴电缆、光纤光缆、双绞线、数字订户线(DSL)或者诸如红外线、无线电和微波之类的无线技术，从网站、服务器或其它远程源发送的，则所述同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线电和微波之类的无线技术包括在所述介质的定义中。然而，应当理解的是，计算机可读写存储介质和数据存储介质不包括连接、载波、信号或者其它暂时性介质，而是旨在针对于非暂时性、有形的存储介质。如申请中所使用的磁盘和光盘包括压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中，磁盘通常磁性地复制数据，而光盘则用激光来光学地复制数据。

综上所述，本申请提供一种综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质，通过判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元，再从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中。通过本申请中的映射文件，使得各基本单元在电路设计时序约束文件以及综合后的网表中的名称保持一致，从而后端工具可以正确读入电路设计时序约束文件，后端设计人员可以进行更加可靠的物理布局布线工作。所以，本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。