一种标签芯片验证系统

技术领域

本申请涉及芯片验证的技术领域，具体涉及一种标签芯片验证系统。

背景技术

随着集成电路的快速发展，芯片集成度和复杂度不断上升，使芯片的验证成本也越来越高。这是因为芯片的验证时间占据了70％以上的芯片研发时间，而由于现有技术中，不同类性的芯片由于模块功能、模块连接顺序的区别，对于不同类型的芯片进行验证往往需要新的验证平台来提供新测试案例，因此，无论是从其他服务器中调用数据，以及重新搭建验证平台，都延长芯片总花费的验证时长。因此，芯片的验证受到数据调用的效率、验证平台的模块搭建的效率等多方面的影响，导致存在芯片总花费的验证时间长的技术缺陷。

发明内容

本申请的目的在于克服现有技术中的缺点与不足，提供一种标签芯片验证系统，可以提高芯片的验证效率，节省芯片的验证时长。

本申请实施例的第一方面提供了一种标签芯片验证系统，包括：测试层和接口模块；所述测试层通过所述接口模块与所述待检测芯片进行数据交互；

所述测试层存储有多个测试案例；所述测试层包括命令层和环境层，所述环境层为所述测试案例提供传输、结果接收和结果验证的执行环境；

所述测试层通过所述命令层将所述多个测试案例发送至所述待检测芯片；

所述环境层接收所述待检测芯片发送的对应各个所述测试案例的处理结果；将各个所述处理结果与对应所述各个测试案例的预设结果进行比对；根据比对结果，验证所述待检测芯片是否正常。

相对于相关技术，本申请搭建的测试层存储有多个测试案例、各个测试案例的预设结果和数据对比类，因此可以直接本地调用测试案例，通过接口模块发送测试案例到待检测芯片，然后通过节后模块获取待检测芯片的处理结果，然后将处理结构和本地存储的预设结果进行比对，以验证待检测芯片是否通过验证。由于测试案例、预设结果和数据对比类都是本地存储的数据，因此快塑地直接调用，不受网络连接状态的影响，实现了提高芯片的验证效率，节省芯片的验证时长的技术效果。

为了能更清晰的理解本申请，以下将结合附图说明阐述本申请的具体实施方式。

附图说明

图1为本申请一个实施例的标签芯片验证系统的模块连接图。

图2为本申请一个实施例的芯片的模块示意图。

图3为本申请一个实施例的标签芯片验证系统的模块示意图。

1、测试层；11、命令层；111、时序执行单元；113、激励单元；115、芯片监视单元；117、环境匹配单元；13、环境层；131、记分板；133、时钟模块；135、虚拟类序列；136、覆盖率收集模块；3、接口模块。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。

应当明确，所描述的实施例仅仅是本申请实施例一部分实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请实施例保护的范围。

下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。在本申请的描述中，需要理解的是，术语“第一”、“第二”、“第三”等仅用于区别类似的对象，而不必用于描述特定的顺序或先后次序，也不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。在此所使用的词语“如果”/“若”可以被解释成为“在……时”或“当……时”或“响应于确定”。

此外，在本申请的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

请参阅图1，其是本申请一个实施例的标签芯片验证系统的模块连接图，包括：搭建测试层1(testcase)和接口模块3(Interface)；所述测试层1通过所述接口模块3与待检测芯片(DUT)进行数据交互。其中，待检测芯片的模块示意图如图2所示，可以包括主控制器、CRC协处理器、RNG发生器、定时器、数字基带、模拟电路等模块。

所述测试层1和所述接口模块3采用基于SV语音的通用验证方法学搭建得到，SystemVerilog语言简称为SV语言，是将硬件描述语言(HDL)与现代的高层级验证语言(HVL)结合了起来的计算机语言。SV语言在Verilog的基础上增加了OOP的特性、随机约束等，具有了更高层次的建模能力。VM的基础是一个源码库，这个库包含基础类、公共类和各种宏组成,为用户体提供各种各样的资源。UVM还为用户提供了一个标准的验证平台的模板，因此基于UVM的验证平台都具有极强的可移植性。UVM提供的Phase机制、factory机制、callback机制等使平台的可重用性高。基于UVM的验证系统使验证人员能够耗费更少的时间在验证环境的搭建，将更多精力集中放在事物级建模以及结果的分析上，通过节省搭建验证平台耗费的时间，节省了芯片验证总耗费的时间。具体的，在搭建测试层1时，会首先搭建顶层(top)以作为验证环境的最顶层，例化测试层1存储的各类数据实现测试层1与待检测芯片的相互连接。

所述测试层1存储有多个测试案例；所述测试层1包括命令层11(Agent)和环境层13(env)，所述环境层13(env)为所述测试案例提供传输、结果接收和结果验证的执行环境。

所述测试层1通过所述命令层11将所述多个测试案例发送至所述待检测芯片。

所述环境层13接收所述待检测芯片发送的对应各个所述测试案例的处理结果；将各个所述处理结果与对应所述各个测试案例的预设结果进行比对；根据比对结果，验证所述待检测芯片是否正常。

相对于相关技术，本申请搭建的测试层1存储有多个测试案例、各个测试案例的预设结果和数据对比类，因此可以直接本地调用测试案例，通过接口模块3发送测试案例到待检测芯片，然后通过节后模块获取待检测芯片的处理结果，然后将处理结构和本地存储的预设结果进行比对，以验证待检测芯片是否通过验证。由于测试案例、预设结果和数据对比类都是本地存储的数据，因此快塑地直接调用，不受网络连接状态的影响，实现了提高芯片的验证效率，节省芯片的验证时长的技术效果。

请参阅图3，在一个可行的实施例中，所述环境层13包括记分板131(scoreboard)；其中，记分板131可以是调用UVM中用于对比一类的函数搭建。

所述记分板131将各个所述处理结果与对应所述各个测试案例的预设结果进行比对，包括：

所述记分板131将各个所述处理结果与对应所述各个测试案例的预设结果进行比对，若所述处理结果与预设结果的差值在预设的差值范围内，确定对应的验证结果为第一验证结果；若所述处理结果与预设结果的差值不在所述差值范围内，确定对应的验证结果为第二验证结果；

所述记分板131根据所述第一验证结果和所述第二验证结果，得到所述比对结果。

其中，第一验证结果和第二验证结果为相反的结果，例如，第一验证结果为通过验证、第二验证结果为不通过验证。

在本实施例中，可以根据测试案例的验证结果，得到待检测芯片可以支持哪些测试案例、不支持哪些测试案例，从而得到待检测芯片的比对结果。

在一个可行的实施例中，所述记分板131根据所述第一验证结果和所述第二验证结果，得到所述待检测芯片的各个模块的比对结果，包括：

若所述待检测芯片的一个模块对应的所有验证结果为第一验证结果，所述记分板131确定所述模块的比对结果为第一比对结果；若所述待检测芯片的一个模块对应的所有验证结果存在所述第二验证结果，所述记分板131确定所述模块的比对结果为第二比对结果。

每个测试案例和对应的预测结果最多只能用于测试待检测芯片的一个模块，但可以通过若干个测试案例和对应的预测结果对待检测芯片的一个模块进行测试。因此，可以根据待检测芯片的一个模块对应的所有验证结果，得到该模块的比对结果，从而判断该模块是否通过验证。

其中，第一比对结果和第二比对结果为相反的比对结果，例如第一比对结果为模块通过验证，第二比对结果则为模块不通过验证。

在本实施例中，可以根据待检测芯片的一个模块对应的所有验证结果，判断该模块是否通过验证，以准确地判断芯片异常是由什么模块引起的，有利于准确搞笑的发现芯片发生异常的模块，可以减少芯片验证耗费的时间。

在一个可行的实施例中，所述环境层13包括时钟模块133(clk_model)、虚拟类序列135(V_sequencer)和命令层11(Agent，如Agent_1、Agent_2等)；

所述时钟模块133用于，模拟时钟信息。即时钟模块133主要模拟时钟的波动来建立与时间相关的测试场景。

所述虚拟类序列135用于，根据所述时钟模块133的模拟时钟信息，向所述命令层11发送驱动指令。

在本实施例中，测试层1的虚拟类序列135可以根据时钟模块133的模拟时钟信息，向命令层11发送驱动指令，以驱动命令层11将多个测试案例发送至待检测芯片，从而完成测试案例的发送。

另外，当命令层11获取到待检测芯片对于测试案例的处理结果时，也可以通过虚拟类序列135记录对应的模拟时钟信息，以便于记录待检测芯片生产处理结果的耗时。

在一个可行的实施例中，所述命令层11包括时序执行单元111(Sequencer)、激励单元113(Driver)和芯片监视单元115(Monitor)；

所述时序执行单元111用于，根据所述虚拟类序列135发送的驱动指令，向所述激励单元113发送激励指令；例如，时序执行单元111接受虚拟类序列135的调度，所述激励单元113发送激励指令。

所述激励单元113用于，响应所述激励指令，向所述待检测芯片发送所述多个测试案例；

所述芯片监视单元115用于，监视所述待检测芯片的处理结果，以获取所述待检测芯片的处理结果。

在本实施例中，命令层11可以通过多个单元的相互协助实现发送测试案例至待检测芯片以及获取待检测芯片的处理结果的过程。

在一个可行的实施例中，所述命令层11包括环境匹配单元117(cfg)，所述环境匹配单元117用于配置输入所述命令层11的输入参数，以及所述代理组件输出的输出参数。

其中，环境匹配单元117是做config用的，可用于配置接口、全局变量、设置单一变量值等，例如可以配送阅读器和标签之间接口或者阅读器与uvm的接口。

在本实施例中，命令层11通过环境匹配单元117配置命令层11的输入参数以及代理组件输出的输出参数，有利于降低因为参数配置而误导验证结果的情况发生。

在一个可行的实施例中，所述环境层13包括覆盖率收集模块136(coverage)；所述覆盖率收集模块136与所述记分板131连接；所述覆盖率收集模块136用于根据所述记分板131反馈的对比结果与所述待检测芯片的各个模块的对应关系，得到所述待检测芯片的各个模块的覆盖数据，以指示各个所述待检测芯片的各个模块是否通过验证。

其中，覆盖数据就是指待检测芯片中通过验证的模块的验证功能点的覆盖率，可以包括行覆盖率、跳转覆盖率、状态机覆盖率、条件覆盖率和分支覆盖率等与每个测试案例都可以对应着待检测芯片的模块的验证功能点，而所有对比结果可以整体反馈待检测芯片的各个模块的验证功能点是否通过验证。根据对比结果，也就是根据待检测芯片的验证功能点是否通过验证，可以得到待检测芯片的各个模块的覆盖数据，以判断待检测芯片是否通过验证，从而芯片通过验证的模块的验证功能点的覆盖率，有利于用户对待芯片情况的统计，以及判断待检测芯片是否正常，例如，确定覆盖率高于或等于预设的覆盖率阈值的待检测芯片为正常的芯片，覆盖率低于预设的覆盖率阈值的待检测芯片为异常或非正常的芯片。

以上所描述的设备实施例仅仅是示意性的，其中所述作为分离部件说明的组件可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中选定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中选定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中选定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。