可重构的三维集成芯片结构

技术领域

本申请涉及半导体封装技术领域，具体而言，涉及一种可重构的三维集成芯片结构。

背景技术

随着集成芯片的规模越来越大，采用三维集成技术可有效减少芯片的水平方向占据的面积，现有技术中的三维集成芯片技术采用的是硅通孔将多个芯片连接叠加在一起，以缩短了芯片互连线长度，增加了I/O数量，降低了互连线延迟，使得系统具有小尺寸、高性能、低功耗的优点。对于采用三维集成技术封装的系统，例如将CPU、FPGA、DRAM、SRAM等多种芯片采用基于TSV的三维集成技术进行垂直堆叠，虽然可以增加输入输出接口数量、提高信息传输速率，从而提升系统的性能。

由于现有技术中基于TSV的三维集成技术是通过在硅上刻蚀硅通孔并填充导电物来实现芯片与芯片、芯片与基板之间的电连接关系，使得制造好的产品性能和功能难修改的问题，并且由于现有的硅通孔制造技术中的TSV损坏或部分器件失效将导致整体芯片失效的问题。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种可重构的三维集成芯片结构，以解决现有技术中基于TSV的三维集成技术是通过在硅上刻蚀硅通孔并填充导电物来实现芯片与芯片、芯片与基板之间的电连接关系，使得制造好的产品性能和功能难修改的问题，并且由于现有的硅通孔制造技术中的TSV损坏或部分器件失效将导致整体芯片失效的问题的问题。

为实现上述目的，本发明实施例采用的技术方案如下：

第一方面，本申请提供一种可重构的三维集成芯片结构，结构包括：壳体、硅转接板、封装基板和层间选择芯片；封装基板、硅转接板和层间选择芯片均设置在壳体内部，封装基板和硅转接板的表面均设置有再分布层，封装基板和硅转接板内部均垂直设置有多个硅通孔，硅转接板通过凸点与封装基板电连接，且封装基板和层间选择芯片之间就有间隙，层间选择芯片设置在间隙内部，且层间选择芯片与封装基板电连接，层间选择芯片用于控制封装基板中的硅通孔的电信号的通断，封装基板的再分布层与封装基板内部的硅通孔电连接，硅转接板的再分布层与封装基板内部的硅通孔电连接，封装基板和硅转接板的再分布层均用于与外电路连接，壳体外部设置有多个管脚，多个管脚通过凸点与封装基板连接。

可选地，该结构还包括多个基板，多个基板之间分别电连接，每个基板内部均设置有硅通孔，层间选择芯片用于控制基板的电信号的通断。

可选地，该硅转接板与封装基板之间的凸点的高度大于层间选择芯片的厚度。

可选地，该硅通孔的深宽比大于10。

可选地，该壳体外部还设置有金属框架，管脚穿过金属框架。

可选地，该壳体靠近硅转接板的一侧设置有封装盖板。

可选地，该封装基板上的再分布层上设置有电阻和电容。

可选地，该硅转接板上的再分布层上设置有CPU、FPGA、电阻和电容。

本发明的有益效果是：

本申请提供的可重构的三维集成芯片结构，结构包括：壳体、硅转接板、封装基板和层间选择芯片；封装基板、硅转接板和层间选择芯片均设置在壳体内部，封装基板和硅转接板的表面均设置有再分布层，封装基板和硅转接板内部均垂直设置有多个硅通孔，硅转接板通过凸点与封装基板电连接，且封装基板和层间选择芯片之间就有间隙，层间选择芯片设置在间隙内部，且层间选择芯片与封装基板电连接，层间选择芯片用于控制封装基板中的硅通孔的电信号的通断，封装基板的再分布层与封装基板内部的硅通孔电连接，硅转接板的再分布层与封装基板内部的硅通孔电连接，封装基板和硅转接板的再分布层均用于与外电路连接，壳体外部设置有多个管脚，多个管脚通过凸点与封装基板连接；该封装基板和硅转接板均设置有硅通孔，该封装基板与该硅转接板之间通过凸点电连接，该封装基板与该硅转接板表面均设置有再分布层，该封装基板与该层间选择芯片电连接，该层间选择芯片用于控制封装基板中的硅通孔的电信号的通断，即通过该层间选择芯片可以控制该封装基板与该硅转接板表面的再分布层上电路的通断，即可以通过该层间选择芯片修改该封装基板和该硅转接板的电路，进而实现修改制造好的产品性能和功能的问题，还可以解决制造TSV损坏或部分器件失效，导致整体芯片失效的问题。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明一实施例提供的一种可重构的三维集成芯片结构的结构示意图；

图2为本发明一实施例提供的一种可重构的三维集成芯片结构的层间选择芯片的结构示意图；

图3为本发明一实施例提供的另一种可重构的三维集成芯片结构的结构示意图。

图标：10-壳体；20-封装基板；30-硅转接板；31-再分布层；32-硅通孔；40-凸点；50-层间选择芯片；60-管脚；70-金属框架；80-封装盖板。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

为了使本发明的实施过程更加清楚，下面将会结合附图进行详细说明。

图1为本发明一实施例提供的一种可重构的三维集成芯片结构的结构示意图；如图1所示，本申请提供一种可重构的三维集成芯片结构，结构包括：壳体10、硅转接板30、封装基板20和层间选择芯片50；封装基板20、硅转接板30和层间选择芯片50均设置在壳体10内部，封装基板20和硅转接板30的表面均设置有再分布层31，封装基板20和硅转接板30内部均垂直设置有多个硅通孔32，硅转接板30通过凸点40与封装基板20电连接，且封装基板20和层间选择芯片50之间就有间隙，层间选择芯片50设置在间隙内部，且层间选择芯片50与封装基板20电连接，层间选择芯片50用于控制封装基板20中的硅通孔32的电信号的通断，封装基板20的再分布层31与封装基板20内部的硅通孔32电连接，硅转接板30的再分布层31与封装基板20内部的硅通孔32电连接，封装基板20和硅转接板30的再分布层31均用于与外电路连接，壳体10外部设置有多个管脚60，多个管脚60通过凸点40与封装基板20连接。

该壳体10用于保护和包裹该硅转接板30、封装基板20和层间选择芯片50，该壳体10的尺寸和大小根据实际需要而定，在此不做具体限定，该硅转接板30内部设置有与该硅转接板30表面平行的硅通孔32，该硅通孔32用于连接该硅转接板30上的电路，通过控制该硅通孔32的硅通孔32，进而控制该硅转接板30上的电路的通断，该硅转接板30表面设置有再分布层31，该再分布层31为该硅转接板30的表面电路，一般的，该再分布层31相当于该硅转接板30表面的布线，通过该再分布层31和该硅通孔32将该硅转接板30内部的电路进行连接，一般的，该再布线层分为多行或者多列，一排或者一列的再布线层之间相互电连接，通过该硅通孔32将该硅转接板30一侧的再布线层电连接，使得该硅转接板30中形成多条电路，该封装基板20与该硅转接板30通过凸点40电连接，该凸点40用于支撑和电连接该封装基板20与该硅转接板30，连接该封装基板20与该硅转接板30之间的凸点40一般设置较长，使得该封装基板20与该硅转接板30之间存在一定的间隙，通过该凸点40将该封装基板20与该硅转接板30连接，使得本申请的结构折叠设置，节约了空间，该封装基板20内部设置有与该硅转接板30表面平行的硅通孔32，该硅通孔32用于连接该封装基板20上的电路，通过控制该硅通孔32的硅通孔32，进而控制该封装基板20上的电路的通断，该封装基板20表面设置有再分布层31，该再分布层31为该封装基板20的表面电路，一般的，该再分布层31相当于该封装基板20表面的布线，通过该再分布层31和该硅通孔32将该封装基板20内部的电路进行连接，一般的，该再布线层分为多行或者多列，一排或者一列的再布线层之间相互电连接，该层间选择芯片50与封装基板20电连接，用于控制封装基板20中的硅通孔32的电信号的通断，该封装基板20中的硅通孔32的数量具有多个，通过该层间选择芯片50控制该封装基板20中不同的硅通孔32的通断，使得该封装基板20上的电路改变，即通过该层间选择芯片50可以控制该封装基板20与该硅转接板30表面的再分布层31上电路的通断，即可以通过该层间选择芯片50修改该封装基板20和该硅转接板30的电路，进而实现修改制造好的产品性能和功能的问题的目的；并且在制作封装基板20时，若是该封装基板20上的硅通孔32损坏，可以通过该层间选择芯片50对该封装基板20上的电路进行修改，使得该封装基板20上的电路绕过该损耗的硅通孔32，通过该层间选择芯片50的内置程序，实现改变该封装基板20上的电路改变，该封装基板20需要实现的功能不变的目的，进而解决制造TSV损坏或部分器件失效，导致整体芯片失效的问题。

在实际应用中，封装基板20利用凸点40电连接于壳体10的相应管脚60，利用凸点40实现与硅转接板30的电互连，用于将硅转接板30中相应的信号线转接到壳体10的相应管脚60，使三维集成电路的管脚60排列满足实际应用要求；同时封装基板20利用焊球实现与层间选择芯片50的电互连，封装基板20同时连接层间选择芯片50和硅转接板30，封装基板20上的RDL再分布层31和凸点40提供了层间选择芯片50与硅转接板30的电连接路径，用于交换层间选择芯片50与来自硅转接板30的信号；硅转接板30，利用凸点40实现与封装基板20模块的电互连，利用TSV构成硅转接板30上界面与下界面的电学通路，硅转接板30主要用于承载处理及存储类的相关芯片(如CPU、HBM、FPGA、存储器等)和相应的阻容元器件，为三维集成电路中的处理和存储类芯片之间提供供电通道，缩短引线长度、降低信号传输延时与损耗；层间选择芯片50，通过焊球、封装基板20上的再布线层、封装基板20与硅转接板30之间的凸点40和TSV电连接于硅转接板30上的芯片，层间选择芯片50主要用于接收其它芯片或外部的信号并选择特定的线路输出。由于层间选择芯片50处于基板和硅转接板30之间，这种特殊的位置使层间选择芯片50可以用最短的连线长度达到从多个TSV中选择特定的TSV输出信号的功能，提高了三维集成芯片的可配置性，同时可以对芯片进行健康管理；需要特别指出的是，层间选择芯片50可以置于基板与硅转接板30之间，也可以选择置于硅转接板30与芯片之间，也可以选择置于芯片与芯片之间，本实施例仅举例其置于基板与硅转接板30之间的情况。

在本实施例中，壳体10可以采用目前可以使用的任意一种满足质量要求的壳体10及相应的封装形式，在此仅以插针网格阵列封装(PGA)为例进行介绍。壳体10包括管脚60、金属框架70、壳体10和封装盖板80。其中，管脚60一端电连接封装基板20模块中的相应凸点40，另一端作为引出端。金属框架70、壳体10和封装盖板80按照相应的要求进行组装。

在本实施例中，封装基板20模块，主要由封装基板20、凸点40、再布线层、焊球、凸点40、器件和层间选择芯片50组成。封装基板20固定在壳体10的内部壳体10上，对其他各模块起支撑作用。凸点40在封装基板20上，电连接于壳体10的相应管脚60。再布线层在封装基板20上，电连接于凸点40、相应硅通孔32、凸点40、层间选择芯片50以及硅转接板30，用于将硅转接板30中相应的信号线转接到封装基板20的相应管脚60以及在层间选择芯片50和硅转接板30之间构成电连接，在使三维集成电路的管脚60排列满足实际应用要求的同时，满足层间选择芯片50对不同TSV的选择功能；焊球用于将芯片(如层间选择芯片50)和器件(如电阻、电容等)焊接在封装基板20的再布线层上，形成芯片和器件的互连；在封装基板20上凸点40与硅转接板30的TSV相连，不但起到电连接的作用，也对封装基板20上的各模块起支撑作用。层间选择芯片50和器件在相应的焊球和RDL之上，并形成相应的电连接。封装基板20模块处于三维集成电路的底层，可以在其上安装电阻、电容等元器件，有利于节省芯片面积。

在本实施例中，硅转接板30模块，主要有硅转接板30、阻容元件、TSV、再布线层、焊球、微凸点40和芯片。硅转接板30固定在封装基板20上，对其模块中的其它部分起支撑作用。硅转接板30模块主要用于承载高密度的芯片，并通过TSV使芯片可以快速地传输信号，为三维集成电路中处理和存储类芯片之间提供快速的通讯通道；电阻、电容直接制作在硅转接板30，提高硅转接板30的利用率，提高了集成度；TSV在硅转接板30上相应的凸点40上，电连接于封装基板20上相应的凸点40；再布线RDL层在硅转接板30上，电连接于相应TSV、凸点40、芯片和器件，用于将硅转接板30中的芯片和器件、相应的信号线、电源线以及封装基板20模块等形成互连；焊球用于将芯片(如CPU、FPGA、HBM等)和器件焊接在硅转接板30的再布线层上，形成芯片和器件的互连；在HBM上的微凸点40使多层HBM相连接，不但起到电连接的作用，而且对硅转接板30上存储类芯片起支撑作用，节省了芯片面积，提高了信息传输速率；芯片在相应的焊球、微凸点40和RDL之上，并形成相应的电连接。将电阻、电容直接制作在硅转接板30，提高硅转接板30的利用率，提高了集成度。

在本实施例中，层间选择芯片50，通过焊球键合在封装衬底的RDL层上，通过凸点40、封装基板20上的再布线层、封装基板20与硅转接板30之间的凸点40和TSV电连接于芯片。层间选择芯片50有四类端口：使能端、选择端、数据输入端、数据输出端。使能端用于控制层间选择芯片50的工作状态，在工作模式下，层间选择芯片50会将信号传输到指定的TSV上；选择端通过接收选择信号控制数据输出端的端口状态，可以控制数据输入端的信号传输到指定的TSV上；数据输入端用来接收来自层间选择芯片50外的信号，数据经过层间选择芯片50传播到指定TSV，这种方式能实现TSV的灵活配置；数据输出端用来输出数据，其端口工作状态受到选择端的控制。在使能有效时，端口将传输来自数据输入端的信号；在使能无效时，端口将保持在某一电位(高电位或低电位)上不再变化。将层间选择芯片50置于基板和硅转接板30之间可以在完成对传统三维集成芯片优化的同时缩小芯片面积。需要特别指出的是，层间选择芯片50可以置于基板与硅转接板30之间，也可以选择置于硅转接板30与芯片之间，也可以选择置于芯片与芯片之间，本实施例仅举例其置于基板与硅转接板30之间的情况。层间选择芯片50的特点是，层间选择芯片50位于层与层之间，层间选择芯片50连接到多根TSV，并且可以将数据有选择地传输到部分TSV上，以实现对TSV选择的功能。由于目前TSV制造工艺是在硅上刻蚀硅通孔32并填充导电物质来构成穿硅电连接，而TSV制造工艺并不成熟、TSV良率并不高，造成了芯片制造时难以返工去修复残次TSV的问题。本发明利用层间选择芯片50的TSV选择特性，层间选择芯片50的数据输出端连接至预留的冗余TSV上，在选择端上施加信号使数据通道跳过残次TSV通道，切换到备用的冗余TSV通道。本发明的层间选择芯片50可以极大解决TSV难返工的问题，并且可以解决由残次TSV造成的芯片失效的问题。本发明利用层间选择芯片50的TSV选择特性，层间选择芯片50的数据输出端通过TSV连接至不同芯片的片选端口上，在选择端和数据输入端上施加信号便可以有选择地启用或屏蔽部分芯片，用于实现芯片的灵活配置。例如采用三维集成技术制作的三维存储芯片(例如3D-SRAM)，利用本发明的层间选择芯片50可以实现对各层存储裸片的片选控制，关闭闲置的存储裸片，降低了芯片功耗，提高了芯片的可配置性。另外，这种层间选择芯片50的数据输出端通过TSV连接至不同芯片的片选端口的方式，还可以用来屏蔽故障单元，实现芯片的灵活配置(例如，原芯片中包含8个CPU DIE，但是失效了2个，通过层间选择芯片50屏蔽失效的2个CPU DIE，将剩余6个CPU DIE和其他部件封装为低性能版的芯片)，降低残次芯片带来的成本损失。本发明利用层间选择芯片50的TSV选择特性，层间选择芯片50的数据输出端通过TSV连接至预留的冗余TSV上，选择端监控TSV的电阻R变化，如果受监控的TSV阻值变化ΔR超过阈值，选择端将会控制数据输出端切换至备用的冗余TSV，芯片内部可以自动检测出故障TSV，并实现TSV切换，实现了芯片的健康管理功能。

综上可见，采用可重构的三维集成结构，可解决传统三维集成芯片难返工、配置难和产出率低的问题；并可大幅提高芯片可靠性。

为了更明确地解释层间选择芯片50，图2为本发明一实施例提供的一种可重构的三维集成芯片结构的层间选择芯片的结构示意图；如图2所示，本实施例使用8路TSV层间选择芯片50为例，用来解释层间选择芯片50的工作原理，其功能可以用来解释层间选择芯片50的功能。

在本实施例中，端口A,B,C作为控制端，不同的组合各对应一个输出端口Y；端口G1作为数据输入端，其数据将会传送到相应的输出端Y；端口

可选地，该结构还包括多个基板，多个基板之间分别电连接，每个基板内部均设置有硅通孔32，层间选择芯片50用于控制基板的电信号的通断。

本申请的结构还包括多个基板，多个基板的具体作用根据实际需要而定，在此不做具体限定，该基板的具体结构与上述的封装基板20的结构基板相同，且多个基板之间相互电连接，并与该封装基板20电连接，之后该层间选择芯片50还可以控制该封装基板20和多个该基板，若该层间选择芯片50的算力不够，则可以设置多个层间选择芯片50分别控制基板中硅通孔32的通断，进而控制基板中的电路。

可选地，该硅转接板30与封装基板20之间的凸点40的高度大于层间选择芯片50的厚度。

该硅转接板30与封装基板20之间的凸点40支撑该硅转接板30的同时，在硅转接板30与封装基板20之间形成间隙，使得该层间选择芯片50可以设置在该间隙中，减少了本申请的结构的整体体积，使得本申请的结构更加集成化。

可选地，该硅通孔32的深宽比大于10。

一般的，该硅通孔32采用镀铜填充，且该硅通孔32的孔径小于20微米，孔深大于100微米，并使得该硅通孔32的深宽比大于10。

图3为本发明一实施例提供的另一种可重构的三维集成芯片结构的结构示意图；如图3所示，可选地，该壳体10外部还设置有金属框架70，管脚60穿过金属框架70。

请参照图3，可选地，该壳体10靠近硅转接板30的一侧设置有封装盖板80。

壳体10的底面还设置有金属框架70，所述多个管脚60穿过金属框架70，管壳的上方面还设置有封装盖板80，管脚60一端电连接第一基板模块中的相应凸点40，另一端作为引出端。金属框架70、壳体10和封装盖板80按照相应的要求进行组装。

可选地，该封装基板20上的再分布层31上设置有电阻和电容。

该封装基板20上的电路设置有电阻和电容等器件，该器件的连接方式、电路、种类和数量根据实际需要而定，在此不做具体限定。

可选地，该硅转接板30上的再分布层31上设置有CPU、FPGA、电阻和电容。

该硅转接板30上的电路设置有CPU、FPGA、电阻和电容等器件，该器件的连接方式、电路、种类和数量根据实际需要而定，在此不做具体限定。

本申请提供的可重构的三维集成芯片结构，结构包括：壳体10、硅转接板30、封装基板20和层间选择芯片50；封装基板20、硅转接板30和层间选择芯片50均设置在壳体10内部，封装基板20和硅转接板30的表面均设置有再分布层31，封装基板20和硅转接板30内部均垂直设置有多个硅通孔32，硅转接板30通过凸点40与封装基板20电连接，且封装基板20和层间选择芯片50之间就有间隙，层间选择芯片50设置在间隙内部，且层间选择芯片50与封装基板20电连接，层间选择芯片50用于控制封装基板20中的硅通孔32的电信号的通断，封装基板20的再分布层31与封装基板20内部的硅通孔32电连接，硅转接板30的再分布层31与封装基板20内部的硅通孔32电连接，封装基板20和硅转接板30的再分布层31均用于与外电路连接，壳体10外部设置有多个管脚60，多个管脚60通过凸点40与封装基板20连接；该封装基板20和硅转接板30均设置有硅通孔32，该封装基板20与该硅转接板30之间通过凸点40电连接，该封装基板20与该硅转接板30表面均设置有再分布层31，该封装基板20与该层间选择芯片50电连接，该层间选择芯片50用于控制封装基板20中的硅通孔32的电信号的通断，即通过该层间选择芯片50可以控制该封装基板20与该硅转接板30表面的再分布层31上电路的通断，即可以通过该层间选择芯片50修改该封装基板20和该硅转接板30的电路，进而实现修改制造好的产品性能和功能的问题，还可以解决制造TSV损坏或部分器件失效，导致整体芯片失效的问题。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。