控制电路和半导体存储器

技术领域

本申请涉及半导体存储器技术领域，尤其涉及一种控制电路和半导体存储器。

背景技术

启用写入CRC(Cyclic Redundancy Check，循环冗余校验)自动禁用模式后，在CRC错误次数达到CRC自动禁用阈值时，DDR5 SDRAM在后续检查到CRC错误时不会将ALERT_N(警示信号)驱动为低电平。

但是，由于DRAM内部的时间限制，对于达到CRC自动禁用阈值后的第一个CRC错误，DRAM可能仍然会将ALERT_N驱动为低电平，并且在满足CRC警示脉冲最小间隔(CRC ALERT_PW_min)时，ALERT_N可能被释放，从而产生额外的ALERT脉冲。

发明内容

本申请提供一种控制电路和半导体存储器，避免生成额外的警示脉冲。

第一方面，本申请提供一种控制电路，包括：数据输入输出模块，所述数据输入输出模块用于在CRC数据校验失败后，生成CRC警示信号，并在CRC数据错误次数达到CRC自动禁用阈值时，生成CRC校验阻止信号；

所述CRC校验阻止信号用于阻止所述数据输入输出模块生成所述CRC警示信号，所述CRC警示信号用于指示所述CRC数据出现错误。

在一些实施例中，所述数据输入输出模块包括：循环冗余校验模块；

所述循环冗余校验模块用于在接收到所述CRC数据后，对所述CRC数据进行校验，并在校验失败后生成CRC错误信号。

在一些实施例中，所述数据输入输出模块包括：警示信号控制模块，所述警示信号控制模块与所述循环冗余校验模块连接；

所述警示信号控制模块用于在接收到所述CRC错误信号后，生成所述CRC警示信号。

在一些实施例中，所述数据输入输出模块包括：自动禁用阈值校验模块，所述自动禁用阈值校验模块与所述循环冗余校验模块连接；

所述自动禁用阈值校验模块用于在接收到所述CRC错误信号后，将CRC数据错误次数与CRC自动禁用阈值进行比较，并在所述CRC数据错误次数达到所述CRC自动禁用阈值时，生成CRC校验阻止信号，将所述CRC校验阻止信号发送至所述警示信号控制模块。

在一些实施例中，所述自动禁用阈值校验模块还用于在所述CRC数据错误次数达到CRC自动禁用阈值时，生成CRC自动禁用状态更改信号。

在一些实施例中，所述控制电路还包括：模式寄存器，所述模式寄存器与所述自动禁用阈值校验模块连接；

所述模式寄存器用于在接收到所述CRC自动禁用状态更改信号后生成CRC自动禁用信号，并将所述CRC自动禁用信号发送至所述循环冗余校验模块，所述CRC自动禁用信号用于阻止所述循环冗余校验模块对CRC数据进行校验。

在一些实施例中，所述模式寄存器包括：CRC寄存器；

所述CRC寄存器用于在接收到所述CRC自动禁用状态更改信号后，将CRC自动禁用状态更改为不可用，以生成所述CRC自动禁用信号。

在一些实施例中，所述自动禁用阈值校验模块具体用于在接收到所述CRC错误信号后，从所述CRC寄存器中获取所述CRC自动禁用阈值，将CRC数据错误次数与所述CRC自动禁用阈值进行比较。

在一些实施例中，所述自动禁用阈值校验模块包括：计数器和比较器，所述计数器和所述比较器连接；

所述计数器用于在接收到所述CRC错误信号后，计算所述CRC数据错误次数，并将所述CRC数据错误次数发送至所述比较器；

所述比较器用于在接收到所述CRC数据错误次数后，从所述CRC寄存器中获取所述CRC自动禁用阈值，将所述CRC数据错误次数与所述CRC自动禁用阈值进行比较。

在一些实施例中，所述控制电路包括命令地址模块；

所述数据输入输出模块还用于将所述CRC警示信号发送至所述命令地址模块。

在一些实施例中，所述命令地址模块包括：警示脉冲生成模块；

所述警示信号调整模块用于在接收到所述CRC警示信号时，生成警示脉冲，所述警示脉冲用于指示CRC数据校验失败。

在一些实施例中，所述控制电路包括第一信号线；

所述第一信号线用于将所述CRC自动禁用状态更改信号发送至所述模式。

在一些实施例中，所述控制电路包括第二信号线；

所述第二信号线用于将所述CRC自动禁用信号发送至所述循环冗余校验模块。

在一些实施例中，所述控制电路包括第三信号线；

所述第三信号线用于将所述CRC警示信号发送至所述命令地址模块。

第二方面，本申请提供一种半导体存储器，包括上述的控制电路。

本申请提供的控制电路包括数据输入输出模块，数据输入输出模块在CRC数据校验失败后，生成CRC警示信号，并在CRC数据错误次数达到CRC自动禁用阈值时，生成CRC校验阻止信号，CRC校验阻止信号能够阻止数据输入输出模块生成CRC警示信号，从而在CRC数据错误次数达到CRC自动禁用阈值后，避免生成额外的CRC警示信号，进而避免生成额外的警示脉冲。

附图说明

为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种控制电路的结构示意图；

图2为本申请实施例提供的一种控制电路的结构示意图；

图3为本申请实施例提供的一种控制电路的结构示意图；

图4为本申请实施例提供的另一种控制电路的结构示意图；

图5为本申请实施例提供的另一种控制电路的结构示意图；

图6为本申请实施例提供的另一种控制电路的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由上面的权利要求书指出。

写入CRC自动禁用模式是通过编程将写入CRC自动禁用模式使能位MR50：OP[4]编程为“1”来实现的。启用写入CRC自动禁用模式后，DDR5SDRAM可以检查每个设备发生的CRC错误，在CRC错误时将警示信号(ALERT_N)驱动为低电平，并计算每个设备发生的CRC错误次数。当CRC错误次数超过MR51：OP[6：0]中编程的CRC自动禁用阈值时，DDR5SDRAM将禁用所有CRC错误检查，并将CRC自动禁用状态位MR50：OP[5]设置为“1”。

并且在CRC错误次数达到CRC自动禁用阈值时，DDR5 SDRAM在后续检查到CRC错误时不会将ALERT_N驱动为低电平，但是若重新启动CRC错误检查，DDR5 SDRAM会在检查到CRC错误时将ALERT_N驱动为低电平。

此外，由于DRAM内部的时间限制，对于达到CRC自动禁用阈值后的第一个CRC错误，DRAM可能仍然会将ALERT_N驱动为低电平，并且在满足CRC警示脉冲最小间隔(CRC ALERT_PW_min)时，ALERT_N可能被释放，从而产生额外的ALERT脉冲。例如，达到CRC自动禁用阈值的CRC错误和达到CRC自动禁用阈值后的第一个CRC错误之间的时间间隔小于在达到CRC自动禁用阈值时禁用所有CRC错误检查的时间间隔，则DRAM对于达到CRC自动禁用阈值后的第一个CRC错误，仍然会将ALERT_N驱动为低电平，从而产生额外的ALERT脉冲。

本申请实施例提供一种控制电路，参考图1所示，控制电路包括：数据输入输出(Data Input Output，DQ)模块101、命令地址(Command/Address，C/A)模块102和模式寄存器(Mode Register，MR)103，数据输入输出模块101与命令地址模块102和模式寄存器103连接。

数据输入输出模块101接收CRC(循环冗余校验)数据，在接收到CRC数据后，对CRC数据进行校验，若校验失败，生成CRC错误信号(CRC_Error)以及CRC警示信号(CRC_Alert)，并将CRC警示信号发送至命令地址模块102，将CRC错误信号发送至模式寄存器103。

命令地址模块101在接收到CRC警示信号后，对CRC警示信号进行采样，并生成警示脉冲(Alert_n)，将警示脉冲传输至警示端口1022。模式寄存器103在接收到CRC错误信号后，将接收到CRC错误信号的次数与CRC自动禁用阈值(CRC Auto-Dis-Thresh)进行比较，即将CRC数据的错误次数与CRC自动禁用阈值进行比较，当在接收到CRC错误信号的次数达到CRC自动禁用阈值时，将CRC自动禁用状态(CRC Auto Disable Status)更改为不可用，CRC自动禁用状态为不可用时，模式寄存器103生成CRC自动禁用信号(CRC_Auto_Dis)，并将CRC自动禁用信号发送至数据输入输出模块101。数据输入输出模块101在接收到CRC自动禁用信号后不再对接收到的CRC数据进行校验。

需要说明的是，CRC(Cyclic Redundancy，循环冗余校验)是一种根据网络数据包或电脑文件等数据生成简短固定位数校核码的快速算法，主要用来检测或校核数据传输或保存后可能出现的错误。其校验过程主要是，先选择一个用于在接收端进行校验时，对接收的帧进行除法运算的除数(二进制字符串)。而后，根据除数的二进制位数(假设为k位)在发送的数据帧后加k-1位“0”，然后以加了k-1个“0”的新帧以“模2除法”方式除以上面的除数，所得的余数为数据帧的CRC码。将CRC码附加在数据帧后面，生成新帧，并将新帧发送至接收端，接收端将新帧以“模2除法”方式除以上面的除数，若没有余数，确定数据帧在传输过程中没有出错，若有余数，确定数据帧在传输过程中出错。因此，CRC数据可以包括写入数据和校验码，校验码可以位于写入数据的后面，写入数据和校验数据串行进入数据输入输出模块，通过对CRC数据的校验能够校验写入数据在传输过程中是否出现错误。

示例性的，参考图1所示，数据输入输出模块101包括CRC校验控制模块(CRCCHECK&Alert Ctrl)1011，命令地址模块102包括警示脉冲生成模块(Alert PW GEN)1021，模式寄存器103包括自动禁用阈值校验模块(Auto-Dis Thresh Check)1031和CRC寄存器(CRC MRR)1032。

数据输入输出模块101中的CRC校验控制模块1011接收CRC数据，在接收到CRC数据后，对CRC数据进行校验，若校验失败，生成CRC错误信号以及CRC警示信号，并通过长绕线将CRC警示信号发送至命令地址模块102中的警示脉冲生成模块1021，将CRC错误信号通过长绕线发送至模式寄存器103中的自动禁用阈值校验模块1031。

命令地址模块102中的警示脉冲生成模块1021在接收到CRC警示信号后，对CRC警示信号进行采样，生成警示脉冲(ALERT_N)，警示脉冲指示CRC数据出现错误。

模式寄存器103中的自动禁用阈值校验模块1031在接收到CRC错误信号后，将接收到CRC错误信号的次数与CRC自动禁用阈值进行比较，若接收到CRC错误信号的次数达到CRC自动禁用阈值，生成CRC自动禁用状态更改信号，并将CRC自动禁用状态更改信号发送至CRC寄存器1032。CRC寄存器1032在接收到CRC自动禁用状态更改信号后，将CRC自动禁用状态更改为不可用，并生成CRC自动禁用信号，将CRC自动禁用信号通过长绕线发送至数据输入输出模块101中的CRC校验控制模块1011。CRC校验控制模块1011在接收到CRC自动禁用信号后，不再对后续接收到的CRC数据进行校验。

参考图2所示，在接收到CRC数据时，CRC校验控制模块对CRC数据进行校验，校验失败后，自动禁用阈值校验模块将CRC数据的错误次数与CRC自动禁用阈值进行比较，由于CRC自动禁用状态为可用，在接收到下一CRC数据后，CRC校验控制模块不再对CRC数据进行校验。参考图3所示，CRC自动禁用状态为不可用时，在接收到下一CRC数据后，CRC校验控制模块依旧会对CRC数据进行校验。需要说明的是，CRC校验控制模块对CRC数据进行校验的时间，将校验失败后生成的CRC警示信号传输至命令地址模块的时间，命令地址模块对CRC警示信号进行采样生成警示脉冲的时间，以及将警示脉冲传输至警示端口的时间，这一系列的时间称为CRC警示信号延迟时间(CRC Akert Delay Time，tCRC_ALERT)。CRC警示信号延迟时间的最小值例如为3ns，最大值例如为13ns。自动禁用阈值校验模块将CRC数据的错误与CRC自动禁用阈值进行比较时，警示脉冲生成模块1021生成警示脉冲，警示脉冲宽度的最小值例如为12nCK，最大值例如为20nCK。

但是，若数据输入输出模块101中的校验控制模块1011对CRC数据进行校验的时间T(CRC_CAL)、数据输入输出模块101中的校验控制模块1011将CRC错误信号通过长绕线传输至模式寄存器103中的自动禁用阈值校验模块1031的时间T(Err2MR)、模式寄存器中1031的自动禁用阈值校验模块1031将CRC数据的错误次数与CRC自动禁用阈值进行比较的时间T(ADC_Check)、模式寄存器103中的CRC模式寄存器1032将CRC自动禁用状态更改为不可用的时间T(CRC_AD_Set)以及将CRC自动禁用信号传输至数据输入输出模块101中的CRC校验控制模块1011的时间T(AD2CRC)之和，大于两个连续CRC数据传输至数据输入输出模块101的时间间隔。两个CRC数据传输至数据输入输出模块101的时间间隔例如最小为tCCD_S+1＝9tCK，tCCD_S是指两个写入数据之间的最小间隔，在6400Mbps下，两个CRC数据的间隔为9×0.3125ns＝2.8125ns。

则当两个连续CRC数据传输至数据输入输出模块时，若第一个CRC数据校验失败且CRC数据的错误次数达到CRC自动禁用阈值，由于第二个CRC数据传输至数据输入输出模块101时，数据输入输出模块101还未接收到CRC自动禁用信号，则数据输入输出模块101还会对第二个CRC数据进行校验，并在第二个CRC数据校验失败后生成CRC警示信号，将CRC警示信号发送至命令地址模块102，使得命令地址模块102在接收到CRC警示信号后生成警示脉冲。因此，若CRC数据的错误次数达到CRC自动禁用阈值后的第一个CRC数据校验失败，依旧会生成CRC警示信号，即在禁用校验之前生成额外的CRC警示信号，从而会生成额外的警示脉冲。

本申请实施例提供一种控制电路，参考图4所示，控制电路包括数据输入输出模块201，数据输入输出模块201用于在CRC数据校验失败后，生成CRC警示信号，并在CRC数据错误次数达到CRC自动禁用阈值时，生成CRC校验阻止信号。CRC校验阻止信号能够阻止数据输入输出模块201生成CRC警示信号，CRC警示信号用于指示CRC数据出现错误。

可以理解的是，由于数据输入输出模块201在CRC数据错误次数达到CRC自动禁用阈值时，能够生成CRC校验阻止信号，CRC校验阻止信号能够阻止数据输入输出模块201生成CRC警示信号，因此，当CRC数据次数达到CRC自动禁用阈值时，若再次接收的CRC数据校验失败，数据输入输出模块201也不会生成CRC警示信号，从而避免生成额外的警示脉冲。

参考图4所示，数据输入输出模块201包括循环冗余校验模块2011(CRC CHECK)，循环冗余校验模块2011在接收到CRC数据后，对CRC数据进行校验，若校验失败，产生CRC错误信号，CRC错误信号用于指示CRC数据出现错误，即CRC数据中的写入数据出现错误。

数据输入输出模块201还包括警示信号控制模块2012(Alert Ctrl)，警示信号控制模块2012与循环冗余校验模块2011连接，循环冗余校验模块2011在生成CRC错误信号后，可以将CRC错误信号发送至警示信号控制模块2012。警示信号控制模块2012在接收到CRC错误信号后，生成CRC警示信号，CRC警示信号用于指示CRC数据出现错误。

数据输入输出模块201还包括自动禁用阈值校验模块2013，自动禁用阈值校验模块2013与循环冗余校验模块2011连接，循环冗余校验模块2011能够在生成CRC错误信号后，将CRC错误信号发送至自动禁用阈值校验模块2013。自动禁用阈值校验模块2013在接收到CRC错误信号后，将接收到CRC错误信号的次数与CRC自动禁用阈值进行比较，即将CRC数据错误次数与CRC自动禁用阈值进行比较，当CRC数据错误次数达到CRC自动禁用阈值时，生成CRC校验阻止信号，将CRC校验阻止信号发送至警示信号控制模块2012，使得警示信号控制模块2012不再生成CRC警示信号。需要说明的是，警示信号控制模块2012在接收到CRC校验阻止信号后，即便接收CRC错误信号，也不会再生成CRC警示信号，从而能够在CRC数据错误次数达到CRC自动禁用阈值后，不会生成额外的CRC警示信号。

可以理解的是，信号在一个模块中进行传输时信号传输线的长度小于信号在不同模块中进行传输时信号传输线的长度，因此，信号在一个模块中进行传输时所需的时间小于信号在不同模块中进行传输时所需的时间，因此自动禁用阈值校验模块2013位于数据输入输出模块201中时，能够减小CRC错误信号传输至自动禁用阈值校验模块的时间，提高传输效率。

因此，由于数据输入输出模块201在CRC数据校验失败且CRC数据错误次数达到CRC自动禁用阈值时，能够生成CRC校验阻止信号，从而阻止数据输入输出模块201生成CRC警示信号，即在CRC数据错误次数达到CRC自动禁用阈值时不会生成额外的CRC警示信号，从而避免生成额外的警示脉冲。并且CRC数据错误次数达到CRC自动禁用阈值时，在产生CRC校验阻止信号之前已经生成CRC警示信号，从而使得CRC数据错误次数达到CRC自动禁用阈值时，可以生成对应的CRC警示信号，从而生成对应的警示脉冲。

自动禁用阈值校验模块2013还可以在CRC数据错误次数达到CRC自动禁用阈值时，生成CRC自动禁用状态更改信号，CRC自动禁用状态更改信号用于指示将CRC自动禁用状态更改为不可用。自动禁用阈值校验模块2013可以在生成CRC自动禁用状态更改信号后，将CRC自动禁用状态更改信号发送至与数据输入输出模块201连接的模式寄存器203，参考图5所示。模式寄存器203在接收到CRC自动禁用状态更改信号后生成CRC自动禁用信号，并将CRC自动禁用信号发送至循环冗余校验模块2011，CRC自动禁用信号能够阻止循环冗余校验模块2011对接收的CRC数据进行校验，则数据输入输出模块201在接收到CRC自动禁用信号后，不再对接收到的CRC数据进行校验。自动禁用阈值校验模块2013可以通过第一信号线将CRC自动禁用状态更改信号发送至模式寄存器203，使得模式寄存器203生成CRC自动禁用信号。模式寄存器203可以通过第二信号线将自动禁用信号发送至循环冗余校验模块2011，使得循环冗余校验模块2011在接收到自动禁用信号后，不再对CRC数据进行校验，第一信号线和第二信号线例如为长绕线。

因此，自动禁用阈值校验模块2013能够在接收到CRC错误信号，将CRC数据错误次数与CRC自动禁用阈值进行比较，并在CRC数据错误次数达到CRC自动禁用阈值生成CRC校验阻止信号和CRC自动禁用状态更改信号，将CRC校验阻止信号发送至警示信号控制模块2012，使得警示信号控制模块2012不再生成CRC警示信号，将CRC自动禁用状态更改信号发送至模式寄存器203，使得模式寄存器203根据CRC自动禁用状态更改信号将CRC自动禁用状态更改为不可用，以生成CRC自动禁用信号，将CRC自动禁用信号发送至循环冗余校验模块2011，使得循环冗余校验模块2011不再对接收到的CRC数据进行校验，从而在禁用校验之前不会产生额外的CRC警示信号。

参考图5所示，模式寄存器203包括CRC寄存器2031，CRC寄存器2031与自动禁用阈值校验模块2013连接，CRC寄存器2031在接收到CRC自动禁用状态更改信号后，将CRC自动禁用状态更改为不可用，当CRC自动禁用状态为不可用时，CRC寄存器2031会生成CRC自动禁用信号，并将CRC自动禁用信号发送至循环冗余校验模块2011，使得循环冗余校验模块2011不再对接收到的CRC数据进行校验。CRC寄存器2031可以通过第一信号线将自动禁用信号发送至循环冗余校验模块2011，使得循环冗余校验模块2011在接收到自动禁用信号后，不再对CRC数据进行校验，第一信号线例如为长绕线。

需要说明的是，CRC自动禁用阈值可以存储于CRC寄存器2031中，自动禁用阈值校验模块2013可以在接收到CRC错误信号后，从CRC寄存器2031中获取CRC自动禁用阈值，例如向CRC寄存器2031发送获取CRC自动禁用阈值的请求。自动禁用阈值校验模块2013在从CRC寄存器2031中获取CRC自动禁用阈值后，将CRC数据错误次数与CRC自动禁用阈值进行比较，从而能够判断CRC数据错误次数是否达到CRC自动禁用阈值。作为一种实现方式，自动禁用阈值校验模块2013包括计数器和比较器，计数器和比较器连接。计数器用于在接收到CRC错误信号后，计算CRC数据错误次数，并将CRC数据错误次数发送至比较器，比较器在接收到CRC数据错误次数后，从CRC寄存器2031中获取CRC自动禁用阈值，将CRC数据错误次数与CRC自动禁用阈值进行比较。CRC自动禁用阈值可以通过第四信号线传输至比较器，CRC自动禁用阈值为一个定值，不会在传输过程中变化。

在一些实施例中，参考图5所示，控制电路还包括命令地址模块202，数据输入输出模块201可以在生成CRC警示信号后，将CRC警示信号发送至命令地址模块202，使得命令地址模块202能够生成警示脉冲。例如，数据输入输出模块201中的警示信号控制模块2012在接收到循环冗余校验模块2011发送的CRC错误信号后，生成CRC警示信号，并将CRC警示信号通过第三信号线发送至命令地址模块202，第三信号线例如为长绕线。

命令地址模块202可以包括警示脉冲生成模块2021，警示脉冲生成模块2021与数据输入输出模块201中的警示信号控制模块2012连接，警示脉冲生成模块2021能够在接收到警示信号控制模块2012发送的CRC警示信号后，对CRC警示信号进行采样，生成警示脉冲，警示脉冲用于指示CRC数据出现错误。

参考图6所示，循环冗余校验模块2011在接收到CRC数据后对CRC数据进行校验，校验失败后生成CRC错误信号，将CRC错误信号发送至警示信号控制模块2012和自动禁用阈值校验模块2013，则警示信号控制模块2012生成CRC警示信号的同时，自动禁用阈值校验模块2013将CRC数据错误次数与CRC自动禁用阈值进行比较。并且由于循环冗余校验模块2011对CRC数据进行校验的时间、自动禁用阈值校验模块2013将CRC数据错误次数与CRC自动禁用阈值进行比较的时间，这两个时间相加小于两个CRC数据写入循环冗余校验模块2011的时间间隔，因此，循环冗余校验模块2011在接收到下一CRC数据后，不会对校验失败的CRC数据生成CRC警示信号，从而避免生成额外的CRC警示信号。

以上对本申请实施例提供的控制电路进行了详细描述，控制电路中的输入输出模块在CRC数据错误次数达到CRC自动禁用阈值时，能够生成CRC校验阻止信号，CRC校验阻止信号能够阻止数据输入输出模块201生成CRC警示信号，从而避免生成额外的警示脉冲。并且CRC数据错误次数达到CRC自动禁用阈值时，在产生CRC校验阻止信号之前已经生成CRC警示信号，从而使得CRC数据错误次数达到CRC自动禁用阈值时，可以生成对应的CRC警示信号，从而生成对应的警示脉冲。

本申请实施例还提供一种半导体存储器，包括上述的控制电路。

示例性的，控制电路包括数据输入输出模块、命令地址模块和模式寄存器时，命令地址模块对应的逻辑电路可以位于DRAM芯片外围电路的左侧，数据输入输出模块对应的逻辑电路可以位于DRAM芯片的外围电路的右侧，模式寄存器是记录单元，模式寄存器对应的逻辑电路可以位于DRAM芯片的外围电路的最右侧。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制。尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。