基于电平转换器的物理不可克隆函数电路及其控制方法

技术领域

本发明涉及电气技术领域，具体涉及一种基于电平转换器的物理不可克隆函数电路和一种基于电平转换器的物理不可克隆函数电路的控制方法。

背景技术

在物联网时代，安全和隐私已经引起了人们的广泛关注。在资源有限的物联网设备上实现安全功能所面临的挑战促使研究人员开发更先进、更轻量级的解决方案。

物理不可克隆函数(PUF，Physical Unclonable Function)作为一种新兴的轻量级硬件来防护管理密钥和验证设备安全性，超越了将机密密钥信息存储在非易失性存储器(NVM)中的传统密码算法，越来越多的应用于物联网设备上。

并且，在新一代物联网设备的电子电路设计中，随着低电压逻辑的引入,系统内部常常出现输入/输出逻辑不协调的问题，从而提高了系统设计的复杂性。例如，当1.8V的数字电路与工作在3.3V的模拟电路进行通信时，需要首先解决两种电平的转换问题，这时就需要电平转换器。

相关技术中，一般通过电平转换器和PUF电路分别实现电平转换功能和PUF功能。这无疑会增加物联网设备的硬件设施和结构复杂性。

发明内容

本发明为解决上述技术问题，本发明的第一个目的提供了一种基于电平转换器的物理不可克隆函数电路，该电路允许工作模式在电平转换器(差分模式输入)和PUF(共模输入)之间切换，且可以在电平转换器电路基础上进行改进，结构简单，即可以通过一个简单电路实现电平转换和PUF功能，提高了相关设备的集成性。

本发明的第二个目的在于提出一种于电平转换器的物理不可克隆函数电路的控制方法。

本发明采用的技术方案如下：

本发明第一方面的实施例提出了一种基于电平转换器的物理不可克隆函数电路，包括：模式控制模块，所述模式控制模块用于接收控制信号，并根据所述控制信号发出模式控制信号，其中所述模式控制信号包括电平转换模式控制信号和PUF输出模式控制信号；模式切换模块，所述模式切换模块与所述模式控制模块相连，所述模式切换模块用于在接收到所述电平转换模式控制信号时，输入端的输入信号为第一电压的逻辑信号时，将所述输入信号移位转换为第二电压的电源电平信号并从输出端输出，在接收到所述PUF输出模式控制信号时，从所述输出端输出“0”或“1”的电平信号，以产生物理不可克隆的随机数，其中，所述第一电压小于所述第二电压。

本发明上述提出的基于电平转换器的物理不可克隆函数电路还可以具有如下附加技术特征：

根据本发明的一个实施例，所述模式控制模块包括：第一NMOS管，所述第一NMOS管的控制极为信号接收端，所述第一NMOS管的控制极用于接收所述控制信号，所述第一NMOS管的第一极与所述输入端相连，所述第一NMOS管的第二极与所述反相输入端相连。

根据本发明的一个实施例，所述第一NMOS管的导通电压0.3V～0.4V。

根据本发明的一个实施例，所述模式切换模块包括：第二NMOS管，所述第二NMOS管的控制极作为输入端，所述第二NMOS管的导通电压为第一电压；所述第三NMOS管的控制极作为输入端所述反相输入端；第一反相器，所述第一反相器的输入端与所述第二NMOS管的衬底引线相连，所述第一反相器的输出端与所述第三NMOS管的衬底引线相连，所述第一反相器的电源端与所述第一电压的电源电平信号相连；交叉耦合PMOS对，所述交叉耦合PMOS对包括第一PMOS管和第二PMOS管，所述第一PMOS管的第一极与所述第二PMOS管的第一极相连后与所述第二电压的电源电平信号相连，所述第一PMOS管的第二极与所述第二PMOS管的控制极相连后与所述第二NMOS管的第一极相连，所述第二NMOS管的第二极接地，所述第二PMOS管的第二极与所述第一PMOS管的控制极相连后与所述第三NMOS管的第一极相连，所述第三NMOS管的第二极接地；第二反相器，所述第二反相器的输入端与所述第二NMOS管的第一极相连，所述第二反相器的输出端作为所述输出端，所述第二反相器的电源端与所述第二电压的电源电平信号相连；第三反相器，所述第三反相器的输入端与所述第三NMOS管的第一极相连，所述第三反相器的输出端作为所述反相输出端，所述第三反相器的电源端与所述第二电压的电源电平信号相连。

根据本发明的一个实施例，当所述第一NMOS管的控制极接收到的所述控制信号为低电平信号时，所述模式切换模块将所述输入信号移位转换为第二电压的电源电平信号并从所述输出端输出；当所述第一NMOS管的控制极接收到的所述控制信号为高电平信号时，所述模式切换模块从所述输出端输出所述“0”或“1”的电平信号，以产生所述物理不可克隆的随机数。

本发明第二方面的实施例提出了一种基于电平转换器的物理不可克隆函数电路的控制方法，包括以下步骤：接收控制信号，并根据所述控制信号发出模式控制信号，其中所述模式控制信号包括电平转换模式控制信号和PUF输出模式控制信号；在接收到所述电平转换模式控制信号时，输入端的输入信号为第一电压的逻辑信号时，将所述输入信号移位转换为第二电压的电源电平信号并从输出端输出；在接收到所述PUF输出模式控制信号时，从所述输出端输出“0”或“1”的电平信号，以产生物理不可克隆的随机数，其中，所述第一电压小于所述第二电压。

本发明的有益效果：

本发明允许工作模式在电平转换器(差分模式输入)和PUF(共模输入)之间切换，且可以在电平转换器电路基础上进行改进，结构简单，即可以通过一个简单电路实现电平转换和PUF功能，提高了相关设备的集成性。

附图说明

图1是根据本发明一个实施例的基于电平转换器的物理不可克隆函数电路的方框示意图；

图2是根据本发明一个实施例的基于电平转换器的物理不可克隆函数电路的电路拓扑图；

图3是根据本发明一个实施例的第二反相器A2和第三反相器A3的电路示意图；

图4是根据本发明一个实施例的第一反相器A1的电路示意图；

图5是图2所示的电路的输出波形图；

图6是根据本发明一个具体示例的电平转换器的仿真波形示意图；

图7是根据本发明一个具体示例的片间汉明距离分布示意图；

图8是根据本发明一个具体示例的在一定温度范围内的BER示意图；

图9是根据本发明一个具体示例的在一定电源电压范围内的BER示意图；

图10是根据本发明一个具体示例的自相关测试结果示意图；.

图11是根据本发明一个具体示例的不同比特率下的功耗和能耗。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是根据本发明一个实施例的基于电平转换器的物理不可克隆函数电路的方框示意图。如图1所示，该电路包括：模式控制模块1、模式切换模块2。

其中，模式控制模块1用于接收控制信号Vctr，并根据控制信号发出模式控制信号，其中模式控制信号包括电平转换模式控制信号和PUF输出模式控制信号；模式切换模块2与模式控制模块1相连，模式切换模块2用于在接收到电平转换模式控制信号时，输入端in的输入信号为第一电压的逻辑信号时，将输入信号移位转换为第二电压的电源电平信号并从输出端out输出，在接收到PUF输出模式控制信号时，从输出端输出“0”或“1”的电平信号，以产生物理不可克隆的随机数，其中，第一电压小于第二电压。

具体地，可以根据实际需求通过改变模式控制模块1接收到的控制信号以切换电路的工作模式。当模式切换模块2接收到电平转换模式控制信号时，模式切换模块2可以将低输入电压逻辑信号移位转换为较高的电源电平信号。当模式切换模块2接收到PUF输出模式控制信号时，可以基于电路节点亚稳态导致PMOS管对先后导通的随机不确定性，输出“0”或“1”的电平信号，进而产生物理不可克隆的随机数。且模式切换模块2在电平转换器的基础上加以改进即可。由此，该电路允许工作模式在电平转换器(差分模式输入)和PUF(共模输入)之间切换，且可以在电平转换器电路基础上进行改进，结构简单，即可以通过一个简单电路实现电平转换和PUF功能，提高了相关设备的集成性。

根据本发明的一个实施例，如图2所示，模式控制模块1可以包括：第一NMOS管N1，第一NMOS管N1的控制极为信号接收端，第一NMOS管N1的控制极用于接收控制信号Vctr，第一NMOS管N1的第一极与输入端in相连，第一NMOS管N1的第二极与反相输入端

根据本发明的一个实施例，第一NMOS管N1的导通电压可以为0.3V～0.4V。

具体地，第一NMOS管N1可以采用低阈值器件，用以衰减由第一NMOS管N1的传输电阻所形成的电压降，使输入in和反相输入端

根据本发明的一个实施例，如图2所示，模式切换模块2可以包括：第二NMOS管N2、第三NMOS管N3、第一反相器A1、交叉耦合PMOS对、第二反相器A2、第三反相器A3，交叉耦合PMOS对包括第一PMOS管P1和第二PMOS管P2，其中，

第二NMOS管N2的控制极作为输入端in，第二NMOS管N2的导通电压为第一电压；第三NMOS管N3的控制极作为反相输入端

具体地，如图2所示，P1的第二极、A2的输入端和N2的第一极之间存在第一节点A，P2的第二极、A3的输入端和N3的第一极之间存在第二节点B，第二NMOS管N2可以为低阈值器件。在电平转换模式下，Vctr端为低电平，当输入端“in”输入为高电平时，N1关断，N2和P2导通，N3和P1关断，由于交叉耦合的PMOS对P1和P2管的正反馈作用，低输入电压“in”端(其逻辑高为V DDL)可以在节点B输出VDDH的高电平，实现了逻辑高电平由VDDL向VDDH的移动。随后，如果低输入电压“in”端变为低电平，则N3和P1将被激活，进而导致节点B的输出被压低。由此，带差分共源电压逻辑门的电平转换器可以将低输入电压逻辑信号转换为较高的电源电平信号。

在PUF模式下，Vctr端为高电平，当输入端“in”输入为低电平时，N1导通，输入端“in”与反向输入端

在本发明中，PUF的主要熵源来自NMOS晶体管对(N2、N3)。优化NMOS管对的尺寸可以减少功耗、面积，并增加由于工艺变化而产生的随机性。此外，为了避免不平衡性对PUF输出的影响，可以在A、B两个节点都增加了一个逆变器作为缓冲器。同时，N1采用低阈值器件，用以衰减由N1的传输电阻所形成的电压降，使输入端“in”和反相输入端

在超大规模集成电路设计中，电平转换器用于连接不同功率域之间的信号，由于电路的功耗与电流的平方成正比，因此通过优化电路单元在不同电压下的工作电流来降低功耗的方法是非常有效的。如图2所示，该电平转换器电路每个响应位唯一的开销便是开通单个NMOS整流管的额外开销，并且允许电路的工作模式在电平转换器(差分模式输入)和PUF(共模输入)之间切换。

在本发明中，第二反相器A2和第三反相器A3(即逻辑高电平为VDDH的反相器)的电路示意图可参照图3所示，MP3为PMOS，MN3为PMOS；第一反相器A1(即逻辑高电平为VDDL的反相器)的电路示意图可参照图4所示，MP4为PMOS，MN4为PMOS。图2所示的电路的输出波形图可参照图5所示。

实验验证：

下面将通过实验介绍和分析本发明上述提出的基于电平转换器的物理不可克隆函数电路在PUF唯一性、可靠性、随机性、速度和功耗等方面的性能。在商用65nm CMOS工艺下，通过Cadence Virtuoso Spectre对所提出的PUF进行了仿真。收集的数据由MATLAB脚本进一步处理。

在对PUF的性能进行测试之前，首先对电平转换功能的传输特性进行了验证。如图6显示的则是20MHz、0.6V的输入信号转换为1.2V的仿真波形图，可以看出本发明能够很好的将亚阈值电压转换为标准电压，Vin代表输入信号，Vout代表输出信号，Tine代表时间。

下面对PUF功能的唯一性、可靠性、随机性、速度和功耗进行验证。

1、唯一性

唯一性衡量的是不同的PUF实例产生的CRP(激励响应对)之间的差异程度，通过平均片间汉明距离(Hamming distance，HD)进行估计。PUF的唯一性U表示如下：

其中，m是PUF设备的总数，Ru和Rv是具有相同激励C的两个不同PUF设备的随机输出比特流，n是位长，此处n＝128。

在理想情况下，PUF的唯一性应为50％，这意味着PUF实例能被完全区别，并且具有最大的去相关性。在标称条件(1.2V，27℃)下，进行了1000次迭代的MC仿真，以评估PUF的唯一性。图7显示了提出的PUF的HD分布状况，Count表示在一定汉明(hamming)距离下的puf的数量，Histogram代表直方图，Fitted代表拟合值。与平均值μ＝49.11％，标准偏差δ＝4.42％的高斯分布曲线能很好地拟合。

2、可靠性

PUF的另一个特性是可靠性，它评估的是在不同的工作条件下(例如不同的电源电压，温度等)，一个PUF在相同的激励下生成的CRP是否稳定，通常用误码率(bit errorrate，BER)表示。BER是指生成的比特流中错误的比特数相对于总比特数的百分比。可靠性S通常计算如下：

其中，Ri是标称条件(1.2V，27℃)下随机激励C的响应。Ri,j是在不同操作条件、相同激励C时的响应。k是相同激励C评估同一个PUF的次数。理想的PUF必须具有100％的可靠性。

PUF的可靠性通过在不同的条件下的BER(温度范围-20℃～100℃，电源电压范围1.0V～1.5V)进行评估。在每种条件下收集1000个CRP以计算可靠性。图8和图9绘制了仿真结果，最差情况下的可靠性位于100℃和1.0V。每10℃和0.1V的归一化BER分别为1.98％和2.2％。

3、随机性

随机性估计的是PUF生成的CRP的不确定性或不可预测性。好的PUF具有高随机性，这意味着攻击者很难用收集的少量CRP成功预测。为了评估随机性，进行了美国国家标准技术研究所(National Institute of Standards and Technology,NIST)随机性测试和自相关测试。

1)NIST随机性测试：NIST SP800统计测试套件是用于随机性分析的重要测试套件。实验中收集了10000个原始PUF响应位，表1显示了NIST测试结果。P值用于衡量随机程度，且所有P值均应大于0.01，以使任意随机源的置信度达到99％。从表中可以看出，该PUF通过了所有NIST测试(因比特流长度有限，未显示的其它项目未执行)，这意味着PUF生成的随机比特序列具有较高的随机性。

2)自相关测试：自相关是信号在不同时间点与自身的互相关。自相关函数(autocorrelation function，ACF)可用于计算随机位序列的自相关，以确定其是否独立且均匀分布。图10显示了50000CRP的ACF测试结果，在置信水平为95％下置信区间为±0.0089，下限证明了不易受相关性功耗分析攻击，Lag Length代表滞后长度。

4、速度和功率

为了进一步评估所设计的新型PUF的性能，对其功耗和比特率进行了测量。图11显示了在27℃和1.2V时，功耗、每比特能耗与比特率之间的关系。在本设计中，能使两种工作模式均能正常操作的最大比特率为20Mbps，此时功耗为14.39W，每比特的能耗为0.72pJ/b。

5、性能比较

本文所提出的PUF性能与表2中最新的弱PUF设计进行了比较。与基于现有硬件资源的几种PUF相比，我们可以得出结论，在温度和电源电压范围内，本文所提出的PUF在可靠性和唯一性方面明显优于其他PUF。与ISCAS’19[6]中的结构相比，所提出的PUF的每比特能耗(0.72pJ)降低了1％，并且具有更高的工作频率20MHz。除此之外，最值得注意的是，这是我们第一次成功利用电平转换器的思想来创建一个弱PUF结构。在所设计的基于交叉耦合电平转换器的PUF结构中，每个响应位的开销仅为单个NMOS晶体管，在整体布局中可以忽略不计，这使得所提出的设计具有低能耗和每个响应位低开销的特点。

6、结论

本文介绍了一种高性能、低开销的弱PUF电路结构，这是第一次从商业电平转换器设计中提取熵。在原有的电平转换器电路基础上，NMOS开关晶体管是PUF工作时每个响应位的唯一开销，它使现有的交叉耦合电平转换器电路可以轻松的在差分模式和共模模式之间切换。提出的PUF单元通过利用由共模信号控制的两个NMOS晶体管的固有工艺变化来提取熵，最终得到随机响应序列，并使用标准的65nm CMOS工艺执行MC仿真，具有49.11％的唯一性。在最坏情况下，在温度-20℃～100℃、电源电压1.0V～1.5V范围内，可靠性分别为95.31％和96.09％。最大比特率和最佳的每比特能耗为20Mbps和0.72pJ/b。该设计可以在原有电平转换器电路上进行改进，每位仅一个额外NMOS晶体管的低开销和低能效的优势使其成为物联网设备有希望的硬件安全原语。

由上述可知，本发明从现有集成电路芯片中交叉耦合电平转换器(CCLS)的固有过程变化中提取差异信息。CCLS可以在不同电平之间转换电压，以允许不同的电路模块以优化的能源效率在不同的电源域中工作。本发明的电路中，将单个开关晶体管嵌入到电平转换器中，也就是每个响应位将CCLS的工作模式从差分更改为共模的唯一开销。通过利用由于交叉耦合网络中两个PMOS的切换时间不同而引起的输出电压的不确定性，可以在共模作用时提取PUF的序列号。用标准的65纳米模拟CMOS工艺，实验表明所提出的PUF电路可以产生序列号唯一性为49.11％，可靠性为96.09％，电源电压为1.0V～1.5V，温度在-20℃到100℃之间可有95.31％左右的波动。在20Mbps，1.2V，27℃的高负荷下，每位能量仅为0.72pJ/b。

综上所述，根据本发明实施例的基于电平转换器的物理不可克隆函数电路，允许工作模式在电平转换器(差分模式输入)和PUF(共模输入)之间切换，且可以在电平转换器电路基础上进行改进，结构简单，即可以通过一个简单电路实现电平转换和PUF功能，提高了相关设备的集成性，且经实验验证，当工作在电平转换模式时，能够很好的将亚阈值电压转换为标准电压，当工作在PUF输出模式时，扎起PUF唯一性、可靠性、随机性、速度和功耗等方面的性能均较好。

基于上述的基于电平转换器的物理不可克隆函数电路，本发明还提出一种基于电平转换器的物理不可克隆函数电路的控制方法。由于本发明的控制方法是基于上述的电路，对于方法中未披露的细节可参照上述的电路实施例中，本发明中不再进行赘述。

根据本发明实施了的基于电平转换器的物理不可克隆函数电路的控制方法包括以下步骤：

S1，接收控制信号，并根据控制信号发出模式控制信号，其中模式控制信号包括电平转换模式控制信号和PUF输出模式控制信号。

S2，在接收到电平转换模式控制信号时，输入端的输入信号为第一电压的逻辑信号时，将输入信号移位转换为第二电压的电源电平信号并从输出端输出。

S3，在接收到PUF输出模式控制信号时，从输出端输出“0”或“1”的电平信号，以产生物理不可克隆的随机数，其中，第一电压小于第二电压。

根据本发明实施例的基于电平转换器的物理不可克隆函数电路的控制方法，允许工作模式在电平转换器(差分模式输入)和PUF(共模输入)之间切换，且可以在电平转换器电路基础上进行改进，结构简单，即可以通过一个简单电路实现电平转换和PUF功能，提高了相关设备的集成性。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。