基于半导体装置的操作电压电平进行的动态微调选择及相关方法和系统

技术领域

本公开大体上涉及半导体装置，并且更具体地说，涉及基于半导体装置的操作电压进行的动态微调选择以及相关联的方法和系统。

背景技术

半导体装置广泛用于处理与例如计算机、无线通信装置、相机、数字显示器等各种电子装置相关的信息。某些半导体装置用于存储信息—例如，存储器装置。存储器装置可以是易失性或非易失性的并且可具有各种类型，例如磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)等。通过将存储器单元充电到具有不同状态来使信息存储在各种类型的RAM中。改进RAM存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或以其它方式减少操作时延、增加可靠性、增加数据保持、减少功耗或减少制造成本等。

发明内容

根据本申请的一方面，提供了一种半导体装置。所述半导体装置包括：非易失性存储器(NVM)阵列，其被配置成存储多个微调代码，其中所述多个微调代码中的每个微调代码对应于所述半导体装置的操作电压的多个电压电平范围中的一个电压电平范围；以及外围电路系统，其与所述NVM阵列耦合，所述外围电路系统被配置成：确定所述操作电压在所述多个范围的电压电平范围内；选择所述多个微调代码中的微调代码，所述微调代码对应于所述电压电平范围；并且将所述微调代码传输到耦合到所述外围电路系统的所述半导体装置的微调调整电路。

根据本申请的另一方面，提供了一种操作半导体装置的方法。所述方法包括：确定所述半导体装置的操作电压在电压电平范围内，其中所述电压电平范围是所述操作电压的多个电压电平范围中的一个电压电平范围；从存储在所述半导体装置的非易失性存储器(NVM)阵列中的多个微调代码选择微调代码，其中所述多个微调代码中的每个微调代码对应于所述多个电压电平范围中的一个电压电平范围，并且选定微调代码对应于所述电压电平范围；以及将所述微调代码传输到所述半导体装置的微调调整电路。

根据本申请的又一方面，提供了一种方法。所述方法包括：为半导体装置的操作电压供应第一电压；确定所述半导体装置的一或多个可微调电路在所述第一电压下操作的第一组时序和/或电压状况；产生对应于所述第一组时序和/或电压状况的第一微调代码；将所述第一微调代码存储在所述半导体装置的非易失性存储器(NVM)阵列中；为所述操作电压供应第二电压；确定所述一或多个可微调电路在所述第二电压下操作的第二组时序和/或电压状况；产生对应于所述第二组时序和/或电压状况的第二微调代码；以及将所述第二微调代码存储在所述NVM阵列中。

附图说明

根据下文给出的具体实施方式并且根据本公开的各种实施例的附图将更加充分地理解本公开。

图1是存储器装置的框图，其示出根据本公开的实施例的基于操作电压电平进行动态微调选择的各种组件。

图2是根据本公开的实施例的基于操作电压电平进行动态微调选择的流程图。

图3是示意性地示出根据本公开的实施例的存储器系统的框图。

图4和5是根据本公开的实施例的基于操作电压电平进行动态微调选择的方法的流程图。

具体实施方式

对于某些高性能存储器系统，功耗随着系统速率的增加而增加。功耗增加通常使得系统中的存储器装置(例如，DRAM)的操作温度升高。为了满足存储器装置的热边界，在提供增加的速率的同时减少或维持功耗将是合乎需要的。为此，存储器装置可包含能够在减小的操作电压下满足速率的较高性能的互补型金属氧化物半导体(CMOS)组件和/ 或电路。然而，存储器装置还可在由行业规范(例如，由电子装置工程联合会(JEDEC)公布的规范)指定的操作电压下操作，所述操作电压可能高于减小的操作电压。因此，可预期存储器装置在其操作电压(VDD、VDD1、VDD2、VDD2L)的广泛范围的电压(电压电平、电压值)下操作。

举例来说，对于某些应用(例如，其中存储器装置部署为单独组件的应用)，存储器装置可被供应有大致1.1V(例如，1.1V+6％、1.1V-3％)的操作电压(VDD)。对于其它应用(例如，其中多个存储器装置共同地操作为具有电力管理组件的存储器模块的应用)，存储器装置可被供应有大致1.0V±3％的VDD(例如，通过电力管理组件)。因而，存储器装置的VDD的电压电平的总窗口可在0.97V至1.116V之间的范围内。在一些情况下，某些客户可能想要在呈对于其应用来说是优选的电压电平的操作电压(例如，VDD、 VDD1、VDD2、VDD2L中的一或多个)下操作存储器装置(例如，作为单独组件)，这可能与本说明书不同。此外，如果此类存储器装置被部署在以较大操作电压(例如，1.0V、 1.1V)进行操作的应用中，则VDD的电压电平的总窗口对于用先进的处理技术节点制造的存储器装置来说可能甚至更大，所述先进的处理技术节点可被设计成以甚至更低的操作电压(例如，0.8V或甚至更小)操作。

由于存储器装置包含对VDD电压(例如，VDD电平、VDD值)敏感的各种电路和功能块，因此难以维持存储器装置在操作电压(VDD)的如此广泛的电压电平范围内最佳地执行。例如，对VDD电平非常敏感的区域包含与存储器装置的存储器阵列相关联的操作，例如控制与行路径(例如，在执行激活命令或预充电命令时)、列路径(例如，在执行列选择操作时)、数据路径(例如，在维持数据设置和/或保持时序时)等相关联的时序要求的电路。另外，存储器装置可包含其它电路和功能块，所述其它电路和功能块需要例如命令总线训练、读取DQ校准和/或训练等大量“训练”过程来标识最佳的一组时序和/ 或电压状况。

当对存储器装置进行测试(例如探针测试)时，可针对上文所述的性能关键的VDD敏感电路仔细调整(例如，精细调谐、微调)一组时序和/或电压状况，以保证存储器装置在特定VDD电平(例如，由JEDEC规范指定的特定电压电平)下或包含特定VDD电平在内的相对窄的VDD电平范围内最优选地执行。精细调谐的一组时序和/或电压状况可被称为微调状况。然而，在特定VDD电平下(或在VDD电平的窄范围内)确定的微调状况不大可能保证存储器装置在不同VDD电平下最佳地执行。此外，维持多个测试过程(测试程序、测试流程)，每个测试过程旨在以特定VDD电平优化存储器装置的性能，这将是昂贵的。另外，在将存储器装置的库存以不同方式微调到不同VDD电平之后管理存储器装置的库存将增加成本。

为了解决前述问题和挑战，本公开的实施例提供了基于存储器装置的操作电压电平进行动态微调选择的方案。在探测存储器装置(例如，在测试过程或探针测试期间)时，存储器装置可跨多个电压电平范围进行表征，在所述电压电平范围(例如，VDD的电压电平的总窗口、多个客户优选的电压电平)内，存储器装置可进行操作。在一些实施例中，此类多个电压电平范围可考虑到操作电压的整个电压电平范围(窗口)(例如，跨整个VDD 电平)。换句话说，可基于对应于总计的整个范围的多个电压电平范围(子范围)确定多组微调状况。在一些实施例中，多个电压电平范围彼此不重叠。每个微调状况可表示为具有某个数量的位(例如，2个位、3个位、4个位、5个位)的微调代码。因而，可在探针测试期间产生多个微调代码，其中多个微调代码中的每个微调代码对应于操作电压的多个电压电平范围中的一个电压电平范围。微调代码可存储(编程)在存储器装置的非易失性存储器(NVM)阵列中—例如，存储在熔丝(或反熔丝)阵列中。

在存储器装置的操作(例如，初始化过程、上电工序)期间，存储器装置从NVM阵列检索(例如，读取)微调代码并且将其存储在一或多个内部锁存器(例如，寄存器、专用存储器阵列)中。此外，存储器装置可确定供应到存储器装置的VDD电平在多个电压电平范围中的一个电压电平范围内。为此，在一些实施例中，存储器装置包含电压检测电路，所述电压检测电路被配置成检测操作电压的电压电平(VDD电平)。在其它实施例中，所述存储器装置包含模式寄存器，所述模式寄存器被配置成存储操作电压的电压电平的指示。基于确定供应到存储器装置的电压电平为其操作电压，存储器装置可选择存储在内部锁存器中的微调代码中的一个微调代码。随后，存储器装置可将选定微调代码传输到存储器装置的微调调整电路，所述微调调整电路被配置成根据选定微调代码调整存储器装置的一或多个可微调电路(例如，性能关键的VDD敏感电路)的一组时序和/或电压状况。

以此方式，存储器装置的各种可微调电路可基于供应到存储器装置的VDD电平在探针测试期间已经预配置(预定、预标识)的适当的一组时序和/或电压状况下操作。因此，可使用单个测试流程(被配置成跨整个电压电平范围表征存储器装置的性能，预期存储器装置在所述电压电平下操作)来测试存储器装置。此外，考虑到存储在存储器装置的NVM 阵列中的微调代码可以基于供应到存储器装置的操作电压的实际电压电平来检索和选择，可以简化对存储器装置的库存管理。

图1是存储器装置105的框图，其示出根据本公开的实施例的基于操作电压电平进行动态微调选择的各种组件。存储器装置105包含主阵列和/或可微调电路110，其共同地表示存储器装置105的性能敏感电路和/或功能块—例如，控制主阵列的行/列路径时序的电路、与训练存储器装置105的命令总线相关联的电路等。主阵列和/或可微调电路 110与存储器装置105的焊盘115耦合。焊盘115可被配置成将操作电压供应到包含主阵列和/或可微调电路110的存储器装置105。在一些实施例中，焊盘115被配置成与外部电压源耦合。在其它实施例中，焊盘115被配置成与存储器装置105的内部电压源(例如，电荷泵、电压调节器)耦合。

存储器装置105包含非易失性存储器(NVM)阵列120，所述NVM阵列120被配置成存储多个微调代码。多个微调代码中的每个微调代码对应于存储器装置105的操作电压的多个电压电平范围中的一个电压电平范围。在一些实施例中，NVM阵列120包含具有多个熔丝和/或反熔丝的熔丝阵列、闪存存储器单元阵列、相变存储器单元阵列或其组合。

NVM阵列120与逻辑电路125耦合，所述逻辑电路125被配置成从NVM阵列120 检索多个微调代码。此外，逻辑电路125被配置成将多个微调代码传输到存储器装置105 的一或多个内部锁存器130(还分别标识为130a-n)—例如，在初始化过程、上电过程期间。在一些实施例中，逻辑电路125包含熔丝逻辑，所述熔丝逻辑被配置成存取(例如，编程/写入、读取)NVM阵列120的熔丝(或反熔丝)阵列。此外，逻辑电路125可包含广播逻辑，所述广播逻辑被配置成将从NVM阵列120检索的信息发送(例如，传输、广播、散播)到存储器装置105的各种功能块(例如，内部锁存器130)，使得存储在NVM阵列 120中的信息可在完成初始化过程之后随时可用(例如，本地可用)。

在一些实施例中，存储器装置105包含耦合到焊盘115的电压检测电路135。电压检测电路135被配置成检测存在于焊盘115处的电压电平(例如，焊盘电压)作为为存储器装置105供应的操作电压。因而，存储器装置105可确定操作电压电平在多个范围中的电压电平范围内。在一些实施例中，电压检测电路135被配置成在上电(例如，初始化过程、上电工序)时检测焊盘电压。另外或替代地，电压检测电路135可被配置成周期性地(例如，在刷新操作或存储器装置105执行的其它合适的周期性操作期间)检测焊盘电压和/或响应于某些操作(例如，校准输入/输出阻抗(ZQ)、切换从电力节省操作模式退出的复位信号)—例如，存储器装置105的一组预定义操作和/或事件而检测焊盘电压。在一些实施例中，电压检测电路135可被配置成连续地检测焊盘电压。此外，电压检测电路135可被配置成按取样速率(例如，检测取样速率)检测焊盘电压，所述取样速率可基于存储器装置105的产品类型和/或应用目的(例如，高性能应用、移动应用)来确定。

此外，电压检测电路135可产生指示操作电压的当前电压电平(例如，供电电压，VDD电平)的输出信号140。在一些实施例中，输出信号140指示耦合到内部锁存器130 的多路复用器145，所述多路复用器145关于要在存储在内部锁存器130中的多个微调代码当中选择哪个微调代码。在一些实施例中，在电压电平非常接近于两个操作电压电平范围之间的阈值的情况下-例如，如下文所描述的实例中当操作电压电平为大致1.0V (例如，在范围的边界处)时，电压检测电路135可被配置成在两个微调代码之间提供可靠的选择(例如，避免或阻止两个微调代码之间的不确定地振荡(或切换))。

例如，在操作电压(例如，焊盘电压)大致对应于1.0V(例如，在±0.5％或更小范围内、在±1％或更小范围内、在±2％或更小范围内)的情况下，电压检测电路135可首先确定焊盘电压处于较高范围(例如，VDD电平大于或等于1.0V并且小于1.03V)。随后，电压检测电路135维持第一确定并且不将检测结果切换到较低范围(例如，VDD电平大于或等于0.97V并且小于1.0V)，直到焊盘电压减小到0.98V或更小(而不是低于1.0V仅2 至3mV)为止。换句话说，电压检测电路135可被配置成基于检测到的焊盘电压保持在当前电压范围内，直到焊盘电压的变化使操作电压很好地处于不同电压范围内—例如，超过范围边界，超过了预定阈值量(例如，5mV或更大、10mV或更大、15mV或更大、 20mV或更大)。以此方式，在检测到的电压电平的变化超过所述电压电平范围的边界值的程度未达预定滞后阈值的情况下，电压检测电路135提供电压电平范围的稳定指示。换句话说，滞后特征要求焊盘电压的变化大于预定滞后阈值，以克服电压检测电路135 切换其确定的勉强，使得电压检测电路135可提供电压电平范围的稳定指示。

将电压检测电路135的输出信号140传输到多路复用器145，使得多路复用器145可选择存储在内部锁存器130中的一个微调代码。内部锁存器130的每个锁存器存储已经从如本文所描述的NVM阵列120检索的微调代码。例如，第一锁存器130a可存储表示对应于第一电压电平范围(例如，VDD电平大于或等于0.97V并且小于1.0V)的第一组时序/电压状况(第一微调状况)的第一微调代码“001”。类似地，第二锁存器130b可存储表示对应于第二电压电平范围(例如，VDD电平大于或等于1.0V并且小于1.03V) 的第二组时序/电压状况(第二微调状况)的第二微调代码“010”。如果来自电压检测电路 135的输出信号140指示供应到存储器装置105的电流电压对应于1.01V(或基于确定供应到存储器装置105的当前电压对应于1.01V而指示多路复用器145选择第二微调代码)，则多路复用器145产生(输出)含有第二微调代码“010”的输出信号150，使得微调调整电路155可接收第二微调代码“010”。

微调调整电路155被配置成响应于从多路复用器145接收微调代码而调整(例如，稍微调整、精细调谐)存储器装置105的一或多个可微调电路(例如，阵列和/或可微调电路110)的一组时序和/或电压状况。例如，如果微调调整电路155从多路复用器145接收第二微调代码“010”，则微调调整电路155可基于接收接收到的—例如与第二微调代码“010”一致的第二微调代码“010”而调整一或多个可微调电路以在第二组时序/电压状况下操作。以此方式，存储器装置105可基于确定在操作期间供应到存储器装置105的实际操作电压电平而动态地选择已经预配置(例如，在存储器装置105的探针测试期间) 的恰当微调状况。在此方面，电压检测电路135、内部锁存器130和多路复用器145可统称为存储器装置105的动态微调选择器175(或外围电路系统)。

在一些实施例中，存储器装置105包含模式寄存器165，与存储器装置105以可操作方式耦合的主机装置(例如，存储器控制器)可以存取(读取、写入)所述模式寄存器。因而，主机装置可对模式寄存器165进行编程以指示为操作电压(例如，通过电力管理组件，通过外部电压源)供应到存储器装置105的电压(例如，1.01V)。存储器装置105可基于指示电压电平的模式寄存器165而确定操作电压在电压电平范围(例如，VDD电平大于或等于1.0V并且小于1.03V)内。因此，在此类实施例中可省略电压检测电路135。在一些实施例中，模式寄存器165将指示焊盘115处的电流电平的输出170提供到多路复用器145。如本文所描述，响应于接收输出170，多路复用器145可选择(输出)存储在内部锁存器130中的微调代码中的一个微调代码(例如，第二微调代码“010”)以用于微调调整电路155。响应于接收到微调代码，微调调整电路155调整存储器装置105的一或多个可微调电路以在与接收到的微调代码一致的适当时序/电压状况(例如，第二组时序/ 电压状况)下操作。

尽管出于说明的目的，前述实例实施例描绘具有三(3)个位的微调代码，但本公开不限于此。例如，在其它实施例中，微调代码可包含不同量的位—例如1(1)个位、两(2) 个位、四(4)个位、五(5)个位或甚至更多。在一些实施例中，具有1个位的微调代码可对应于电压检测电路135(或模式寄存器165)控制微调状况的开/关设置。

在一些实施例中，存储器装置105可包含被配置成将操作电压供应到存储器装置105 的多于一个的焊盘(例如，焊盘115)。例如，存储器装置105可包含额外焊盘(例如，第二焊盘)，所述额外焊盘被配置成例如将与由焊盘115(例如，第一焊盘)分布的操作电压不同的操作电压供应到存储器装置105的不同功能块。在此类实施例中，可通过提供额外动态微调选择器(例如，动态微调选择器175)将动态选择微调状况的方案应用于额外焊盘，使得存储器装置105可基于额外焊盘处存在的实际电压电平在最佳微调状况下操作。在一些实施例中，两个或更多个焊盘(例如，第一焊盘和第二焊盘)可连接在一起。在此类情况下，焊盘可耦合到共同动态微调选择器(例如，动态微调选择器175)。

在一些实施例中，焊盘115为存储器装置105的主阵列(例如，VARY)和耦合到其的功能块(例如，行解码器、列解码器、感测放大器)提供操作电压。在一些情况下，可从 VDD产生VARY。因此，如果存储器装置105的VDD电平范围较广泛，则VARY电平也将具有广泛范围，这又使得很难跨整个VARY电平范围维持最佳阵列操作-例如，考虑到如上文所描述的需要精确时序控制的各种阵列操作。在此类实施例中，可将动态选择微调状况的方案施加到VARY，使得存储器装置105可基于VARY的实际电压电平在最佳微调状况下操作—例如，通过将动态微调选择器(例如，动态微调选择器175)提供到为主阵列(VARY)提供操作电压的焊盘。

图2是根据本公开的实施例的基于操作电压电平进行动态微调选择的流程图201。所述图式可以是如参考图1所描述的被配置成用于动态微调选择的半导体装置(例如，存储器装置105)的测试过程(测试流程)的方面的实例或包含所述测试过程(测试流程)的方面。根据本公开的方面，测试器(例如，探针台、测试设备)可实行流程图201的测试过程。

在框210处，测试器表征存储器装置以确定(标识)跨供电电压范围(例如，不同VDD电平)的多组微调状况。例如，测试器可针对其操作电压将第一电压(例如，0.99V)施加到存储器装置以确定存储器装置的一或多个可微调电路在第一电压下操作的第一组时序和/或电压状况。测试器可产生表示第一组时序和/或电压状况(第一微调状况)的第一微调代码(例如，“001”)，并且将第一微调代码存储在存储器装置的NVM阵列中—例如，将第一微调代码熔断到存储器装置的熔丝阵列中。

随后，测试器可针对其操作电压将第二电压(例如，1.01V)施加到存储器装置，以确定存储器装置的一或多个可微调电路在第二电压下操作的第二组时序和/或电压状况。测试器可产生表示第二组时序和/或电压状况(第二微调状况)的第二微调代码(例如，“010”)，并且将第二微调代码存储在存储器装置的NVM阵列中-例如，将第二微调代码熔断到熔丝阵列中。在一些实施例中，整个供电电压范围可分段(划分)成多个范围(子范围)，使得多个范围中的第一范围(例如，0.97V至1.0V)包含第一电压(例如，0.99V)，并且多个范围中的第二范围(例如，1.0V至1.03V)包含第二电压(例如，1.01V)。以此方式，测试器可确定多个微调状况以跨整个供电电压范围优化存储器装置的性能。对应于框210的测试过程可被称为探针测试—例如，探针台可使用落在存储器装置上的探针来测试存储器装置。

在框215处，封装存储器装置并且再次进行测试以确认基于操作电压的不同电压电平确定的多个微调状况。在一些情况下，可进一步对微调状况进行精细调谐以保证已封装存储器装置的最佳性能。在确认已封装存储器装置的微调状况之后，测试器将已封装存储器装置引入到组件库存阶段(框220)，其中准备好运送已封装存储器装置。

在框225处，可为第一应用程序递送存储器装置，其中存储器装置部署为单独组件。存储器装置可被供应有大致1.1V(例如，如由JEDEC规范指定)的VDD。如本文所描述，存储器装置可确定操作电压电平对应于1.1V(例如，通过电压检测电路135或模式寄存器165)，并且选择对应于VDD为1.1V的适当微调代码，使得在探针测试期间存储器装置的一或多个可微调电路可在已确定(预配置)的最佳时序和/或电压状况下操作。

类似地，在框230处，可在第二应用中部署存储器装置，其中多个存储器装置共同地操作为具有电力管理组件的存储器模块。存储器装置可被供应有大致1.0V的VDD(例如，通过电力管理组件)。如本文所描述，存储器装置可确定操作电压电平对应于1.0V(例如，通过电压检测电路135或模式寄存器165)，并且选择对应于VDD为1.0V的适当微调代码，使得在探针测试期间存储器装置的一或多个可微调电路可在已确定的最佳时序和/或电压状况下操作。

以此方式，尽管供应到存储器装置的操作电压有多个电平，动态微调选择方案还是有助于维持单个测试流程。此外，动态微调选择方案至少部分地由于存储在存储器装置的NVM阵列中的多个微调代码而实现统一的库存管理。尽管图2的前述实例实施例仅出于说明的目的描绘了两个不同应用(例如，单独组件级应用、存储器模块级应用)，但本公开不限于此。例如，在一些情况下，存储器装置可被运送给不同客户，以对于其自身的应用来说是优选的不同操作电压(例如，呈不同电压电平的VDD、VDD1、VDD2、 VDD2L中的一或多个)操作存储器装置。在此类情况下，存储器装置(例如，通过电压检测电路135或模式寄存器165)可确定存储器装置操作的实际操作电压电平(例如，对于其应用，不同客户优选的多个电压电平)，使得可基于实际操作电压选择适当的微调状况。

图3是示意性地示出根据本公开的实施例的存储器系统300的框图。存储器系统300 包含以可操作方式耦合到存储器模块320(例如，双线直插式存储器模块(DIMM))的主机装置310。存储器模块320可包含由总线340以可操作方式连接到多个存储器装置350 的控制器电路系统330。存储器装置350可以是参考图1所描述的存储器装置105的方面的实例或包含所述存储器装置105的方面。根据本公开的方面，存储器装置350包含 NVM阵列，所述NVM阵列被配置成存储多个微调代码，其中多个微调代码中的每个微调代码对应于存储器装置350的操作电压的多个电压电平范围中的一个电压电平范围。此外，存储器装置350包含外围电路系统(未示出，例如，动态微调选择器175)，所述外围电路系统被配置成确定操作电压(例如，VDD电平)的电压电平在多个范围的电压电平范围内，选择对应于电压电平范围的多个微调代码中的微调代码，并且将微调代码传输到耦合到外围电路系统的存储器装置的微调调整电路(未示出，例如，微调调整电路 155)。然后，微调调整电路可根据选定微调代码调整存储器装置的一或多个可微调电路 (例如，性能关键的VDD敏感电路)的一组时序和/或电压状况。以此方式，存储器装置 350可基于供应到存储器装置350的操作电压的当前电平而动态地选择最佳微调状况。

图4是示出根据本公开的实施例的操作半导体装置(例如，存储器装置105、存储器装置350)的方法的流程图400。流程图400可以是存储器装置105(或动态微调选择器 175与存储器装置105的其它组件相结合)可以如参考图1至3所描述的那样执行的方法的实例或包含所述方法的方面。

所述方法包含确定半导体装置的操作电压在电压电平范围内，其中电压电平范围是操作电压的多个电压电平范围中的一个电压电平范围(框410)。根据本公开的一个方面，框410的确定特征可由如参考图1所描述的动态微调选择器(例如，动态微调选择器175，在一些情况下与模式寄存器165相结合)来执行。

所述方法进一步包含从存储在半导体装置的非易失性存储器(NVM)阵列中的多个微调代码选择微调代码，其中多个微调代码中的每个微调代码对应于多个电压电平范围中的一个电压电平范围，并且选定微调代码对应于所述电压电平范围(框415)。根据本公开的一个方面，框415的选择特征可由如参考图1所描述的动态微调选择器175(在一些情况下与多路复用器145相结合)来执行。

所述方法进一步包含将微调代码传输到存储器装置的微调调整电路(框420)。根据本公开的一个方面，框420的传输特征可由如参考图1所描述的动态微调选择器175(在一些情况下与多路复用器145相结合)来执行。

在一些实施例中，多个电压电平范围对应于操作电压的整个电压电平范围。在一些实施例中，所述方法可进一步包含将从NVM阵列检索的多个微调代码存储在半导体装置的一或多个内部锁存器中，其中选择微调代码对应于选择存储在一或多个内部锁存器中的微调代码。在一些实施例中，确定半导体装置的操作电压在电压电平范围内包含检测半导体装置的焊盘处的电压电平，所述焊盘被配置成将操作电压供应到半导体装置。

在一些实施例中，确定半导体装置的操作电压在电压电平范围内包含从半导体装置的模式寄存器接收电压电平的指示，所述模式寄存器被配置成存储电压电平的指示。在一些实施例中，所述方法可进一步包含在微调调整电路处至少部分地基于接收微调代码而调整半导体装置的一或多个可微调电路的一组时序和/或电压状况。

图5是示出根据本公开的实施例的测试半导体装置(例如，存储器装置105、存储器装置350)的方法的流程图500。流程图500可以是参考图2所描述的测试流程的方面的实例或包含所述测试流程的方面。根据本公开的方面，测试器(例如，探针台、测试设备) 可实行如参考图2所描述的框510至545的特征。

所述方法包含为半导体装置的操作电压供应第一电压(框510)。所述方法进一步包含确定半导体装置的一或多个可微调电路在第一电压下操作的第一组时序和/或电压状况(框515)。所述方法进一步包含产生对应于第一组时序和/或电压状况的第一微调代码(框520)。所述方法进一步包含将第一微调代码存储在半导体装置的非易失性存储器(NVM)阵列中(框525)。所述方法进一步包含为操作电压供应第二电压(框530)。所述方法进一步包含确定一或多个可微调电路在第二电压下操作的第二组时序和/或电压状况 (框535)。所述方法进一步包含产生对应于第二组时序和/或电压状况的第二微调代码(框540)。所述方法进一步包含将第二微调代码存储在NVM阵列中(框545)。

在一些实施例中，所述方法可进一步包含：为操作电压供应第三电压；确定一或多个可微调电路在第三电压下操作的第三组时序和/或电压状况；产生对应于第三组时序和/或电压状况的第三微调代码；以及将第三微调代码存储在NVM阵列中。在一些实施例中，操作电压的多个电压电平范围对应于操作电压的整个电压电平范围；第一电压包含在多个电压电平范围中的第一电压电平范围中；以及第二电压包含在多个电压电平范围中的第二电压电平范围中。在一些实施例中，多个电压电平范围中的各个电压电平范围彼此不重叠。

应注意，上文描述的方法描述了可能的实施方案，并且操作和步骤可以重新布置或以其它方式加以修改，并且其它实施方案是可能的。此外，可以组合来自所述方法中的两个或更多个的实施例。

本领域的技术人员将了解，上文描述的图1至5中示出的组件、块和步骤可通过多种方式更改。例如，可重新排列逻辑的顺序、可并行执行子步骤、可省略所示逻辑、可包含其它逻辑，等等。在一些实施方案中，上文所描述的组件中的一或多个可执行下文所描述的过程中的一或多个。

可使用多种不同技术和技艺中的任一个来表示本文所公开的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在贯穿上文描述中可能参考的数据、指令、命令、信息、信号、位和符号。一些图式可将信号示出为单个信号；然而，本领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。其它实例和实施方案在本公开和所附权利要求书的范围内。实施功能的特征也可物理地位于各个位置处，包含分布以使得功能的各部分在不同物理位置处实施。

本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。

本文中呈现的算法和方法在本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是方便的。多种这些系统的结构如本文描述中所阐述的那样来呈现。另外，不参考任何特定编程语言来描述本公开。将了解，可使用多种编程语言来实施如本文所描述的本公开的教示。

本公开可提供为计算机程序产品或软件，其可包含在其上存储有可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。

在前述说明书中，本公开的实施例已经参考其具体实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛精神和范围的情况下对本公开进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。

本说明书中对“实施方案”或“实施例”的引用(例如，“一些实施方案/实施例”、“各种实施方案/实施例”、“一个实施方案/实施例”、“实施方案/实施例”等)意味着结合实施方案/实施例所描述的特定特征、结构或特性包含在本公开的至少一个实施方案/实施例中。这些短语在说明书中的各个位置的出现未必全部指代同一实施方案/实施例，也不是与其它实施方案/实施例相互排斥的单独或替代性实施方案/实施例。此外，描述了可以由一些实施方案/实施例但不由其它实施方案/实施例展现的各种特征。类似地，描述了各种要求，这些要求可以是对于一些实施方案/实施例的要求而非对于其它实施方案/实施例的要求。

如本文所使用，词语“或”是指一组项的任何可能的排列。例如，短语“A、B或C”是指A、B、C中的至少一个，或其任何组合，例如以下中的任一个：A；B；C；A 和B；A和C；B和C；A、B和C；或例如A和A；B、B和C；A、A、B、C和C的任何项的倍数等。