存储器设备以及操作存储器设备的方法

本申请要求于2021年1月25日在韩国知识产权局提交的韩国专利申请号10-2021-0010376的优先权，其全部公开内容通过引用并入本文。

技术领域

本公开涉及一种电子设备，并且更具体地涉及一种存储器设备以及操作存储器设备的方法。

背景技术

最近，计算机环境的范例已经转变为普适的计算，这使计算机系统能够随时随地使用。因此，诸如移动电话、数码相机和笔记本计算机等便携式电子设备的使用正在迅速增加。这种便携式电子设备一般采用使用存储器设备的存储器系统，即数据存储设备。数据存储设备用作便携式电子设备的主存储设备或辅助存储设备。

使用存储器设备的数据存储设备具有如下优点：由于没有机械驱动器，因而稳定性和耐久性极好，信息的存取速度非常快，而且功耗低。作为具有这些优点的存储器系统的示例，数据存储设备包括通用串行总线(USB)存储器设备、具有各种接口的存储器卡、固态驱动装置(SSD)等。

存储器设备主要被分为易失性存储器设备和非易失性存储器设备。

非易失性存储器设备的写入速度和读取速度相对较慢，然而，即使电源关断，非易失性存储器设备也保持存储数据。因此，非易失性存储器设备用于存储不管是否存在电源都要被保持的数据。非易失性存储器设备包括只读存储器(ROM)、掩模式ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。闪存存储器被分为NOR类型和NAND类型。

发明内容

根据本公开的实施例，存储器设备可以包括：存储器块，包括多个存储器单元；以及外围电路，被配置为对存储器块执行读取操作和虚设读取操作。在读取操作期间向存储器块施加的通过电压的放电斜率大于在虚设读取操作期间向存储器块施加的虚设通过电压的放电斜率。

根据本公开的实施例，存储器设备可以包括：存储器块，包括多个存储器单元；外围电路，被配置为对存储器块执行读取操作和虚设读取操作；以及控制逻辑电路，用于控制外围电路执行读取操作和虚设读取操作。控制逻辑电路控制外围电路以将在虚设读取操作期间向存储器块施加的虚设通过电压的放电斜率设置为小于在读取操作期间向存储器块施加的通过电压的放电斜率，并且基于所设置的斜率在虚设读取操作期间向存储器块施加虚设通过电压之后使虚设通过电压放电。

根据本公开的实施例，操作存储器设备的方法可以包括：对选择的存储器块执行读取操作，并且对选择的存储器块执行虚设读取操作。在向选择的存储器块施加虚设通过电压之后，虚设读取操作可以使虚设通过电压以第一斜率放电，并且第一斜率小于在读取操作期间向存储器块施加的通过电压的放电斜率。

附图说明

图1是图示了根据本公开的实施例的存储器系统的示图。

图2是图示了图1的存储器设备的示图。

图3是图示了图2的存储器块的示图。

图4是图示了以三维配置的存储器块的实施例的示图。

图5是图示了根据本公开的实施例的操作存储器设备的方法的流程图。

图6是图示了图5的读取操作的流程图。

图7是图示了图5的读取操作的信号的波形图。

图8是图示了图5的虚设读取操作的流程图。

图9是图示了图5的虚设读取操作的信号的波形图。

图10是图示了图5的虚设读取操作的另一实施例的流程图。

图11是图示了图5的虚设读取操作的另一实施例的信号的波形图。

图12是图示了存储器系统的另一实施例的示图。

图13是图示了存储器系统的另一实施例的示图。

图14是图示了存储器系统的另一实施例的示图。

图15是图示了存储器系统的另一实施例的示图。

具体实施方式

根据本说明书或本申请中所公开的概念的实施例的具体结构或功能描述被说明，仅用于描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式执行，并且不应被解释为受限于本说明书或本申请中所描述的实施例。

在下文中，本公开的实施例将参照附图进行描述，以进行足够详细的描述，从而允许本领域中的普通技术人员更容易实施本公开的技术思想。

本公开的实施例可以提供一种存储器设备以及操作存储器设备的方法，该存储器设备能够通过在读取操作之后执行虚设读取操作以减少存储器单元上的应力，来改进读取性能。

根据本技术，在执行读取操作之后，可以在存储器设备的空闲时段中执行虚设读取操作，以抑制负升压通道电势，从而减轻读取应力。因此，可以改进存储器设备的读取性能。

图1是图示了根据本公开的实施例的存储器系统的示图。

参照图1，存储器系统1000包括存储器设备1100和存储器控制器1200，数据被存储在存储器设备1100中；存储器控制器1200在主机2000的控制下控制存储器设备1100。

主机2000可以通过使用诸如诸如外围组件互连快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)的接口协议与存储器系统1000通信。另外，主机2000和存储器系统1000之间的接口协议并不限于上述示例，并且可以是诸如以下的其他协议之一：通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)和集成驱动电子元件(IDE)。

存储器控制器1200总体上可以控制存储器系统1000的操作，并且控制主机2000和存储器设备1100之间的数据交换。例如，存储器控制器1200可以根据主机2000的请求控制存储器设备1100，以编程或读取数据。存储器控制器1200发送在编程操作期间要被编程到存储器设备1100的命令CMD、地址ADD和数据DATA。另外，存储器控制器1200可以接收和临时存储在读取操作期间从存储器设备1100读取的数据DATA，并且向主机2000发送临时存储的数据DATA。

存储器设备1100可以在存储器控制器1200的控制下执行编程、读取或擦除操作。

根据实施例，存储器设备1100可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)或闪存存储器。

图2是图示了图1的存储器设备的示图。

参照图2，存储器设备1100可以包括数据被存储在其中的存储器单元阵列100。存储器设备1100可以包括外围电路200，外围电路200被配置为执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出所存储的数据的读取操作以及用于擦除所存储的数据的擦除操作。存储器设备1100可以包括控制逻辑300，控制逻辑300根据图1的存储器控制器1200的控制来控制外围电路200。控制逻辑300可以被实施为硬件、软件或硬件和软件的组合。例如，控制逻辑300可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。

根据本公开的实施例的存储器设备1100可以在执行读取操作之后在空闲时段中执行虚设读取操作。例如，空闲时段可以是其中存储器设备不执行任何操作的时段或在读取操作、写入操作或擦除操作之后的时段。虚设读取操作可以是用于减轻在其中执行读取操作的存储器单元的读取应力。虚设读取操作可以通过将通过电压施加到存储器单元并且在比读取操作的时间更长的时间期间执行通过电压的放电操作来执行，以抑制其中通道被负升压的现象。另外，在通过电压的放电操作期间，正电压可以被施加到位线或源极线。

存储器单元阵列100可以包括多个存储器块MB1至MBk 110(k为正整数)。局部线LL和位线BL1至BLm(m为正整数)可以连接到存储器块MB1至MBk 110中的每个存储器块。例如，局部线LL可以包括第一选择线、第二选择线以及在第一选择线和第二选择线之间布置的多个字线。另外，局部线LL可以包括在第一选择线与字线之间以及第二选择线与字线之间布置的虚设线。在这里，第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线LL可以包括字线、漏极选择线和源极选择线以及源极线SL。例如，局部线LL还可以包括虚设线。例如，局部线LL还可以包括管道线。局部线LL可以分别连接到存储器块MB1至MBk 110，并且位线BL1至BLm可以共同连接到存储器块MB1至MBk 110。存储器块MB1至MBk 110可以以二维或三维结构被实施。例如，存储器单元可以被布置在与二维结构的存储器块110中的衬底平行的方向上。例如，存储器单元可以被堆叠在与三维结构的存储器块110中的衬底垂直的方向上。

外围电路200可以被配置为在控制逻辑300的控制下执行选择的存储器块110的编程、读取和擦除操作。例如，外围电路200可以包括电压生成电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250、通过/失败确定器(通过/失败检查电路)260和源极线驱动器270。

电压生成电路210可以响应于操作信号OP_CMD生成用于编程、读取和擦除操作的各种操作电压Vop。另外，电压生成电路210可以响应于操作信号OP_CMD选择性地将局部线LL放电。例如，电压生成电路210可以在控制逻辑300的控制下生成编程电压、验证电压、读取电压、通过电压、多个设置电压等。

电压生成电路210可以响应于操作信号OP_CMD在虚设读取操作期间生成虚设读取电压和虚设通过电压，并且调整在虚设通过电压的放电操作期间放电的虚设通过电压的斜率。例如，在虚设读取操作期间，虚设通过电压的放电斜率可以小于在读取操作期间的通过电压的放电斜率。即，在虚设读取操作期间的虚设通过电压的放电时间可以比在读取操作期间的通过电压的放电时间长。电压生成电路210可以在虚设读取操作期间使虚设通过电压以相对平缓的斜率放电。

在读取操作期间生成的通过电压的电势和在虚设读取操作期间生成的虚设通过电压的电势可以相同。

行解码器220可以响应于行解码器控制信号AD_signals将操作电压Vop传送到连接到选择的存储器块110的局部线LL。例如，在编程操作期间，响应于行解码器控制信号AD_signals，行解码器220可以将由电压生成电路210所生成的编程电压施加到局部线LL中的选择的字线，并且将由电压生成电路210所生成的通过电压施加到未选择的字线。另外，在读取操作期间，响应于行解码器控制信号AD_signals，行解码器220可以顺序地将由电压生成电路210所生成的多个读取电压施加到局部线LL中的选择的字线，并且将由电压生成电路210所生成的通过电压施加到未选择的字线。另外，在虚设读取操作期间，响应于行解码器控制信号AD_signals，行解码器220可以将由电压生成电路210所生成的虚设通过电压和虚设读取电压施加到局部线LL中的字线。

页缓冲器组230可以包括与位线BL1至BLm连接的多个页缓冲器PB1至PBm 231。页缓冲器PB1至PBm 231可以响应于页缓冲器控制信号PBSIGNALS进行操作。例如，在编程操作期间，页缓冲器PB1至PBm 231临时存储要被编码的数据，并且基于临时存储的要被编码的数据调整位线BL1至BLm的电势电平。另外，在读取操作或编程验证操作期间，页缓冲器PB1至PBm 231可以感测位线BL1至BLm的电压或电流。另外，在虚设读取操作期间，页缓冲器PB1至PBm 231可以将正设置电压施加到位线BL1至BLm。

列解码器240可以响应于列地址CADD而在输入/输出电路250和页缓冲器组230之间传送数据。例如，列解码器240可以通过数据线DL来与页缓冲器231交换数据，或可以通过列线CL来与输入/输出电路250交换数据。

输入/输出电路250可以将从图1的存储器控制器1200接收到的命令CMD和地址ADD传送给控制逻辑300，或者可以与列解码器240交换数据DATA。

通过/失败确定器260可以在读取操作或验证操作期间响应于允许位VRY_BIT<#>生成参考电流，将从页缓冲器组230接收到的感测电压VPB与由参考电流所生成的参考电压进行比较，并且输出通过信号PASS或失败信号FAIL。感测电压VPB可以是基于在编程验证操作期间被确定为通过的存储器单元的数目而被控制的电压。

源极线驱动器270可以通过源极线SL连接到在存储器单元阵列100中包括的存储器单元，并且可以控制向源极线SL施加的电压。源极线驱动器270可以接收来自控制逻辑300的源极线控制信号CTRL_SL，并且可以基于源极线控制信号CTRL_SL控制向源极线SL施加的电压。源极线驱动器270可以在虚设读取操作期间将正设置电压施加到源极线SL。

控制逻辑300可以响应于命令CMD和地址ADD而输出操作信号OP_CMD、行解码器控制信号AD_signals、页缓冲器控制信号PBSIGNALS和允许位VRY_BIT<#>，以控制外围电路200。

控制逻辑300可以控制外围电路200，以在对选择的存储器块的读取操作被完成之后，在存储器设备1100的空闲时段中执行虚设读取操作。例如，当在对选择的存储器块的读取操作被完成之后存储器设备1100进入空闲时段时，控制逻辑300可以控制外围电路200以将通过电压施加到选择的存储器块，然后在设置的放电时间期间使虚设通过电压以设置的放电斜率放电。例如，设置的放电斜率可以小于在读取操作期间的通过电压的放电斜率，并且设置的放电时间可以比在读取操作期间的通过电压的放电时间长。因此，在虚设读取操作期间，选择的存储器块中的通道的负升压可以被抑制，从而读取应力可以被减轻。

图3是图示了图2的存储器块的示图。

参照图3，存储器块110可以连接到在第一选择线和第二选择线之间彼此平行地布置的多个字线。在这里，第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。例如，存储器块110可以包括连接在位线BL1至BLm和源极线SL之间的多个串ST。位线BL1至BLm可以分别连接到串ST，并且源极线SL可以共同连接到串ST。由于串ST可以被配置为彼此相同，作为示例，连接到第一位线BL1的串ST将被具体描述。

串ST可以包括在源极线SL和第一位线BL1之间串联连接的源极选择晶体管SST、多个存储器单元F1至F16和漏极晶体管DST。一个串ST可以包括源极选择晶体管SST和漏极选择晶体管DST中的一者或多者，并且可以包括比图中所示的数目多的存储器单元F1至F16。

源极选择晶体管SST的源极可以连接到源极线SL，并且漏极选择晶体管DST的漏极可以连接到第一位线BL1。存储器单元F1至F16可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。在不同串ST中包括的源极选择晶体管SST的栅极可以连接到源极选择线SSL，漏极选择晶体管DST的栅极可以连接到漏极选择线DSL，并且存储器单元F1至F16的栅极可以连接到多个字线WL1至WL16。在不同串ST中包括的存储器单元中的与相同字线连接的一组存储器单元可以被称为页PPG。因此，存储器块11可以包括字线WL1至WL16的数目的页PPG。

图4是图示了以三维配置的存储器块的实施例的示图。

参照图4，存储器单元阵列100可以包括多个存储器块MB1至MBk 110。存储器块110可以包括多个串ST11至ST1m和ST21至ST2m。作为实施例，多个串ST11至ST1m和ST21至ST2m中的每个串都可以以‘I’形状或‘U’形状形成。在第一存储器块MB1中，m个串可以被布置在行方向(X方向)上。在图4中，两个串被布置在列方向(Y方向)上，但是这是为了便于描述，并且三个或更多串可以被布置在列方向(Y方向)上。

多个串ST11至ST1m和ST21至ST2m中的每个串都可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn和至少一个漏极选择晶体管DST。

每个串的源极选择晶体管SST都可以连接在源极线SL和存储器单元MC1至MCn之间。在相同行中布置的串的源极选择晶体管可以连接到相同的源极选择线。在相同行中布置的串的源极选择晶体管可以连接到相同的源极选择线。在第一行中布置的串ST11至ST1m的源极选择晶体管可以连接到第一源极选择线SSL1。在第二行中布置的串ST21至ST2m的源极选择晶体管可以连接到第二源极选择线SSL2。作为另一实施例，串ST11至ST1m和ST21至ST2m的源极选择晶体管可以共同连接到一个源极选择线。

每个串中的第一至第n存储器单元MC1至MCn可以在源极选择晶体管SST与漏极选择晶体管DST之间彼此串联连接。第一至第n存储器单元MC1至MCn的栅极可以分别连接到第一至第n字线WL1至WLn。

作为实施例，第一至第n存储器单元MC1至MCn中的至少一个存储器单元可以被用作虚设存储器单元。当虚设存储器单元被提供时，相应串的电压或电流可以被稳定地控制。因此，可以改进在存储器块110中存储的数据的可靠性。

每个串的漏极选择晶体管DST可以被连接在位线与存储器单元MC1至MCn之间。在行方向上布置的串的漏极选择晶体管DST可以连接到在行方向上延伸的漏极选择线。第一行的串ST11至ST1m的漏极选择晶体管DST可以连接到第一漏极选择线DSL1。第二行的串ST21至ST2m的漏极选择晶体管DST可以连接到第二漏极选择线DSL2。

图5是图示了根据本公开的实施例的操作存储器设备的方法的流程图。

根据本公开的实施例的操作存储器设备的方法参照图2至图5描述如下。

在步骤S510中，执行对选择的存储器块(例如，MB1)的读取操作。例如，电压生成电路210生成并输出读取电压和通过电压，并且行解码器220将读取电压施加到选择的存储器块MB1的选择的字线(例如，WL1)，并且将通过电压施加到未选择的字线(例如，WL2至WLn)。

页缓冲器组230的页缓冲器PB1至PBm将位线BL1至BLm预充到设置电平，然后感测位线BL1至BLm的电压或电流以执行读取操作。

在读取操作被完成之后，电压生成电路210在通过电压放电时段中使施加到未选择的字线(例如，WL2至WLn)的通过电压放电到接地电压电平。例如，通过电压的放电斜率具有第一值，并且在第一放电时间期间，通过电压从通过电压电平放电到接地电压电平。

在步骤S520中，当在选择的存储器块MB1的读取操作被完成之后存储器设备1100进入空闲时段时，执行对选择的存储器块MB1的虚设读取操作。

例如，电压生成电路210生成并输出虚设读取电压和虚设通过电压，并且行解码器220将虚设读取电压施加到选择的存储器块MB1的选择的字线(例如，WL1)，并且将虚设通过电压施加到未选择的字线(例如，WL2至WLn)。在本公开的实施例中，虚设读取电压被生成并且被施加到选择的字线，但是可以只生成虚设通过电压并且将其施加到所有字线WL1至WLn，而不进行虚设读取电压生成操作。虚设通过电压可以是与在读取操作期间所生成的通过电压相同的电压。

此后，电压生成电路210在虚设通过电压放电时段中使施加到未选择的字线(例如，WL2至WLn)的虚设通过电压放电到接地电压电平。例如，虚设通过电压的放电斜率具有第二值，并且在第二放电时间期间，虚设通过电压从通过电压电平放电到接地电压电平。虚设通过电压的放电斜率小于在读取操作期间的通过电压的放电斜率，并且虚设通过电压的放电时间可以比在读取操作期间的通过电压的放电时间长。

在上述虚设通过电压的放电时段中，页缓冲器组230的页缓冲器PB1至PBm可以将正设置电压施加到位线BL1至BLm。另外，在虚设通过电压的放电时段中，源极线驱动器270可以将正设置电压施加到选择的存储器块MB1的源极线SL。

图6是图示了图5的读取操作的流程图。

图7是图示了图5的读取操作的信号的波形图。

步骤S510参照图2、图6和图7描述如下。

在步骤S511中，控制逻辑300在读取操作期间将通过电压的放电斜率设置为第一值(b/a)。例如，b是接地电压和通过电压之间的电势电平差，并且a是放电时间。

在步骤S512中，电压生成电路210生成并输出读取电压Vread和通过电压Vpass，并且行解码器220将读取电压Vread施加到选择的存储器块MB1的选择的字线Sel WL，并且将通过电压Vpass施加到未选择的字线Unsel WLs。

在步骤S513中，通过电压Vpass以所设置的斜率b/a被放电。例如，电压生成电路210在通过电压放电时段中使施加到未选择的字线Unsel WLs的通过电压Vpass放电到接地电压电平。通过电压的放电斜率具有第一值(b/a)，并且在第一放电时间a期间，通过电压从通过电压电平放电到接地电压电平。

此时，当通过电压Vpass逐渐放电时，在选择的存储器块MB1中包括的存储器单元可以从利用高阈值电压编程的存储器单元顺序地关断，并且关断的存储器单元和在选择的存储器块MB1中包括的多个串的通道可以通过快速放电的通过电压Vpass增压到低于接地电压电平的负状态。

图8是图示了图5的虚设读取操作的流程图。

图9是图示了图5的虚设读取操作的信号的波形图。

S520参照图2、图8和图9描述如下。

在步骤S521中，控制逻辑300在虚设读取操作期间将虚设通过电压Vpass的放电斜率设置为第二值b/c。例如，b是接地电压和虚设通过电压Vpass之间的电势电平差，并且c是放电时间。虚设通过电压Vpass的放电时间c可以比在读取操作期间的通过电压Vpass的放电时间a长。虚设通过电压Vpass和通过电压Vpass可以具有相同的电势电平。因此，在虚设读取操作期间的虚设通过电压Vpass的放电斜率b/c小于在读取操作期间的通过电压Vpass的放电斜率b/a。

在步骤S522中，电压生成电路210生成并输出虚设读取电压Vread和虚设通过电压Vpass，并且行解码器220将虚设读取电压Vread施加到选择的存储器块MB1的选择的字线Sel WL，并且将虚设通过电压Vpass施加到未选择的字线Unsel WLs。

在步骤S523中，虚设通过电压Vpass以所设置的斜率b/c被放电。例如，电压生成电路210在虚设通过电压放电时段中使施加到未选择的字线Unsel WLs的虚设通过电压Vpass放电到接地电压电平。虚设通过电压的放电斜率具有第二值(b/c)，并且在第二放电时间c期间，虚设通过电压从虚设通过电压电平放电到接地电压电平。

由于虚设通过电压Vpass以比读取操作的通过电压Vpass的斜率温和或低的斜率相对缓慢地被放电，可以防止或减轻在选择的存储器块MB1中包括的多个串的通道增压到负状态。

图10是图示了图5的虚设读取操作的另一实施例的流程图。

图11是图示了图5的虚设读取操作的另一实施例的信号的波形图。

步骤S520的另一实施例参照图2、图10和图11描述如下。

在步骤S524中，控制逻辑300在虚设读取操作期间将虚设通过电压Vpass的放电斜率设置为第二值b/c。例如，b是接地电压和虚设通过电压Vpass之间的电势电平差，并且c是放电时间。虚设通过电压Vpass的放电时间c可以比在读取操作期间的通过电压Vpass的放电时间a长。虚设通过电压Vpass和通过电压Vpass可以具有相同的电势电平。因此，在虚设读取操作期间的虚设通过电压Vpass的放电斜率b/c小于在读取操作期间的通过电压Vpass的放电斜率b/a。

在步骤S525中，电压生成电路210生成并输出虚设读取电压Vread和虚设通过电压Vpass，并且行解码器220将虚设读取电压Vread施加到选择的存储器块MB1的选择的字线Sel WL，并且将虚设通过电压Vpass施加到未选择的字线Unsel WLs。

在步骤S526中，虚设通过电压Vpass以所设置的斜率b/c被放电。例如，电压生成电路210在虚设通过电压放电时段中使施加到未选择的字线Unsel WLs的虚设通过电压Vpass放电到接地电压电平。虚设通过电压的放电斜率具有第二值(b/c)，并且在第二放电时间c期间，虚设通过电压从虚设通过电压电平放电到接地电压电平。

另外，在虚设通过电压Vpass的放电操作期间，页缓冲器组230的页缓冲器PB1至PBm可以将正设置电压Vposi施加到位线BL1至BLm，源极线驱动器270可以将正设置电压Vposi施加到选择的存储器块MB1的源极线SL。因此，可以防止或减轻在选择的存储器块MB1中包括的多个串的通道增压到负状态。在实施例中，如图11所示，在虚设通过电压Vpass的放电操作以及在虚设通过电压Vpass施加到未选择的字线Unsel WLs的持续时间的至少一部分期间，正设置电压Vposi可以施加到位线BL1至BLm。

图12是图示了存储器系统的另一实施例的示图。

参照图12，存储器系统30000可以被实施为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信设备。存储器系统30000可以包括存储器设备1100和能够控制存储器设备1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储器设备1100的数据访问操作，例如编程操作、擦除操作或读取操作。

在存储器设备1100中编程的数据可以在存储器控制器1200的控制下通过显示器3200输出。

无线电收发器3300可以通过天线ANT发送和接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收到的无线电信号转换为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且向存储器控制器1200或显示器3200发送经处理的信号。存储器控制器1200可以将由处理器3100处理的信号编程到存储器设备1100。另外，无线电收发器3300可以将从处理器3100输出的信号转换为无线电信号，并且通过天线ANT将经转换的无线电信号输出到外部设备。输入设备3400可以是能够输入用于控制处理器3100的操作的控制信号或要由处理器3100处理的数据的设备。输入设备3400可以被实施为指点设备(诸如触控板或计算机鼠标)、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入设备3400输出的数据通过显示器3200被输出。

根据实施例，能够控制存储器设备1100的操作的存储器控制器1200可以被实施为处理器3100的部分，并且还可以被实施为与处理器3100分离的芯片。另外，存储器控制器1200可以通过图1所示的存储器控制器1200的示例被实施，并且存储器设备1100可以通过图2所示的存储器设备1100的示例被实施。

图13是图示了存储器系统的另一实施例的示图。

参照图13，存储器系统40000可以被实施为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。

存储器系统40000可以包括存储器设备1100和能够控制存储器设备1100的数据处理操作的存储器控制器1200。

处理器4100可以根据通过输入设备4200输入的数据，通过显示器4300输出在存储器设备1100中存储的数据。例如，输入设备4200可以实施为指点设备(诸如触控板或计算机鼠标)、小键盘或键盘。

处理器4100可以控制存储器系统40000的整体操作，并且控制存储器控制器1200的操作。根据实施例，能够控制存储器设备1100的操作的存储器控制器1200可以被实施为处理器4100的部分，或者可以被实施为与处理器4100分离的芯片。另外，存储器控制器1200可以通过图1所示的存储器控制器1200的示例被实施，并且存储器设备1100可以通过图2所示的存储器设备1100的示例被实施。

图14是图示了存储器系统的另一实施例的示图。

参照图14，存储器系统50000可以被实施为图像处理设备，例如数码相机、设置有数码相机的便携式电话、设置有数码相机的智能电话或设置有数码相机的平板PC。

存储器系统50000包括存储器设备1100和存储器控制器1200，存储器控制器1200能够控制存储器设备1100的数据处理操作，例如编程操作、擦除操作或读取操作。

存储器系统50000的图像传感器5200可以将光学图像转换为数字信号。经转换的数字信号可以被发送给处理器5100或存储器控制器1200。在处理器5100的控制下，经转换的数字信号可以通过显示器5300输出，或者通过存储器控制器1200存储在存储器设备1100中。另外，在存储器设备1100中存储的数据可以在处理器5100或存储器控制器1200的控制下通过显示器5300输出。

根据实施例，能够控制存储器设备1100的操作的存储器控制器1200可以被实施为处理器5100的部分，或者可以被实施为与处理器5100分离的芯片。另外，存储器控制器1200可以通过图1所示的存储器控制器1200的示例被实施，并且存储器设备1100可以通过图2所示的存储器设备1100的示例被实施。

图15是图示了存储器系统的另一实施例的示图。

参照图15，存储器系统70000可以被实施为存储器卡或智能卡。存储器系统70000可以包括存储器设备1100、存储器控制器1200和卡接口7100。

存储器控制器1200可以控制存储器设备1100和卡接口7100之间的数据交换。根据实施例，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。另外，存储器控制器1200可以通过图1所示的存储器控制器1200的示例被实施，并且存储器设备1100可以通过图2所示的存储器设备1100的示例被实施。

卡接口7100可以根据主机60000的协议影响主机60000和存储器控制器1200之间的数据交换。根据实施例，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。在这里，卡接口可以指能够支持由主机60000使用的协议的硬件、在硬件中安装的软件或信号传输方法。

当存储器系统70000连接到主机60000(诸如PC、平板PC、数码相机、数字音频播放器、移动电话、游戏机视频游戏硬件或数字机顶盒)的主机接口6200时，接口6200可以在微处理器6100的控制下通过卡接口7100和存储器控制器1200来执行与存储器设备1100的数据通信。

在上述实施例中，所有步骤都可以选择性地执行或省略。另外，每个实施例中的步骤都不必按顺序发生，并且可以反转。同时，本说明书和图中所公开的本公开的实施例仅仅是用于描述本说明书的技术内容和便于理解本说明书的具体示例，并且不限制本说明书的范围。即，对于本公开所属的领域中的技术人员而言显而易见的是，基于本公开的技术精神的其他修改示例是可能的。