一种硅通孔测试方法、装置和计算机可读存储介质

技术领域

本公开涉及电路测试技术领域，尤其涉及一种硅通孔测试方法、装置和计算机可读存储介质。

背景技术

目前，对于存储器来说，三维立体设计比平面设计具有更优的性能。在三维集成结构，常通过硅通孔技术(Through Silicon Via，TSV)实现不同芯片的垂直互联。硅通孔技术是指：在硅基底中蚀刻出通孔，通孔中填充包括但不限于铜、钨等金属导体材料，进而形成存储芯片的垂直互联。对于采用三维集成结构的存储器来说，硅通孔是保证芯片正常工作的重要器件，对硅通孔进行测试是一项重要的工作。

发明内容

本公开提供了一种硅通孔测试方法、装置和计算机可读存储介质，能够测试硅通孔是否存在失效风险。

本公开的技术方案是这样实现的：

第一方面，本公开实施例提供了一种硅通孔测试方法，应用于芯片堆叠结构，所述芯片堆叠结构包括堆叠形成的多个芯片，且所述多个芯片之间通过硅通孔连接；所述方法包括：

基于第一预设阵列，向第一芯片写入第一测试数据；其中，所述第一芯片是指所述芯片堆叠结构中的任意一个芯片；

基于第二预设阵列，向第二芯片写入第二测试数据；其中，所述第二芯片和所述第一芯片相邻，所述第一预设阵列和所述第二预设阵列的结构不同；

对所述第一芯片和所述第二芯片进行数据读取处理，得到第一目标数据和第二目标数据；

对所述第一目标数据和所述第一测试数据进行对应比较，以及对所述第二目标数据和所述第二测试数据进行对应比较，根据比较结果判断所述芯片堆叠结构中的硅通孔是否存在失效风险。

在一些实施例中，在所述基于第一预设阵列，向第一芯片写入第一测试数据之前，所述方法还包括：对所述芯片堆叠结构进行初始化处理。

在一些实施例中，所述基于第一预设阵列，向第一芯片写入第一测试数据，包括：

基于所述第一预设阵列，按照预设写入规则向所述第一芯片中的一个数据块进行数据写入；在遍历所述第一芯片的所有数据块后，完成所述第一芯片的数据写入。

在一些实施例中，所述基于第二预设阵列，向第二芯片写入第二测试数据，包括：

基于所述第二预设阵列，按照预设写入规则向所述第二芯片中的一个数据块进行数据写入；在遍历所述第二芯片的所有数据块后，完成所述第二芯片的数据写入。

在一些实施例中，所述预设写入规则包括：开启所述数据块的一条字线并顺序写完所述字线对应的存储单元后，关闭所述字线并开启相邻下一条字线，再顺序写完所述字线对应的存储单元，直至遍历所述数据块中的所有字线，完成所述数据块的数据写入。

在一些实施例中，所述方法还包括：基于第三预设阵列，向所述第一芯片写入第三测试数据；其中，所述第三预设阵列和所述第一预设阵列不同；基于第四预设阵列，向所述第二芯片写入第四测试数据；其中，所述第四预设阵列和所述第二预设阵列的结构不同，且所述第四预设阵列与所述第三预设阵列不同；对所述第一芯片和所述第二芯片进行数据读取处理，得到第三目标数据和第四目标数据；对所述第三目标数据和所述第三测试数据进行对应比较，以及对所述第四目标数据和所述第四测试数据进行对应比较，根据比较结果判断所述芯片堆叠结构中的硅通孔是否存在失效风险。

在一些实施例中，所述方法还包括：从预设阵列结构中，选择所述第一预设阵列、所述第二预设阵列、所述第三预设阵列和所述第四预设阵列；其中，所述预设阵列结构至少包括以下几种结构类型：第一棋盘结构、第二棋盘结构、第一行联结构、第二行联结构、第三行联结构、第四行联结构；在所述第一棋盘结构或者所述第二棋盘结构中，任一位置的数据与相邻位置的数据均不相同，且所述第一棋盘结构的起始位置为第一数据，所述第二棋盘结构的起始位置为第二数据；在所述第一行联结构中，第(4n+1)行存储有第一数据，其他行存储有第二数据；在所述第二行联结构中，第(4n+2)行存储有第一数据，其他行存储有第二数据；在所述第三行联结构中，第(4n+3)行为第一数据，其他行存储有第二数据；在所述第四行联结构中，第(4n+4)行存储有第一数据，其他行存储有第二数据；n为自然数。

在一些实施例中，所述方法还包括：基于预设刷新周期，对所述第一芯片和所述第二芯片进行刷新处理，以保持所述第一芯片和所述第二芯片中的数据。

第二方面，本公开实施例提供了一种硅通孔测试装置，应用于芯片堆叠结构，所述芯片堆叠结构包括堆叠形成的多个芯片，且不同芯片之间通过硅通孔连接；所述硅通孔测试装置包括第一写入模块、第二写入模块、读取模块和比较模块；其中，

所述第一写入模块，配置为基于第一预设阵列，向第一芯片写入第一测试数据；其中，所述第一芯片是指所述芯片堆叠结构中的任意一个芯片；

所述第二写入模块，配置为基于第二预设阵列，向第二芯片写入第二测试数据；其中，所述第二芯片和所述第一芯片相邻，所述第一预设阵列和所述第二预设阵列的结构不同；

所述读取模块，配置为对所述第一芯片和所述第二芯片进行数据读取处理，得到第一目标数据和第二目标数据；

所述比较模块，配置为对所述第一目标数据和所述第一测试数据进行对应比较，以及对所述第二目标数据和所述第二测试数据进行对应比较，根据比较结果判断所述芯片堆叠结构中的硅通孔是否存在失效风险。

在一些实施例中，所述硅通孔测试装置还包括初始化模块；所述初始化模块，配置为对所述芯片堆叠结构进行初始化处理。

在一些实施例中，所述第一写入模块，具体配置为基于所述第一预设阵列，按照预设写入规则向所述第一芯片中的一个数据块进行数据写入；在遍历所述第一芯片的所有数据块后，完成所述第一芯片的数据写入。

在一些实施例中，所述第二写入模块，具体配置为基于所述第二预设阵列，按照预设写入规则向所述第二芯片中的一个数据块进行数据写入；在遍历所述第二芯片的所有数据块后，完成所述第二芯片的数据写入。

在一些实施例中，所述第一写入模块，还配置为基于第三预设阵列，向所述第一芯片写入第三测试数据；其中，所述第三预设阵列和所述第一预设阵列不同；所述第二写入模块，还配置为基于第四预设阵列，向所述第二芯片写入第四测试数据；其中，所述第四预设阵列和所述第二预设阵列的结构不同，且所述第四预设阵列与所述第三预设阵列不同；所述读取模块，还配置为对所述第一芯片和所述第二芯片进行数据读取处理，得到第三目标数据和第四目标数据；所述比较模块，还配置为对所述第三目标数据和所述第三测试数据进行对应比较，以及对所述第四目标数据和所述第四测试数据进行对应比较，根据比较结果判断所述芯片堆叠结构中的硅通孔是否存在失效风险。

第三方面，本公开实施例提供了一种硅通孔测试装置，包括存储器和处理器；其中，

所述存储器，配置为存储能够在所述处理器上运行的计算机程序；

所述处理器，配置为在运行所述计算机程序时，执行如第一方面所述的方法。

第四方面，本公开实施例提供了一种计算机可读存储介质，所述计算机可读存储介质储存有计算机程序，所述计算机程序被处理器执行时，实现如第一方面所述的方法。

本公开实施例提供了一种硅通孔测试方法、装置和计算机可读存储介质，应用于芯片堆叠结构，该芯片堆叠结构包括堆叠形成的多个芯片，且多个芯片之间通过硅通孔连接；该方法包括：基于第一预设阵列，向第一芯片写入第一测试数据；基于第二预设阵列，向第二芯片写入第二测试数据；第一预设阵列和第二预设阵列的结构不同；对第一芯片和第二芯片进行数据读取处理，得到第一目标数据和第二目标数据；比较第一目标数据和对应的第一测试数据，以及比较第二目标数据和对应的第二测试数据，根据比较结果判断芯片堆叠结构中的硅通孔是否存在失效风险。这样，本公开实施例提供了针对硅通孔的测试方法，能够确定存在失效风险的硅通孔，且不影响器件的性能。

附图说明

图1为一种芯片堆叠结构的结构示意图；

图2为一种硅通孔的放大结构示意图；

图3为一种硅通孔的制备工艺流程示意图；

图4为一种衬底噪声耦合的示意图；

图5为本公开实施例提供的一种硅通孔测试方法的结构示意图；

图6为本公开实施例提供的另一种硅通孔测试方法的结构示意图；

图7为本公开实施例提供的一种硅通孔测试方法的过程示意图；

图8为本公开实施例提供的一种硅通孔测试装置的结构示意图；

图9为本公开实施例提供的另一种硅通孔测试装置的结构示意图；

图10申请实施例提供的一种硅通孔测试装置的具体硬件结构示例；

图11公开实施例提供的一种测试平台的结构示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。

动态随机存储器(Dynamic Random Access Memory，DRAM)是一种广泛应用多计算机系统的半导体存储器。DRAM结构包括晶体管、字元线、位元线、电容、金属互连和外缘区域。

为了提高存储容量，DRAM可以采用堆叠结构。参见图1，其示出了一种芯片堆叠结构的结构示意图。如图1所示，两个芯片堆叠设置，不同芯片之间通过硅通孔实现垂直互联。参见图2，其示出了一种硅通孔的放大结构示意图。在图2中，AA是指有源区，STI是指浅槽隔离结构，Cell是指存储阵列，BL是指位线，BWL是指埋入式字线，M0、M1、M2、M3是指不同的金属互连层。如图1和图2所示，通过在芯片和芯片之间之间形成垂直导通的硅通孔，能够实现芯片之间的连通，使芯片在三维方向堆叠的密度最大，外形尺寸最小，从而改善芯片速度和功耗。

参见图3，其示出了一种硅通孔的制备工艺流程示意图。如图3中的(a)所示，提供基底，该基底上方存在氧化层(OX)，氧化层中形成有源器件(具体可以为场效应管)；如图3中的(b)所示，在氧化层上方形成硅通孔的掩膜结构，对掩膜结构进行光刻处理以形成硅通孔图案；如图3中的(c)所示，将硅通孔图案通过刻蚀的方式向下转移到基底中，形成孔洞，并去除掩膜结构；如图3中的(d)所示，在基底的孔洞中进行线性氧化处理(Liner OX)，得到线性氧化层；如图3中的(e)所示，在孔洞中继续沉积钽(Ta)/氮化钽(TaN)，形成阻挡层；如图3中的(f)所示，通过电化学沉积的方式在孔洞中填充铜(Cu)，形成导电介质；如图3中的(g)所示，通过抛光处理除去不需要的铜(Cu)，得到硅通孔结构。

在采用硅通孔技术的芯片堆叠结构中，硅通孔可能会与有源器件产生噪声耦合(Nosie Coupling)。参见图4，其示出了一种衬底噪声耦合的示意图。如图4所示，硅通孔与有源器件区(Active Device)中的N阱(N+)可能产生噪声耦合，进而干扰有源器件的性能和读写。除此之外，硅通孔也可能由于开路/短路而存在失效问题。因此，硅通孔的测试工作具有重要意义。

本公开实施例提供了一种硅通孔测试方法，应用于芯片堆叠结构，该芯片堆叠结构包括堆叠形成的多个芯片，且多个芯片之间通过硅通孔连接；该方法包括：基于第一预设阵列，向第一芯片写入第一测试数据；其中，第一芯片是指芯片堆叠结构中的任意一个芯片；基于第二预设阵列，向第二芯片写入第二测试数据；其中，第二芯片和第一芯片相邻，第一预设阵列和第二预设阵列的结构不同；对第一芯片和第二芯片进行数据读取处理，得到第一目标数据和第二目标数据；比较第一目标数据和对应的第一测试数据，以及比较第二目标数据和对应的第二测试数据，根据比较结果判断芯片堆叠结构中的硅通孔是否存在失效风险。这样，通过第一测试数据/第一目标数据、第二测试数据/第二目标数据的对应比较，可以抓取相应的数据错误，判断相应的硅通孔是否存在失效风险，而且不会影响器件的性能和稳定性。

下面将结合附图对本公开各实施例进行详细说明。

在本公开的一实施例中，参见图5，其示出了本公开实施例提供的一种硅通孔测试方法的结构示意图。如图5所示，该方法可以包括：

S101：基于第一预设阵列，向第一芯片写入第一测试数据；其中，第一芯片是指芯片堆叠结构中的任意一个芯片。

需要说明的是，本公开实施例提供的硅通孔测试方法应用于芯片堆叠结构，芯片堆叠结构包括堆叠形成的多个芯片，且多个芯片之间通过硅通孔连接，具体参见前述的图1或者图2。

S102：基于第二预设阵列，向第二芯片写入第二测试数据；其中，第二芯片和第一芯片相邻，第一预设阵列和第二预设阵列的结构不同。

也就是说，第一芯片和第二芯片是指芯片堆叠结构中的任意两个相邻芯片。

在一些实施例中，如图6所示，在基于第一预设阵列，向第一芯片写入第一测试数据之前，该方法还可以包括：

S201：对芯片堆叠结构进行初始化处理。

这样，在步骤S101之前，将第一芯片和第二芯片中的数据均初始化为统一数值，为硅通孔测试作为准备。

需要说明的是，第一预设阵列和第二预设阵列可以从以下几种预设阵列结构中进行选择：

(1)第一棋盘结构，也称为Checkerboard“1”。如表1所示，任一位置的数据与相邻位置的数据均不相同，且起始位置为第一数据“1”。在表1中，WL表示字线，BL表示位线。后续的表2～表6均可进行相应理解。

(2)第二棋盘结构，也称为Checkerboard“0”。如表2所示，任一位置的数据与相邻位置的数据均不相同，且起始位置为第二数据“0”。

表1

表2

(3)第一行联结构，也称为“1”Coupling1/4。如表3所示，第(4n+1)行存储有第一数据“1”，其他行存储有第二数据“0”，n为正整数。

(4)第二行联结构，也称为“1”Coupling1/4。如表4所示，第(4n+2)行存储有第一数据“1”，其他行存储有第二数据“0”，n为正整数。

(5)第三行联结构，也称为“1”Coupling1/4。如表5所示，第(4n+3)行存储有第一数据“1”，其他行存储有第二数据“0”，n为正整数。

(6)第四行联结构，也称为“1”Coupling1/4。如表6所示，第(4n+4)行存储有第一数据“1”，其他行存储有第二数据“0”，n为正整数。

表3

表4

表5

表6

除了以上几种结构外，预设阵列结构还可以为其他拓扑形式，例如，第一列联结构，第(4n+1)列存储有第一数据“1”，其他列存储有第二数据“0”；第二列联结构，第(4n+2)列存储有第一数据“1”，其他列存储有第二数据“0”；第三列联结构，第(4n+3)列存储有第一数据“1”，其他列存储有第二数据“0”；第四列联结构，第(4n+4)列存储有第一数据“1”，其他列存储有第二数据“0”。将行联结构或者列联结构中的第一数据“1”和第二数据“0”的位置进行交换，等等。

应理解，第一芯片和第二芯片均是由多个存储块(Bank)构成的，每个存储块中均包括大量的存储单元，且每一存储单元通过字线和位线进行定位。应理解，在每一个数据块中，字线和位线的数量均不止8个，前述的表1～表6均为一个循环单元。在向芯片写入数据时，按照相应的阵列结构进行扩展即可。

在一些实施例中，在对芯片进行数据写入时，可以是逐个数据块进行。具体来说，所述基于第一预设阵列，向第一芯片写入第一测试数据，可以包括：

基于第一预设阵列，按照预设写入规则向第一芯片中的一个数据块进行数据写入；在遍历第一芯片的所有数据块后，完成第一芯片的数据写入。

类似地，在一些实施例中，所述基于第二预设阵列，向第二芯片写入第二测试数据，可以包括：

基于第二预设阵列，按照预设写入规则向第二芯片中的一个数据块进行数据写入；在遍历第二芯片的所有数据块后，完成第二芯片的数据写入。

在一种具体的实施例中，预设写入规则可以是指Forward X-Fast写入方式：开启数据块的一条字线并顺序写完该字线对应的存储单元后，关闭字线并开启相邻下一条字线，再顺序写完该字线对应的存储单元，直至遍历数据块中的所有字线，完成数据块的数据写入。

这样，通过Forward X-Fast写入方式，可以提高数据写入的速度，提高测试效率。

S103：对第一芯片和第二芯片进行数据读取处理，得到第一目标数据和第二目标数据。

S104：对第一目标数据和第一测试数据进行对应比较，以及对第二目标数据和第二测试数据进行对应比较，根据比较结果判断芯片堆叠结构中的硅通孔是否存在失效风险。

需要说明的是，由于硅通孔用于实现不同芯片之间的互联，因此在硅通孔存在失效风险的情况下，不同芯片之间的数据可能会相互影响。因此，如果第一目标数据和对应的第一测试数据不完全相同，和/或，第二目标数据和对应的第二测试数据不完全相同，可以确定相应的硅通孔存在失效风险，具体硅通孔是否失效以及相应的失效原因需要进一步的排查确定。在这里，硅通孔失效的原因至少包括以下的其中一项：衬底耦合噪声、硅通孔开路、硅通孔短路。

应理解，在第一芯片和第二芯片中，每个存储单元用于存储一个数据。根据第一目标数据和第一测试数据的比较结果，可以准确定位存在错误的存储单元，从而进一步确定存在失效风险的硅通孔。如此，针对硅通孔技术上存在的问题，本公开实施例提供了一种有效的测试方法，能够不合格的产品提早筛掉，以免到达客户的手中，同时可以反馈给工艺部门进行改善，避免生产成本的浪费。

需要说明的是，步骤S101～S104可以视为一个完整的测试循环，为了尽可能提高故障的检出率，可以采用不同的预设阵列结构进行多次测试循环，以扩展测试场景。因此，如图6所示，该方法还可以包括：

S202：基于第三预设阵列，向第一芯片写入第三测试数据；其中，第三预设阵列和第一预设阵列不同。

S203：基于第四预设阵列，向第二芯片写入第四测试数据；其中，第四预设阵列和第二预设阵列的结构不同，且第四预设阵列和第三预设阵列不同。

S204：对第一芯片和第二芯片进行数据读取处理，得到第三目标数据和第四目标数据。

S205：对第三目标数据和第三测试数据进行对应比较，以及对第四目标数据和第四测试数据进行对应比较，根据比较结果判断芯片堆叠结构中的硅通孔是否存在失效风险。

在这里，第三预设阵列和第四预设阵列也是在前述的预设阵列结构中进行选择的。也就是说，在一些实施例中，该方法还包括：从预设阵列结构中，选择第一预设阵列、第二预设阵列、第三预设阵列和第四预设阵列；其中，预设阵列结构至少包括以下几种结构类型：第一棋盘结构(参见前述的表1)、第二棋盘结构(参见前述的表2)、第一行联结构(参见前述的表3)、第二行联结构(参见前述的表4)、第三行联结构(参见前述的表5)、第四行联结构(参见前述的表6)。

需要说明的是，第三预设阵列可以和第二预设阵列相同，第四预设阵列也可以与第一预设阵列相同。

需要说明的是，在步骤S205之后，还可以再次更换不同的预设阵列结构，重复进行前述的测试循环，以丰富测试场景。

这样，通过更换不同结构的测试数据，能够测试不同场景下第一芯片和第二芯片是否能够进行正常工作，提高失效硅通孔的检出可能性。

在一些实施例中，该方法还可以包括：基于预设刷新周期，对第一芯片和第二芯片进行刷新处理，以保持第一芯片和第二芯片中的数据。

在这里，刷新处理可以是以字线为单位进行的，又称为行刷新处理。

需要说明的是，对于动态随机存储器来说，需要对芯片堆叠结构进行定期刷新，以保持存储单元中的数据。

本公开实施例提供了一种硅通孔测试方法，具有以下优点：一方面，通过第一测试数据/第一目标数据、第二测试数据/第二目标数据的对应比较，可以抓取相应的数据错误，判断相应的硅通孔是否存在失效风险；另一方面，对于批量生产的芯片堆叠结构，可以准确排查出存在故障的产品，且准确定位故障点；又一方面，通过正常读写过程即可完成相关测试，不会影响器件的性能和稳定性。

在本公开的另一实施例中，以芯片堆叠结构包括两个芯片为例，提供硅通孔测试方法的具体步骤说明

参见图7，其示出了本公开实施例提供的一种硅通孔测试方法的过程示意图。在图7中，将芯片堆叠结构中的第一个芯片称为C0，将芯片堆叠结构中的第二个芯片称为C1。如图7所示，每个芯片中包括多个Bank，在选中一个Bank后，通过字线(沿行Row的方向)和位线(沿列Column的方向)选中目标存储单元进行读写。

硅通孔测试方法包括以下内容：

步骤一：对C0和C1进行初始化(图7未示出)，此时可以视为C0和C1中的所有存储单元均存储有数据“0”或者均存储有数据“1”。

步骤二：如图7中的(a)所示，沿Forward X-Fast方向(相当于前述的预设写入规则)向C0中的所有Bank写入第一测试数据TP a。在这里，第一测试数据TP a可以采用任意一种的预设阵列结构(请参见前述的表1～表6)，例如第一测试数据TP a可以为第一行联结构；Forward X-Fast是指：在打开一条字线后，依次打开位线写入数据，直至写完这个字线上所有的存储单元；关闭这条字线并打开下一条字线，重复前述动作，直至写完最后一条字线上的所有存储单元，即“Z”型方向。

步骤三：如图7中的(b)所示，沿Forward X-Fast方向(相当于前述的预设写入规则)向C1中的所有Bank写入第二测试数据TP b。在这里，第二测试数据TP b可以采用任意一种的预设阵列结构(请参见前述的表1～表6)，且第二测试数据TP b与第一测试数据TP a是不同的，例如第二测试数据TP b可以为第一棋盘结构。

步骤四：在数据写入完成后，对所有Bank进行自刷新的动作，以保持C0和C1中的数据。

步骤五：如图7中的(c)所示，对C0进行读取，得到第一目标数据，比较第一目标数据和第一测试数据，判断是否存在错误。

步骤六：如图7中的(d)所示，对C1进行读取，得到第二目标数据，比较第二目标数据和第二测试数据，判断是否存在错误。

这样，根据第一测试数据/第一目标数据、第二测试数据/第二目标数据中的比较结果，可以抓取发生错误的位置，预示相应的硅通孔存在失效风险。

进一步的，在完成步骤六之后，还可以更换不同结构的测试数据，重复进行步骤二～步骤六，以丰富测试场景。

在此过程中，如果写入数据和读出数据出现不同，则预示相应的硅通孔存在失效风险。

综上所述，本公开实施例提供而一种三维集成(3D IC)技术中使用硅通孔(TSV)垂直互联技术的测试方法，可以有效测试出TSV开路(OPEN)/短路(Short)问题，并解决TSV带来的衬底噪声耦合导致的对有源器件(如场效应管)的干扰。

在本公开的又一种实施例中，参见图8，其示出了本公开实施例提供的一种硅通孔测试装置30的结构示意图，如图8所示，该硅通孔测试装置30应用于芯片堆叠结构，芯片堆叠结构包括堆叠形成的多个芯片，且不同芯片之间通过硅通孔连接；硅通孔测试装置30包括第一写入模块301、第二写入模块302、读取模块303和比较模块304；其中，

第一写入模块301，配置为基于第一预设阵列，向第一芯片写入第一测试数据；其中，第一芯片是指芯片堆叠结构中的任意一个芯片；

第二写入模块302，配置为基于第二预设阵列，向第二芯片写入第二测试数据；其中，第二芯片和第一芯片相邻，第一预设阵列和第二预设阵列的结构不同；

读取模块303，配置为对第一芯片和第二芯片进行数据读取处理，得到第一目标数据和第二目标数据

比较模块304，配置为对第一目标数据和第一测试数据进行对应比较，以及对第二目标数据和第二测试数据进行对应比较，根据比较结果判断芯片堆叠结构中的硅通孔是否存在失效风险。

在一些实施例中，如图9所示，硅通孔测试装置30还包括初始化模块305；初始化模块305，配置为对芯片堆叠结构进行初始化处理。

在一些实施例中，第一写入模块301，具体配置为基于第一预设阵列，按照预设写入规则向第一芯片中的一个数据块进行数据写入；在遍历第一芯片的所有数据块后，完成第一芯片的数据写入。

在一些实施例中，第二写入模块302，具体配置为基于第二预设阵列，按照预设写入规则向第二芯片中的一个数据块进行数据写入；在遍历第二芯片的所有数据块后，完成第二芯片的数据写入。

在一些实施例中，该预设写入规则包括：开启数据块的一条字线并顺序写完字线对应的存储单元后，关闭字线并开启相邻下一条字线，再顺序写完字线对应的存储单元，直至遍历数据块中的所有字线，完成数据块的数据写入。

在一些实施例中，第一写入模块301，还配置为基于第三预设阵列，向第一芯片写入第三测试数据；其中，第三预设阵列和第一预设阵列不同；

第二写入模块302，还配置为基于第四预设阵列，向第二芯片写入第四测试数据；其中，第四预设阵列和第二预设阵列的结构不同，且第四预设阵列与第三预设阵列不同；

读取模块303，还配置为对第一芯片和第二芯片进行数据读取处理，得到第三目标数据和第四目标数据；

比较模块304，还配置为对第三目标数据和第三测试数据进行对应比较，以及对第四目标数据和第四测试数据进行对应比较，根据比较结果判断芯片堆叠结构中的硅通孔是否存在失效风险。

在一些实施例中，第一预设阵列、第二预设阵列、第三预设阵列和第四预设阵列均是从预设阵列结构中选择的。其中，预设阵列结构至少包括以下几种结构类型：第一棋盘结构、第二棋盘结构、第一行联结构、第二行联结构、第三行联结构、第四行联结构；在第一棋盘结构或者第二棋盘结构中，任一位置的数据与相邻位置的数据均不相同，且第一棋盘结构的起始位置为第一数据，第二棋盘结构的起始位置为第二数据；在第一行联结构中，第(4n+1)行存储有第一数据，其他行存储有第二数据；在第二行联结构中，第(4n+2)行存储有第一数据，其他行存储有第二数据；在第三行联结构中，第(4n+3)行为第一数据，其他行存储有第二数据；在第四行联结构中，第(4n+4)行存储有第一数据，其他行存储有第二数据；n为自然数。

在一些实施例中，如图9所示，硅通孔测试装置30还包括刷新模块306；刷新模块306，配置为基于预设刷新周期，对第一芯片和第二芯片进刷新处理，以保持第一芯片和第二芯片中的数据。

本公开实施例提供了一种硅通孔测试装置，具有以下优点：一方面，通过第一测试数据/第一目标数据、第二测试数据/第二目标数据的对应比较，可以抓取相应的数据错误，判断相应的硅通孔是否存在失效风险；另一方面，对于批量生产的芯片堆叠结构，可以准确排查出存在故障的产品，且准确定位故障点；又一方面，通过正常读写过程即可完成相关测试，不会影响器件的性能和稳定性。

可以理解地，在本实施例中，“单元”可以是部分电路、部分处理器、部分程序或软件等等，当然也可以是模块，还可以是非模块化的。而且在本实施例中的各组成部分可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

所述集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时，可以存储在一个计算机可读取存储介质中，基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或processor(处理器)执行本实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

因此，本实施例提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，所述计算机程序被至少一个处理器执行时实现前述实施例中任一项所述的方法的步骤。

基于上述的一种硅通孔测试装置30的组成以及计算机可读存储介质，参见图10，其示出了本公开实施例提供的一种硅通孔测试装置30的具体硬件结构示例，如图10所示，所述硅通孔测试装置40可以包括：通信接口401、存储器402和处理器403；各个组件通过总线设备404耦合在一起。可理解，总线设备404用于实现这些组件之间的连接通信。总线设备404除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图10中将各种总线都标为总线设备404。其中，

通信接口401，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

存储器402，用于存储能够在处理器403上运行的计算机程序；

处理器403，用于在运行所述计算机程序时，执行：

基于第一预设阵列，向第一芯片写入第一测试数据；其中，第一芯片是指芯片堆叠结构中的任意一个芯片；基于第二预设阵列，向第二芯片写入第二测试数据；其中，第二芯片和第一芯片相邻，第一预设阵列和第二预设阵列的结构不同；对第一芯片和第二芯片进行数据读取处理，得到第一目标数据和第二目标数据；对第一目标数据和第一测试数据进行对应比较，以及对第二目标数据和第二测试数据进行对应比较，根据比较结果判断芯片堆叠结构中的硅通孔是否存在失效风险。

可以理解，本公开实施例中的存储器402可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步链动态随机存取存储器(Synchronous link DRAM，SLDRAM)和直接内存总线随机存取存储器(Direct Rambus RAM，DRRAM)。本公开描述的设备和方法的存储器402旨在包括但不限于这些和任意其它适合类型的存储器。

而处理器403可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器403中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器403可以是通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(APPlication Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本公开实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本公开实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器402，处理器403读取存储器402中的信息，结合其硬件完成上述方法的步骤。

可以理解的是，本公开描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(APPlication Specific Integrated Circuits，ASIC)、数字信号处理器(Digital SignalProcessing，DSP)、数字信号处理设备(DSP Device，DSPD)、可编程逻辑设备(ProgrammableLogic Device，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本公开所述功能的其它电子单元或其组合中。

对于软件实现，可通过执行本公开所述功能的模块(例如过程、函数等)来实现本公开所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。

可选地，作为另一个实施例，处理器403还配置为在运行所述计算机程序时，执行前述实施例中任一项所述的方法的步骤。

基于上述硅通孔测试装置30的组成以及硬件结构示意图，参见图11，其示出了本公开实施例提供的一种测试平台50的组成结构示意图。如图11所示，该测试平台50至少包括前述实施例中任一项所述的硅通孔测试装置30。

对于测试平台50来说，通过硅通孔测试装置30能够对芯片堆叠结构中的硅通孔进行测试，具有以下优点：一方面，通过第一测试数据/第一目标数据、第二测试数据/第二目标数据的对应比较，可以抓取相应的数据错误，判断相应的硅通孔是否存在失效风险；另一方面，对于批量生产的芯片堆叠结构，可以准确排查出存在故障的产品，且准确定位故障点；又一方面，通过正常读写过程即可完成相关测试，不会影响器件的性能和稳定性。

以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。