导航：首页> 信息存储>磁阻非对称性补偿

磁阻非对称性补偿

文献发布时间：2023-06-19 16:11:11

发明内容

在某些实施方案中，一种设备可包括连续时间前端(CTFE)，其被配置成接收模拟信号，并且对模拟信号执行第一磁阻非对称性(MRA)补偿以基于模数转换器(ADC)的输入范围来调整模拟信号的幅度。所述设备还可包括：ADC，其被配置成将模拟信号转换为数字样本序列；以及数字MRA补偿电路，其被配置成执行第二MRA补偿以校正数字样本序列中的残余MRA。

在某些实施方案中，方法可包括在连续时间前端(CTFE)电路处接收模拟信号，以及经由CTFE电路对模拟信号执行第一磁阻非对称性(MRA)补偿以基于模数转换器(ADC)的输入范围来调整模拟信号的幅度。所述方法还可包括经由ADC将模拟信号转换为数字样本序列，以及经由数字MRA补偿电路执行第二MRA补偿以校正数字样本序列中的残余MRA。

在某些实施方案中，存储器装置可以存储指令，所述指令在被执行时使得处理器执行方法，所述方法包括在连续时间前端(CTFE)电路处接收模拟信号，以及经由CTFE电路对模拟信号执行第一磁阻非对称性(MRA)补偿以基于模数转换器(ADC)的输入范围来调整模拟信号的幅度。所述方法还可包括经由ADC将模拟信号转换为数字样本序列，以及经由数字MRA补偿电路执行第二MRA补偿以校正数字样本序列中的残余MRA。

附图说明

图1是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统的示意图；

图2是根据本公开的某些实施方案的磁阻非对称性补偿的波形图；

图3是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统的示意图；

图4是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统的示意图；

图5是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统的示意图；

图6是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统的示意图；

图7是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统的示意图；

图8示出根据本公开的某些实施方案的用于磁阻非对称性补偿的示例方法的流程图；

图9示出根据本公开的某些实施方案的用于磁阻非对称性补偿的示例方法的流程图；以及

图10示出根据本公开的某些实施方案的用于磁阻非对称性补偿的示例方法的流程图。

具体实施方式

在以下对某些实施方案的详细描述中参考了附图，这些附图构成描述的一部分并且其中通过图解示出示例实施方案。还应当理解，在不脱离本公开的范围的情况下，本文的实施方案和实施例的特征可以组合、交换或移除，可以利用或创建其它实施方案，并且可以进行架构改变。

根据各种实施方案，本文描述的方法和功能可实现为在计算机处理器或控制器上运行的一个或多个软件程序。包括但不限于专用集成电路、可编程逻辑阵列和其它硬件装置的专用硬件实现方式同样可以被配置成实现本文描述的方法和功能。方法和功能可以由模块或节点执行，所述模块或节点可包括被配置成执行特定任务或作业的计算装置的一个或多个物理组件(例如，逻辑、电路、处理器等)，或者可包括在被执行时可以使处理器执行特定任务或作业的指令，或者其任意组合。此外，本文描述的方法可以被实现为包括指令的计算机可读存储介质或存储器装置，所述指令在被执行时使得处理器执行所述方法。

图1是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统100的示意图。系统100可包括被配置成将模拟信号转换为数字位序列的数据处理信道，诸如数据存储装置中的读/写(R/W)信道。示例系统100可包括磁存储介质102、读取元件104、连续时间前端(CTFE，有时称为模拟前端，AFE)106、模数转换器(A/D或ADC)108、增益/磁阻非对称性(MRA)/偏移估计模块112、以及数字后端(DBE)110。CTFE 106可包括处理和调节模拟信号的组件，例如可变增益放大器(VGA)和MRA补偿电路(MRACC)114。DBE 110可包括被配置成根据数字样本序列确定用户位序列的组件，例如维特比(Viterbi)检测器和解码器。

在磁记录领域中，例如对于硬盘驱动器(HDD)，通过使读取元件104(有时称为读头、换能器或简单地称为“磁头”)经过包含要检索的数据的磁化表面102的部分，可以从数据在磁存储介质102上的存储位置来读取数据。呈现被称为磁阻(MR)的量子力学特性的读取元件104具有由外部施加的磁场控制的电阻。结果，通过读取元件104的电流可以被附近介质102的磁极化调制，从而产生具有指示写入数据模式的签名的电信号。该波形可以被传递到硬盘驱动器控制器或读/写信道，用于解调和恢复所存储的数据序列。

系统100可用于处理这种波形。这里，从读头104获得的波形(x(t))可首先被施加到CTFE 106以处理模拟信号并对模拟信号进行调节以供A/D108采样。所得到的数字化样本序列{x

图2是根据本公开的某些实施方案的磁阻非对称性补偿的波形的图200。图200的波形可以对应于来自图1的系统100的读取元件104的波形。一些MR读取元件104所呈现的一种可能阻碍数据的成功恢复的不利特性是被称为磁阻非对称性(MRA)的现象。对于这样的读取元件104，电阻响应相对于所施加的磁场的极性是非对称的。在存在MRA(由虚线波形202表示)而不存在MRA(由实线波形204表示)的情况下，所得到的读回波形可以如图2所示出现。如图所示，MRA 202的波形看起来类似于信号中的DC(直流)偏移；然而，其幅度可以随着信号的幅度而变化。对于接近零的MRA波形202的部分，两个信号看起来相似；然而，对于MRA信号202的显著远离零的部分，波形的差异变得越来越大。通常情况是，读回信号中存在的MRA的幅度是其瞬时幅度的指数函数。

在与呈现MRA的读取元件104一起工作时可能遇到的困难可能是如何有效利用A/D108的输入动态范围。这里，A/D 108可以通过对所施加的电压波形进行采样、将指定范围的输入电压转换为数字化(整数)值来操作。关于图2中描绘的无MRA(实线)波形204，将[-1,+1]伏的电压范围用于A/D108输入范围是适当的，因为非MRA波形204使用近似整个范围，而不显著超过该范围。例如，如果采用6位A/D 108，则该电压范围将被统一量化为集合{-32,-31,…,+31}。然而，如果相同的输入范围被用于存在MRA(虚线)的波形202，则电压大于+1伏的所有样本将饱和到最大数字值(在该示例中为+31)，从而导致波形202的细节的显著丢失。此外，由于在存在MRA的波形202中没有观测到小于大约-0.6伏的电压，所以A/D 108输入电压范围的约20％未被使用，该结果被称为量化。对于6位的示例，这意味着数字化值{-32,-31,…,-20}将永远不会出现，这有效地从A/D 108范围中去除了～0.3位(仅使用64个电平中的52个)。可以使用较大的A/D108输入动态范围，例如[-1.3,+1.3]伏，以适应在信号中可能存在MRA。这种方法可以消除上述饱和问题；然而，A/D 108量化变差了～30％(每个A/D位可以对应于40.6mV而不是31.25mV)，并且随后将使电平{-32,-31,…,-16}不被使用。实际上，MRA的幅度和极性可以在读取元件之间变化(示例HDD可以具有40个或更多读取元件)，可以随时间变化，并且可以超过信号202幅度的40％。因此，设计一种系统以适应所有可能性是极其困难的。

为了减轻MRA对A/D 108转换的影响，一种方法是在CTFE 106中实现MRA消除或补偿电路(MRACC)114，其试图在A/D 108采样之前消除MRA。利用这种方法，可以估计信号中存在的MRA，并且可以将适当的控制信号施加回CTFE 106，使得可以补偿MRA。理论上，在施加到A/D108之前，可以校正表现为虚线波形202的信号，使其表现为实线信号204。尽管所述方法在减轻MRA对A/D 108转换的影响方面是有效的，但是所述方法可能存在几个显著的缺点：

困难1：模拟MRA补偿电路114的实现可能是复杂的，消耗大量功率，并且将失真引入信号路径。功率方面可能特别麻烦，因为当利用较新的制造工艺技术时，模拟电路所消耗的功率可能不会像其数字对应物那样按比例缩放。

困难2：示例硬盘控制器补偿电路114可以在信号幅度的-40％到+40％的范围内补偿MRA。由于支持大量离散补偿值的模拟MRA补偿电路114的设计可能极其困难，因此可能需要使用有限数量的补偿电平来跨越该(相当大的)范围。例如，如果4位(16电平)补偿电路114被实现为跨越该范围，则单个位的改变将对应于相关联的MRA补偿中的5.0％的改变。这可能带来实际的挑战，因为通常希望允许MRA补偿值进行适配，使得可以在读取操作期间跟踪MRA的变化。在任何数字适配过程中，都不可能避免适配补偿值在几个电平之间来回切换，这会给读回信号增加显著的噪声。结果，由于MRA补偿在信号质量上的固有劣化，调整MRA补偿通常是不可行的。

困难3：对于在DBE 110中实现的一些系统，可能要求所施加的信号必须不施加MRA补偿。(参见例如美国专利7,885,025B2，其讨论了使用读回信号中的非线性来分辨读出器与写入轨道中心的偏离。如果MRA从信号中取消，则该过程可能不起作用。)在最早可用的数字化值已施加MRA补偿的系统中(例如，在A/D 108中的数字化之前在CTFE 106中)，这种标准可能不能满足。

因此，这里提出了改进的架构，其可以用于消除与呈现MRA的磁读取元件相关联的这些困难中的一些或全部，并且允许适配性MRA补偿而不会使所得到的信号质量有任何劣化。

在第一示例中，详细描述了一种混合模拟/数字架构，其中模拟MRA补偿可以被设置为固定值，目的是在A/D 108采样之前去除信号中存在的大部分MRA。尽管补偿固定值可以允许有效使用A/D 108输入动态范围，但是静态补偿可以导致残余MRA存在于数字化样本中。为了解决这个问题，可以添加能够估计和补偿MRA和DC偏移的数字子系统。可以以足够高的精度来实现该功能的数字实现，使得可以允许在不损害信号质量的情况下进行适配。所提出的混合架构可以用于有效地避免困难2)，但是由于模拟MRA补偿电路的存在以及非MRA补偿的样本不可用的事实，可能不能完全解决困难1)或3)。

为了减轻剩余的困难，本文还提出了若干全数字架构。在缺少模拟MRA补偿电路114的情况下，可以修改模拟偏移补偿以包含信号的正极值和负极值，而不是其将信号均值驱动到零的传统功能。该方法可以允许有效利用A/D 108输入范围，但以生成具有非零均值和非零MRA的数字化样本为代价。与先前示例中所提出的类似的高精度数字补偿方法也可用于生成到DBE 110的零均值、无MRA输入。与混合模拟/数字架构的情况一样，可以允许数字MRA补偿在不损害信号质量的情况下进行适配以消除困难2)。由于全数字架构可以在A/D108采样之前不对信号施加MRA补偿，因此它们还可以消除困难1)和3)。

如上面困难2中所概述的，通常情况是需要宽范围的MRA补偿，但是由于模拟电路设计的复杂性，仅少量的补偿电平是可以实现的。结果，指定MRA补偿电平中的单个位改变可以引起所施加的补偿中的显著改变。由于调整MRA补偿可能导致几个补偿电平之间的抖动，这可能使信号质量显著地降低到足以超过由调整提供的任何益处。图3描绘了解决此困难的架构。

图3是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统300的示意图。特别地，图3描述了用于MRA补偿的混合模拟/数字架构的示例，以及对应的信号处理方法。

在所提出的方法中，(模拟)CTFE 306架构、(数字)增益、MRA、以及偏移估计和规范312架构、以及CTFE(在系统300的左手侧示出)的对应补偿值{c}可保持相对于图1的架构不变，DBE 310的操作也是如此。在这些系统之间添加了数字补偿子系统或电路315(用虚线框表示)，其能够补偿数字化样本序列{x

在系统300的所提出的架构中，为了补充在模拟域中执行的MRACC314处理，在数字域中添加第二层MRA和偏移补偿允许数字化样本序列{x

图4是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统400的示意图。特别地，图4示出了示例性数字MRA和DC偏移补偿模块416，其可以结合到混合模拟和数字MRA补偿架构中，并且可以对应于图3的数字MRA/偏移补偿块316。

在示例MRA/偏移补偿模块416中，所施加的MRA和DC偏移补偿控制信号{c

回到图3，为了选择由MRACC 314施加的(固定)模拟MRA补偿值，可基于施加到数字MRA补偿电路315的信号中的MRA的观测量值来选择模拟补偿值。重申，数字MRA补偿的电平(例如，图4中的μ)仅取决于所施加的样本{x

尽管数字MRA补偿的幅度可以提供用于确定模拟MRA补偿的电平有多合适的方便度量，但是这里提供的示例不限于基于数字MRA补偿值设置模拟MRA补偿的实施方案。另一种设置模拟MRA补偿的可能方法是利用一个或多个计数器，其对处于正饱和和负饱和或高于阈值的采样的数量进行计数。例如，如果样本是6位(例如，在范围[-32,31])中，则计数器可以被配置成对高于+30和低于-30的样本进行计数。对这些计数器中的一个开始起支配作用(例如，当计数器之间的差超过阈值时)的观测也可以用于触发模拟MRA补偿电平的重新校正。

关于上面概述的三个主要困难，图3的混合模拟/数字补偿示例可以主要解决困难2)。模拟MRA补偿电路314的存在和非MRA补偿的采样不可用的事实分别说明在图3的所提出的架构中仍然可能出现困难1)和3)。然而，该架构确实解决了MRA补偿中的一些困难，并且与随后的实施方案相比，可能需要对现有架构进行更少的改变。

MRA补偿完全在数字域中处理的架构可以解决更多的所列出的困难。由于在CTFE306中仅存在模拟MRA补偿电路314可能是困难1)的原因，因此避免这种情况的方法可以是从CTFE 306中移除MRACC 314。图2的图可帮助示出移除MRACC 314的实质。

如前所述，图2示出了在MRA 202存在和MRA 204不存在的情况下的读回信号。MRA对信号202的影响可能容易被误认为是DC偏移，因此有理由预期由偏移估计模块312确定的模拟DC偏移补偿的幅度可能受到在通过A/D 308之后留在数字化样本{x

由于“传统偏移补偿”可能不能使含有MRA 202的信号居中，因此本文中提出对模拟偏移补偿的修改，其并非试图使信号202为零均值，而是用以约束信号202的极值。在式(1)中给出了一个示例，

其中，仅当A/D 308样本(x

图5是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统500的示意图。特别地，图5描述了示例全数字MRA补偿架构。

所提出的系统500的全数字架构可以减轻前面概述的MRA补偿的三个困难。如所讨论的，模拟MRA补偿电路314已经从CTFE 506移除，其在此表示为CTFE'506。这里，从增益和偏移估计模块512施加到CTFE'506的修改的控制信号{c′}可不包括MRA补偿值，并且可实现限制信号{x

通过从系统500中去除模拟MRA补偿，解决了困难1)。由于数字MRA补偿相对于模拟补偿的改善的粒度，解决了困难2)。图5中所示的全数字架构的另一个明显优点可以是，由于在CTFE'506中不执行MRA补偿，A/D 508输出序列{x

图6是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统600的示意图。组件CTFE’606、A/D 608、增益/偏移估计器612、DBE 610及DBE块非MRAC 620可对应于图5的相同组件，并且出于简洁起见将不再描述。

特别地，图6示出了一种示例性全数字MRA补偿架构，其中图5的数字MRA/偏移补偿模块516已经被分成数字子系统或电路615内的数字偏移补偿模块622和数字MRA补偿模块624的级联。MRA/偏移估计模块618可将偏移控制信号{O}输出到数字偏移补偿模块622，并且将MRA控制信号{μ}输出到数字MRA补偿模块624，而非图5的输出包含偏移及MRA控制组件两者的控制信号{c

图7是根据本公开的某些实施方案的被配置用于磁阻非对称性补偿的系统的图，该系统总体上用700表示。具体地，图7提供了示例数据存储装置(DSD)700的功能框图，其可以结合用于MRA补偿的架构，诸如图1的系统100、图3的系统300、图5的系统500或图6的系统600。

是图1的DSD 100的示例。根据一些实施方案，DSD 700也可以被称为硬盘驱动器(HDD)700，或混合硬盘驱动器(HHD)。DSD 700可经由基于硬件或固件的接口电路704与主机装置702通信。接口704可包括允许主机702与DSD 700之间的有线或无线通信的任何接口，例如USB(通用串行总线)、IEEE(电气与电子工程师协会标准)1394、压缩闪存、SATA(串行AT附件)、eSATA(外部SATA)、PATA(并行AT附件)、SCSI(小型计算机系统接口)、SAS(串行连接SCSI)、PCIe(外围组件互连高速)、光纤信道、以太网或雷电接口(Thunderbolt)等等。接口704可包括允许DSD 700从主机702物理地移除的连接器。DSD 700可具有容纳DSD 700的组件的外壳740。

缓冲器712可以在读写操作期间临时存储数据，并且可包括命令队列(CQ)713，其中可以临时存储多个操作以待执行。经由接口704到达的命令可以自动地接收在CQ 713中，或者可以由控制器706、接口704或另一组件存储在那里。

DSD 700可包括可编程控制器706，其可包括相关联的存储器708和处理器710。控制器可执行固件(FW)(例如，存储到诸如附加存储器703的存储器的指令)以控制DSD 700的操作。控制器706可以控制对一个或多个存储器的数据访问操作，例如读和写，所述存储器例如为盘存储器709、附加存储器703或其任意组合。例如，附加存储器703可包括诸如动态随机存取存储器(DRAM)或静态RAM(SRAM)的易失性存储器、诸如NAND闪存的非易失性固态存储器、只读存储器(ROM)或其它存储器类型。附加存储器703可以用作用于存储临时数据的工作存储器、用于存储最近或频繁读取或写入的数据或可能很快读取的数据的高速缓存、或用于其它临时数据存储的高速缓存。附加存储器703还可以用作主要的长期存储器，以代替或补充盘709。包含多种类型的非易失性存储介质(例如盘和闪存)的DSD700可以被称为混合存储装置或HHD。存储器708可以类似地包括DRAM、SRAM或类似的易失性存储器，并且可以在装置操作期间存储FW指令、高速缓存的数据或其它信息。

DSD 700可包括读写(R/W)信道717，其可在写操作期间编码数据，并在读操作期间重构从诸如盘709等存储器中检索到的用户数据。前置放大器电路(前置放大器)718可以将写电流施加到磁头719，并提供读回信号的前置放大。磁头719可包括读取磁头元件和写入磁头元件。伺服控制电路720可以使用伺服数据来向有时被称为音圈电机(VCM)的主致动器724提供适当的电流，以通过移动其上安装磁头719的可调节臂而将磁头719定位在磁盘709的期望区域上。控制器706可以与伺服控制电路720的处理器722通信，以在执行命令队列713中的各种未决命令期间将磁头719移动到磁盘709上的期望位置。

DSD 700可包括磁阻非对称性补偿模块(MRACM)730。MRACM 730可以是处理器、控制器或其它电路；它可以是一组软件指令，当由处理装置执行时，执行ACM 730的功能；或者它可以是硬件和指令元件的组合。在一些实施方案中，MRACM 730可以是R/W信道717的一部分或由其执行、是控制器706的一部分、是伺服控制器720的一部分、被并入DSD 700的其它元件、是DSD 700内的独立组件、或其任何组合。MRACM 730可控制DSD 700的与磁阻非对称性的调整相关的操作，例如图1、图3、图5或图6中描述的架构。下面的流程图描述了利用这里提出的各种架构实现磁阻非对称性补偿的示例性实施方案。

图8示出根据本公开的某些实施方案的用于磁阻非对称性补偿的示例方法800的流程图。方法800可由数据存储装置执行，例如使用图3的系统300。方法800可包括使用混合模拟和数字补偿方案来补偿磁阻非对称性的示例过程。

方法800可包括在802处接收读回信号。例如，读回信号可以是由HDD的读头元件接收的模拟信号，或者是在连续时间前端(CTFE)元件306或数据处理信道处接收的模拟信号。在804，方法800可包括对模拟读回信号执行处理，例如以调整增益、DC偏移和MRA影响，从而充分利用模数转换器(ADC或A/D)的动态输入范围。804的处理可以由CTFE 306的组件执行，诸如可变增益放大器或磁阻非对称性补偿电路(MRACC)314。在一些示例中，处理可包括施加所选择的固定或标称MRA补偿值，而不是使MRA补偿值在模拟域中适配。这可能导致模拟信号在处理之后仍然具有残余MRA影响。

方法800可包括在806处例如使用ADC 308将经处理的模拟读回信号转换为数字样本序列。然后，可以将输出数字样本序列提供给系统300的多个组件。例如，数字样本序列可以被发送到MRA/偏移估计模块312，其中方法800可包括在808确定要在模拟域中施加的偏移补偿值。虽然MRA补偿值在正常用户数据读取操作期间可以是固定的，但是在一些实施方案中，MRA补偿值也可以例如在正常数据读取之间的测试读取期间的MRA补偿值的调整期间被确定和返回。在804，确定的模拟补偿值可被提供回CTFE 306，其可执行进一步处理。

来自ADC的数字样本序列也可以被提供给数字补偿子系统或电路315。例如，方法800可包括子系统315的数字MRA/偏移补偿电路316，其在810对数字样本序列执行处理以数字地补偿MRA和DC偏移。数字补偿电路316的输出又可以被提供给多个组件。例如，可以将处理后的数字样本序列提供给子系统315的MRA/偏移估计电路318。方法800可包括估计电路318在812基于数字样本序列确定数字MRA和偏移补偿值，并在810将这些数字补偿值提供回补偿电路316以用于进一步处理。

来自补偿电路316的处理后的数字样本序列也可被提供给数字后端(DBE)310。方法800可包括在814处基于MRA和偏移补偿的数字样本序列来确定位序列。使用混合模拟和数字补偿架构来补偿MRA和偏移效应可以使得DBE能够从所接收的模拟读回信号中提取用户或信息位。通过采用全数字补偿架构可以实现进一步的改进，针对该全数字补偿架构的示例处理参照图9进行描述。

图9示出根据本公开的某些实施方案的用于磁阻非对称性补偿的示例方法900的流程图。方法900可由数据存储装置执行，例如使用图5的系统500。方法900可包括使用全数字MRA补偿方案补偿磁阻非对称性的示例过程。

方法900可包括在902处接收读回信号。在904处，所述方法可包括基于ADC 508的输入范围，例如使用CTFE’506对模拟读回信号执行处理。然而，904处的处理可以替代地包括调整增益和偏移，但是可以不包括执行任何MRA补偿。在906处，方法900可包括例如使用ADC 508将经处理的模拟读回信号转换为数字样本序列。输出样本序列可以被提供给三个组件。

首先，数字样本序列可以被提供给偏移估计器模块，例如增益/偏移估计器512。方法900可包括在908处基于数字样本序列确定DC偏移模拟补偿值，其被配置成约束模拟信号中的极值，而不是将信号推到零均值。偏移补偿值可被提供回CTFE'506，其随后在904执行进一步处理。

其次，在910处，方法900可包括将来自ADC 508的可以不包括MRA补偿的数字样本序列施加到数字后端(DBE)510的一些组件520中的处理。

第三，方法900可包括在912处对来自ADC 508的数字样本序列执行处理以数字地补偿MRA和DC偏移，例如使用数字MRA/偏移补偿模块516。然后，可以将处理的样本提供给多个组件。在914，方法900可包括例如使用MRA/偏移估计模块518基于经处理的数字样本序列来确定数字MRA和偏移补偿值。数字补偿值可以被提供回数字MRA/偏移补偿模块516，其可以在912执行进一步的处理。

处理后的数字样本序列也可以被提供给DBE。在916，方法900可包括基于来自912的MRA和偏移补偿的数字样本序列以及在910的无MRA补偿的DBE处理来确定位序列。尽管方法900提供了优于基于模拟的MRA补偿的许多益处，并且允许对非MRA补偿的信号样本进行DBE处理，但是它仍然可能导致对非零均值信号样本执行一些DBE处理，这可能潜在地降低从读回信号中检测用户位的性能。图10提供了用于解决该问题的示例方法。

图10示出根据本公开的某些实施方案的用于磁阻非对称性补偿的示例方法1000的流程图。方法1000可由数据存储装置执行，例如使用图6的系统600。方法1000可包括使用全数字MRA补偿方案补偿磁阻非对称性的示例过程。特别地，方法1000提供了优于方法900的改进的处理，允许对未接收到MRA补偿但已被偏移调整为零均值信号的信号样本进行DBE处理。方法1000的步骤1002到1008可对应于图9的步骤902到908，并且因此为了简洁起见将不再论述。

方法1000可包括在1010对来自ADC 608的数字样本序列执行处理以数字地补偿DC偏移。例如，偏移补偿可以在执行任何MRA补偿之前由数字偏移补偿模块622执行。偏移补偿的样本序列可以被提供给多个组件。

首先，在1012，方法1000可包括将没有MRA补偿的数字样本序列施加到数字后端(DBE)组件中的处理620。因为被处理的样本序列已经被偏移补偿到近似零均值，但是还没有被MRA补偿，所以它可以被优化用于由DBE的某些组件处理。

其次，在1014处，方法1000可包括对偏移补偿的数字样本序列执行处理以数字地补偿MRA，例如使用数字MRA补偿模块624。偏移和MRA补偿的样本序列可以再次提供给多个组件。在1016处，方法1000可包括例如使用MRA/偏移估计模块618基于数字样本序列来确定数字MRA和偏移补偿值。在1010，偏移补偿值可以被提供回到数字偏移补偿模块622以用于进一步处理。在1014，MRA补偿值可以被提供回到数字MRA补偿模块624以用于进一步处理。

数字偏移和MRA补偿的样本序列也可以被提供给DBE。在1018处，方法1000可包括基于来自1014的MRA和偏移补偿的数字样本序列以及基于来自1012的MRA无补偿DBE处理来确定位序列。

本文中描述的实施方案的说明旨在提供对各种实施方案的结构的一般理解。这些说明不是要用作利用本文所述的结构或方法的设备和系统的所有元件和特征的完整描述。在阅读本公开内容后，许多其它实施方案对于本领域技术人员来说是显而易见的。可以利用其它实施方案并且从本公开中导出其它实施方案，使得可以在不脱离本公开的范围的情况下做出架构和逻辑替换和改变。此外，尽管本文已经示出和描述了具体实施方案，但是应当理解，设计成实现相同或类似目的任何后续布置可替代所示的具体实施方案。

本公开旨在覆盖各种实施方案的任何和所有后续修改或变化。在阅读了本说明书之后，上述实施方案的组合以及本文未具体描述的其它实施方案对于本领域技术人员将是显而易见的。流程图中描述的步骤可以可选地被排除、添加、以不同的顺序执行、或者以与所示不同的并发程度执行(例如，描述为顺序的步骤可以并发执行)。另外，图示仅是代表性的，并且可以不按比例绘制。图示中的某些比例可能被放大，而其它比例可能被缩小。因此，本公开和附图应被认为是说明性的而非限制性的。

进一步的示例：

示例1.一种设备，包括：

连续时间前端(CTFE)，其被配置成：

接收模拟信号；

对所述模拟信号执行第一磁阻非对称性(MRA)补偿以基于模数转换器(ADC)的输入范围来调整所述模拟信号的动态范围；

ADC，其被配置成将所述模拟信号转换为数字样本序列；以及

数字MRA补偿电路，其被配置成执行第二MRA补偿以校正所述数字样本序列中的残余MRA。

示例2.根据示例1所述的设备，还包括：

第一MRA估计电路，其被配置成：

从所述ADC接收所述数字样本序列；

基于所述数字样本序列确定第一MRA补偿值；以及

将所述第一MRA补偿值提供给所述CTFE以在所述第一MRA补偿中使用。

示例3.根据示例2所述的设备，还包括：

第二MRA估计电路，其被配置成：

从所述数字MRA补偿电路接收MRA补偿的数字样本序列；

基于所述MRA补偿的数字样本序列确定第二MRA补偿值；以及

将所述第二MRA补偿值提供给所述数字MRA补偿电路以在所述第二MRA补偿中使用。

示例4.根据示例3所述的设备，还包括：

数字后端电路，其被配置成：

从所述数字MRA补偿电路接收所述MRA补偿的数字样本序列；以及

处理所述MRA补偿的数字样本序列以确定对应于所述模拟信号的用户位序列。

示例5.根据示例4所述的设备，还包括：

所述CTFE被配置成施加针对所述第一MRA补偿的固定值，所述固定值被选择成在将所述模拟信号提供给所述ADC之前消除大部分MRA影响；并且

所述数字MRA补偿电路被配置成校正在所述第一MRA补偿之后剩余的残余MRA影响。

示例6.根据示例5所述的设备，还包括：

基于在施加到所述数字MRA补偿电路的所述数字样本序列中的所述残余MRA影响的观测幅度来选择所述固定值，以将所述残余MRA影响减到最小。

示例7.根据示例5所述的设备，还包括：

基于对高于正阈值的样本的数量进行计数的第一计数器和对低于负阈值的样本的数量进行计数的第二计数器来选择所述固定值；并且

所述CTFE被配置成在所述第一计数器与所述第二计数器之间的差值超过阈值时重新校正所述固定值。

示例8.根据示例5所述的设备，还包括：

所述第一MRA估计电路是第一MRA和偏移估计电路，并且被进一步配置成：

基于所述数字样本序列确定第一DC偏移值；

将所述第一DC偏移值提供给所述CTFE；

所述CTFE被进一步配置成基于所述第一DC偏移值来对所述模拟信号执行第一DC偏移补偿；

所述第一MRA和偏移估计电路被进一步配置成：

基于所述MRA补偿的数字样本序列确定第二DC偏移值；

将所述第二DC偏移值提供给所述数字MRA补偿电路；以及

所述数字MRA补偿电路是数字MRA和偏移补偿电路，并且被进一步配置成基于所述第二DC偏移值对所述数字样本序列执行第二DC偏移补偿。

示例9.根据示例8所述的设备，还包括：

所述数字MRA和偏移补偿电路被配置成执行所述第二MRA补偿和所述第二DC偏移补偿，还包括：

经由第一加法器将所述DC偏移值与所述数字样本序列相加以产生偏移补偿信号；

将所述偏移补偿信号施加到平方运算以产生平方偏移补偿信号；

经由乘法器将经平方的偏移补偿信号与所述第二MRA补偿值相乘以产生MRA补偿的信号；

经由第二加法器组合所述偏移补偿信号和所述MRA补偿信号以产生数字补偿信号；以及

将所述数字补偿信号提供给所述数字后端电路。

示例10.根据示例1所述的设备，还包括：

磁盘存储介质；

读取元件，其被配置成：

检测来自所述磁盘存储介质的磁场；

基于所述磁场生成所述模拟信号；

将所述模拟信号提供给所述CTFE；以及

读/写信道，所述读/写信道包括所述CTFE、所述ADC和所述数字MRA补偿电路。

示例11.一种方法，包括：

在连续时间前端CTFE电路处接收模拟信号；

经由所述CTFE电路对所述模拟信号执行第一磁阻非对称性MRA补偿以基于模/数转换器ADC的输入范围来调整所述模拟信号的动态范围；

经由所述ADC将所述模拟信号转换为数字样本序列；以及

经由数字MRA补偿电路执行第二MRA补偿以校正所述数字样本序列中的残余MRA。

示例12.根据示例11所述的方法，还包括：

在第一MRA和偏移估计电路处从所述ADC接收所述数字样本序列；

在所述第一MRA和偏移估计电路处基于所述数字样本序列来确定第一MRA补偿值；

在所述第一MRA和偏移估计电路处基于所述数字样本序列来确定第一DC偏移值；

将所述第一MRA补偿值和所述第一DC偏移值提供给所述CTFE；

经由所述CTFE基于所述第一MRA补偿值来执行所述第一MRA补偿；以及

经由所述CTFE基于所述第一DC偏移值对所述模拟信号执行第一DC偏移补偿。

示例13.根据示例12所述的方法，还包括：

所述数字MRA补偿电路是数字MRA和偏移补偿电路；

在第二MRA和偏移估计电路处从所述数字MRA和偏移补偿电路接收MRA补偿的数字样本序列；

在所述第二MRA和偏移估计电路处基于所述MRA补偿的数字样本序列来确定第二MRA补偿值；

在所述第二MRA和偏移估计电路处基于所述MRA补偿的数字样本序列来确定第二DC偏移值；

将所述第二MRA补偿值和所述第二DC偏移值提供给所述数字MRA和偏移补偿电路；

经由所述数字MRA和偏移补偿电路基于所述第二MRA补偿值来执行所述第二MRA补偿；以及

经由所述数字MRA和偏移补偿电路基于所述第二DC偏移值对所述数字样本序列执行第二DC偏移补偿。

示例14.根据示例11所述的方法，还包括：

施加针对所述第一MRA补偿的固定值，所述固定值被选择成在将所述模拟信号提供给所述ADC之前消除大部分MRA影响；并且

经由所述数字MRA补偿电路来校正在所述第一MRA补偿之后剩余的残余MRA影响。

示例15.根据示例11所述的方法，还包括：

经由数字后端DBE电路从所述数字MRA补偿电路接收MRA补偿的数字样本序列；以及

经由所述DBE电路处理所述MRA补偿数字样本序列以确定对应于所述模拟信号的用户位序列。

示例16.一种存储器装置，所述存储器装置存储有指令，所述指令在被执行时使得处理器执行包括以下步骤的方法：