掌桥专利:专业的专利平台
掌桥专利
首页

使用横向电荷迁移代理自优化校正读取偏移

文献发布时间:2024-07-23 01:35:21


使用横向电荷迁移代理自优化校正读取偏移

技术领域

本公开的实施例大体上涉及存储器子系统,且更具体来说,涉及在存储器子系统的存储器装置中使用横向电荷迁移代理自优化校正读取偏移。

背景技术

存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置及易失性存储器装置。一般来说,主机系统可利用存储器子系统来将数据存储在存储器装置处及从存储器装置检索数据。

发明内容

在一个实施例中,提供一种存储器子系统,所述存储器子系统包括:存储器装置,其包括多个单元,所述多个单元包括一组单元;及处理装置,其可操作地耦合到所述存储器装置,所述处理装置用以执行包括以下者的操作:确定与所述一组单元相关联的电平信息,其中所述一组单元包括与读取操作相关联的目标单元;基于所述电平信息识别所述目标单元的读取电平偏移;及根据所述读取电平偏移执行所述读取操作。

在第二实施例中,提供一种方法,所述方法包括:由处理装置确定一组单元的电平信息,其中所述一组单元包括与读取操作相关联的目标单元;基于所述电平信息识别所述目标单元的读取电平偏移;及根据所述读取电平偏移执行所述读取操作。

在第三实施例中,提供一种非暂时性计算机可读存储媒体,所述非暂时性计算机可读存储媒体包括指令,所述指令在由处理装置执行时致使所述处理装置执行包括以下者的操作:由所述处理装置接收用以对存储器装置的多个单元中的一组单元的目标单元执行读取操作的读取请求;确定所述一组单元的电平信息;基于所述电平信息识别所述目标单元的读取电平偏移;及响应于识别所述读取电平偏移,根据所述读取电平偏移执行所述读取操作。

附图说明

从下文所给出的详细描述及从本公开的各种实施例的附图,将更全面地理解本公开。然而,附图不应被理解为将本公开限于具体实施例,而是仅用于解释及理解。

图1A说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。

图1B说明根据本公开的一些实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的实例框图。

图2说明根据本公开的一些实施例的用以通过横向电荷迁移代理自优化校正读取偏移的实例方法的流程图。

图3说明根据本公开的一些实施例的用以通过例如状态宽度的状态信息中的横向电荷迁移代理确定校正读取电平偏移电压调整的实例方法的流程图。

图4说明根据本公开的一些实施例的用以通过例如读取电平移位的状态信息中的横向电荷迁移代理确定校正读取电平偏移电压调整的实例方法的流程图。

图5说明根据本公开的一些实施例的QLC存储器装置或段中的单元的实例电压分布概率图。

图6说明根据本公开的一些实施例的在保持周期之前及之后QLC存储器装置或段中的单元的实例电压分布概率图。

图7说明是本公开的实施例可在其中操作的实例计算机系统的实例框图。

具体实施方式

本公开的方面涉及在存储器子系统的存储器装置中使用横向电荷迁移代理自优化校正读取偏移。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的组合。下文结合图1A描述存储装置及存储器模块的实例。一般来说,主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供待存储在存储器子系统处的数据且可请求待从存储器子系统检索的数据。

存储器子系统可包含高密度非易失性存储器装置,其中当电力未被供应到所述存储器装置时期望保持数据。非易失性存储器装置的一个实例是与非(NAND)存储器装置。下文结合图1A描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个裸片的封装。每一裸片可包含一或多个平面。对于一些类型的非易失性存储器装置(例如,NAND装置),每一平面包含一组物理块。每一块包含一组页面。每一页面包含一组存储器单元(“单元”)。单元是储存信息的电子电路。取决于单元类型,单元可存储一或多位二进制信息,且具有与所存储位的数目相关的各种逻辑状态。所述逻辑状态可由二进制值(例如“0”及“1”或此类值的组合)表示。

存储器装置可由布置成二维或三维网格的位组成。存储器单元以列(后文中也被称为位线)及行(后文中也被称为字线)的阵列形成在硅晶片上。字线可具有存储器装置中的相关联存储器单元的行,所述行与一或多条位线一起用来产生所述存储器单元中的每一者的地址。位线与字线的相交点构成存储器单元的地址。后文中的块是指用来存储数据的存储器装置的单位且可包含存储器单元群组、字线群组、字线或个别存储器单元。一或多个块可被分组在一起以形成存储器装置的单独分区(例如,平面)以便允许在每一平面上发生并发操作。存储器装置可包含执行两个或更多个存储器平面的并发存储器页面存取的电路系统。例如,存储器装置可包含可由存储器装置的平面共享的多个存取线驱动器电路及电源电路以促进对两个或更多个存储器平面的页面(包含不同页面类型)的并发存取。为了便于描述,这些电路通常可被称为独立平面驱动器电路。取决于所采用的存储架构,可跨存储器平面(即,以条带形式)存储数据。因此,用以读取数据段(例如,对应于一或多个数据地址)的一个请求可导致对存储器装置的存储器平面中的两者或更多者执行读取操作。

存储器单元(“单元”)可通过将某一电压施加到所述单元来编程(写入),这导致电荷由所述单元来保存。例如,对于每一个别单元(其上存储有电荷Q),所施加的某一电压可为阈值控制电压V

一些非易失性存储器装置可使用分界电压(例如,读取参考电压)来读取存储在存储器单元处的数据。例如,在读取操作中,可将读取参考电压施加到目标单元。如果目标存储器单元的阈值电压(V

一些存储器装置可能经受影响存储在它们的单元中的电荷(例如,电荷损失)且因此还影响所述单元的相应阈值电压的物理现象。这些现象可能出现在一或多个指定单元与它们相应的邻近单元群组之间的存储器阵列中。此现象的实例包含慢电荷损失“SCL”、固有电荷损失“ICL”及横向电荷迁移“LTM”(例如,邻近单元之间的电荷迁移)。这些物理现象可导致目标单元或单元组中的显著V

在一些情况下,可通过在对存储器装置的单元执行读取操作或编程(例如,写入)操作期间进行电压补偿来减轻单元中的电荷损失。更具体来说,可在读取操作及写入操作的进程中对施加到单元的电压进行调整以补偿由于一或多个邻近单元(例如,“侵略者”单元)的对应编程电平的影响产生的多个经移位V

在一些实施方案中,当在关于存储器单元(例如,目标单元)的读取操作期间遇到错误(例如,硬读取故障)时,或当超过关于多个单元的位错误率(BER)时,可采取错误处置操作序列(或恢复步骤序列)。这个序列可包含执行校正读取操作。校正读取操作可包含施加一或多个经调整(例如,经补偿)读取参考电压(例如,与默认读取参考电压的电压偏移)以确定目标单元的编程状态(取决于邻近侵略者单元的编程电平)。

然而,取决于确定经修改参数(例如,电压调整)以确定给定编程电平的电压调整(例如,读取电平偏移)所需的额外操作次数,校正读取操作可为资源密集型方法。补偿操作可导致完成相应校正读取操作所需的时间(例如,读取时间)增加,且可显著延迟数据到主机装置的传输。另外,补偿电荷损失现象(例如,SCL、ICL及/或横向电荷迁移)的一些操作在实际上改进所期望性能度量(例如,可靠性的增加,例如减小的BER等)方面可能不太有效。

由于处理及/或操作条件,阈值电压V

谷裕度也可被称为读取窗口。例如,在SLC单元中,存在关于2个V

待在读取操作期间读取的单元或段可被称为指定单元(例如,“目标单元”、“目标段”等)。目标单元可连接到目标字线,且可与连接到邻近字线的邻近单元相邻。在一些情况下,相邻或邻近单元或字线可为“侵略者”字线,其可负面地影响“受害者”单元或字线(例如,目标单元或字线)的V

由于给定单元的经编程状态及给定单元的编程擦除(P/E)循环,可发生例如SCL或ICL的物理现象造成的电荷损失。来自SCL及ICL的影响可为编程电平相关的,且可取决于在数据保持期间跨单元堆叠的电场(例如,在QLC段中,SCL及ICL可在例如L1及L2的较低电平下对V

在电子从邻近(例如,侵略者)单元的电荷存储结构朝向目标单元的(若干)存储结构横向(例如,沿着字线)扩散时,由例如横向电荷迁移的物理现象造成的电荷损失可通过隧穿相应存储结构之间的中介层而发生。这种电荷扩散可取决于连接到与目标单元相同的位线的相邻单元的相应编程电平。由于先前存在的电荷(例如,电子)的损失,来自字线上的邻近单元的电荷横向迁移也可使目标单元的V

在一些情况下,对在存储器单元存取操作期间施加的电压的调整可补偿来自横向电荷迁移、SCL及/或ICL的电荷损失。各种因素(例如,参数)可控制给定电平的电压调整的类型及量。一些因素可包含:(i)存储器单元阵列的几何形状;(ii)受害者存储器单元对侵略者单元状态的敏感度;(iii)受害者单元的编程电平;(iv)侵略者单元的编程电平;(v)所期望(例如,目标)RWB;(vi)有关待使用的侵略者单元编程电平的信息量(例如,以位为单位);(vii)所使用能量的量;及/或(viii)所使用时间的量可各自确定如何修改存储器单元存取操作以补偿单元间耦合及横向迁移影响。存储器操作(例如,读取或写入操作)的默认参数可经修改(例如,通过调整经施加电压来“定制”)以实现存储器单元中的一组电平的一组所期望V

本公开的方面通过经由横向电荷迁移代理实现自优化校正读取偏移以补偿对目标单元或受害者字线上的横向迁移影响来解决上述及其它缺陷。本文中所描述的实施例描述用于跨存储器装置或段变动(例如保持时间、P/E循环计数、字线群组(WGR)及变动的裸片特性)的电荷迁移,而增加的复杂性最小的电压补偿技术。

在一些实施例中,在保持周期(例如,自存储器单元或段已被编程以来经过的时间,也被称为“烘烤”)期间,有关电平的某些信息(例如,电平状态宽度或电平移位)可对应于校正读取偏移校准(例如,影响电压补偿调整的参数)。在一些实施例中,电平信息可充当横向电荷迁移的代理(例如,替身相似物)(例如,电平信息的值可对应于横向电荷迁移数量,且因此对应于某一读取电平偏移)。

在一些实施例中,一或多个参数可将电平信息映射到读取参考电压补偿(例如,读取电平偏移)。在一些实施例中,额外处理逻辑及/或参数可确定待施加到目标单元或存储器段的读取参考电压的电压补偿量。在许多实施例中,状态信息可反映侵略者单元或字线对目标单元的影响(例如,状态信息可用作例如横向电荷迁移的电荷损失的代理)。在许多实施例中,当与依赖于一或多个侵略者字线来确定校正读取的电压补偿的校正读取操作相比较时,使用状态信息来确定读取电平偏移可降低校正读取操作的复杂性(包含可包含多个侵略者字线的校正读取操作),同时以低资源成本维持高准确度水平。参考图2到6描述关于这个过程的进一步细节。

在一些实施例中,电平信息可包含电平状态宽度(例如,跨一组单元的给定电平的V

在一些实施例中,电平信息可包含对应于保持周期(例如,“烘烤”)的电平移位(例如,跨一组单元的给定电平的V

本公开的实施例的优点包含但不限于在降低复杂性的情况下改进存储器性能及可靠性,补偿由于保持时间、P/E循环、字线群组可变性及变动的裸片特性所致的电荷移动。另一优点是提供接近理论上的无限字线侵略者实施方案的性能及可靠性增益,而没有类似的复杂性增加。

图1A说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体,例如一或多个易失性存储器装置(例如,存储器装置140)、一或多个非易失性存储器装置(例如,存储器装置130)或其组合。

存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的组合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)及各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可为计算装置,例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如,飞机、无人机、火车、汽车或其它运输工具)、具备物联网(IoT)能力的装置、嵌入式计算机(例如,包含在交通工具、工业装备或联网商业装置中的计算机)或包含存储器及处理装置的此类计算装置。

计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中,主机系统120耦合到不同类型的多个存储器子系统110。图1A说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用,“耦合到”或“与……耦合”通常是指组件之间的连接,其可为间接通信连接或直接通信连接(例如,没有中介组件),无论是有线的还是无线的,包含例如电连接、光学连接、磁性连接等连接。

主机系统120可包含处理器芯片组及由处理器芯片组执行的软件栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如,NVDIMM控制器)及存储协议控制器(例如,PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110例如来将数据写入到存储器子系统110及从存储器子系统110读取数据。

主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、双倍数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如,支持双倍数据速率(DDR)的DIMM插槽接口)等。物理主机接口可被用来在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过物理主机接口(例如,PCIe总线)与主机系统120耦合时,主机系统120可进一步利用NVM快速(NVMe)接口来存取组件(例如,存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。图1A举例说明存储器子系统110。一般来说,主机系统120可经由同一通信连接、多个单独通信连接及/或通信连接组合存取多个存储器子系统。

存储器装置130、140可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任何组合。易失性存储器装置(例如,存储器装置140)可为但不限于随机存取存储器(RAM),例如动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。

非易失性存储器装置(例如,存储器装置130)的一些实例包含与非(NAND)型快闪存储器及原位写入存储器,例如三维交叉点(“3D交叉点”)存储器装置,其是非易失性存储器单元的交叉点阵列。非易失性存储器单元的交叉点阵列可结合可堆叠交叉网格数据存取阵列基于体电阻的变化来执行位存储。另外,与许多基于快闪的存储器相比,交叉点非易失性存储器可执行原位写入操作,其中可在不事先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2DNAND)及三维NAND(3DNAND)。

存储器装置130中的每一者可包含存储器单元的一或多个阵列。一种类型的存储器单元(例如,单电平单元(SLC))可每单元存储一个位。其它类型的存储器单元(例如多电平单元(MLC)、三电平单元(TLC)、四电平单元(QLC)及五电平单元(PLC))可每单元存储多个位。在一些实施例中,存储器装置130中的每一者可包含存储器单元(例如SLC、MLC、TLC、QLC、PLC或其任何组合)的一或多个阵列。在一些实施例中,特定存储器装置可包含存储器单元的SLC部分及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可被分组为页面,页面可指用来存储数据的存储器装置的逻辑单位。对于一些类型的存储器(例如NAND),可对页面进行分组以形成块。

尽管描述非易失性存储器组件(例如非易失性存储器单元的3D交叉点阵列及NAND型快闪存储器(例如,2D NAND、3D NAND)),但存储器装置130可基于任何其它类型的非易失性存储器,例如只读存储器(ROM)、相变存储器(PCM)、自选择存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器或者电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(或简称为控制器115)可与存储器装置130通信以在存储器装置130处执行例如读取数据、写入数据或擦除数据的操作及其它此类操作。存储器子系统控制器115可包含硬件,例如一或多个集成电路及/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即,硬编码)逻辑以执行本文中所描述的操作的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适处理器。

存储器子系统控制器115可包含经配置以执行存储在本地存储器119中的指令的处理装置,所述处理装置包含一或多个处理器(例如,处理器117)。在所说明实例中,存储器子系统控制器115的本地存储器119包含嵌入式存储器,所述嵌入式存储器经配置以存储用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程及例程的指令。

在一些实施例中,本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1A中的实例存储器子系统110已被说明为包含存储器子系统控制器115,但在本公开的另一实施例中,存储器子系统110不包含存储器子系统控制器115,而是可依赖于外部控制(例如,由外部主机提供,或者由与存储器子系统分离的处理器或控制器提供)。

一般来说,存储器子系统控制器115可从主机系统120接收命令或操作且将命令或操作转换成指令或适当命令以实现对存储器装置130的所期望存取。存储器子系统控制器115可负责与存储器装置130相关联的其它操作,例如损耗均衡操作、废弃项目收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作及逻辑地址(例如,逻辑块地址(LBA)、命名空间)与物理地址(例如,物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含用以经由物理主机接口与主机系统120通信的主机接口电路系统。主机接口电路系统可将从主机系统接收的命令转换成用以存取存储器装置130的命令指令并且将与存储器装置130相关联的响应转换成用于主机系统120的信息。

存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中,存储器子系统110可包含高速缓存或缓冲器(例如,DRAM)及地址电路系统(例如,行解码器及列解码器),所述地址电路系统可从存储器子系统控制器115接收地址且解码所述地址以存取存储器装置130。

在一些实施例中,存储器装置130包含结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作的本地媒体控制器135。外部控制器(例如,存储器子系统控制器115)可在外部管理存储器装置130(例如,对存储器装置130执行媒体管理操作)。在一些实施例中,存储器子系统110是受管理存储器装置,其是具有裸片上的控制逻辑(例如,本地媒体控制器135)及同一存储器装置封装内用于媒体管理的控制器(例如,存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理NAND(MNAND)装置。

存储器子系统110包含可通过横向电荷迁移代理自优化校正读取偏移的横向电荷迁移代理组件113。在一些实施例中,存储器子系统控制器115包含横向电荷迁移代理组件113的至少一部分。在一些实施例中,横向电荷迁移代理组件113是主机系统120、应用程序或操作系统的部分。在其它实施例中,本地媒体控制器135包含横向电荷迁移代理组件113的至少一部分且经配置以执行本文中所描述的功能性。

横向电荷迁移代理组件113可包含用以通过横向电荷迁移代理自优化校正读取偏移的处理逻辑。横向电荷迁移代理组件113可确定待施加到默认读取参考电压的电压补偿,使得存储器子系统110可准确地读取如最初编程的目标存储器单元的(若干)经存储逻辑状态。横向电荷迁移代理组件113可确定目标单元的电平信息。横向电荷迁移代理组件113可存储对应于给定电平信息的预校准值。利用经存储预校准值,横向电荷迁移代理组件将给定电平信息映射(例如,识别)到读取电平偏移。在故障读取发生之后,存储器子系统110可激活横向电荷迁移代理组件113。在一些实施例中,存储器子系统控制器115或本地媒体控制器135可激活横向电荷迁移代理组件113。在一些实施例中,在故障读取之后,处理逻辑可在激活横向电荷迁移代理组件113之前试图重新读取故障单元。在一些实施例中,在故障读取之后,处理逻辑可在激活横向电荷迁移代理组件113之前实施自动读取校准(ARC)。在许多实施例中,横向电荷迁移代理组件113是校正读取操作的一部分。在一些实施例中,横向电荷迁移代理组件113可实施及/或替换存储器子系统110的默认校正读取操作。在一些实施例中,处理逻辑可在横向电荷迁移代理组件113已完成其处理操作之后实施校正读取操作。在一些实施例中,横向电荷迁移代理组件113可实施校正读取操作作为其处理操作的一部分。

横向电荷迁移代理组件113可存取数据库或其它数据结构以存储预校准值及/或存储经识别电平信息。在一些实施例中,多于一个数据库可包含在横向电荷迁移代理组件113上或与横向电荷迁移代理组件113相关联,且每一数据库可与不同值类型(例如,用于参数的数据库、用于预校准值的数据库、用于存储经识别电平信息的数据库等)相关联。在一些实施例中,可包含在横向电荷迁移代理组件113中或与横向电荷迁移代理组件113相关联的数据库可为只读的。在一些实施例中,数据库可为读写的。在一些实施例中,横向电荷迁移代理组件113上的处理逻辑可基于装置上的条件(举例来说,例如温度、保持时间、编程/擦除“P/E”循环计数、字线群组、裸片等)及/或存储器操作(例如,读取操作、写入操作等)动态地更新数据库中的条目。在一些实施例中,数据库可对应于存储器裸片、半导体材料或制造工艺及/或目标单元在物理上所在的存储器装置的其它物理特性。例如,存储器装置或存储器段的P/E循环计数可存储在数据库中,且处理逻辑可与对存储器装置或段执行编程及擦除操作并发地更新P/E循环计数。下文描述关于横向电荷迁移代理组件113的操作的进一步细节。

图1B说明根据实施例的与呈存储器子系统(例如,图1A的存储器子系统110)的存储器子系统控制器115的形式的第二设备通信的呈存储器装置130的形式的第一设备的实例简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、交通工具、无线装置、移动电话及类似者。存储器子系统控制器115(例如,在存储器装置130外部的控制器)可为存储器控制器或其它外部主机装置。存储器子系统控制器115可包含横向电荷迁移代理组件113。

存储器装置130包含在逻辑上布置成行及列的存储器单元阵列104。逻辑行的存储器单元通常连接到同一存取线(例如,字线),而逻辑列的存储器单元通常选择性地连接到同一数据线(例如,位线)。单条存取线可与存储器单元的多于一个逻辑行相关联且单条数据线可与多于一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1B中未展示)能够被编程到至少两个目标数据状态中的一者。在一个实施例中,存储器单元阵列104(即,“存储器阵列”)可包含用来检测存储器装置130中的读取干扰的发生的数个牺牲存储器单元,如本文中详细地描述。

提供行解码电路系统108及列解码电路系统109以解码地址信号。接收且解码地址信号以存取存储器单元阵列104。存储器装置130还包含用以管理命令、地址及数据到存储器装置130的输入以及数据及状态信息从存储器装置130的输出的输入/输出(I/O)控制电路系统160。地址寄存器114与I/O控制电路系统160、行解码电路系统108及列解码电路系统109通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统160及本地媒体控制器135通信以锁存传入命令。

控制器(例如,存储器装置130内部的本地媒体控制器135)响应于命令而控制对存储器单元阵列104的存取,且产生用于外部存储器子系统控制器115的状态信息。即,本地媒体控制器135经配置以对存储器单元阵列104执行存取操作(例如,读取操作、编程操作及/或擦除操作)。本地媒体控制器135与行解码电路系统108及列解码电路系统109通信以响应于寻址命令而控制行解码电路系统108及列解码电路系统109。

本地媒体控制器135还与高速缓存寄存器172通信。高速缓存寄存器172根据本地媒体控制器135的指示锁存数据(传入或传出)以在存储器单元阵列104分别忙于写入或读取其它数据时暂时存储数据。在编程操作(例如,写入操作)期间,可将数据从高速缓存寄存器172传递到数据寄存器170以用于传送到存储器单元阵列104;接着可将来自I/O控制电路系统160的新数据锁存在高速缓存寄存器172中。在读取操作期间,可将数据从高速缓存寄存器172传递到I/O控制电路系统160以用于输出到存储器子系统控制器115;接着可将新数据从数据寄存器170传递到高速缓存寄存器172。高速缓存寄存器172及/或数据寄存器170可形成存储器装置130的页面缓冲器(例如,可形成页面缓冲器的一部分)。页面缓冲器可进一步包含用以例如通过感测连接到存储器单元阵列104的存储器单元的数据线的状态来感测所述存储器单元的数据状态的感测装置(图1B中未展示)。状态寄存器122可与I/O控制电路系统160及本地存储器控制器135通信以锁存用于输出到存储器子系统控制器115的状态信息。

存储器装置130通过控制链路132从本地媒体控制器135接收存储器子系统控制器115处的控制信号。例如,控制信号可包含芯片启用信号(CE#)、命令锁存启用信号(CLE)、地址锁存启用信号(ALE)、写入启用信号(WE#)、读取启用信号(RE#)及写入保护信号(WP#)。取决于存储器装置130的性质,可通过控制链路132进一步接收额外或替代控制信号(未展示)。在一个实施例中,存储器装置130通过多路复用输入/输出(I/O)总线134从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)及数据信号(其表示数据),且通过I/O总线134将数据输出到存储器子系统控制器115。

例如,可在I/O控制电路系统160处通过I/O总线134的输入/输出(I/O)引脚[7:0]接收命令,且接着可将所述命令写入到命令寄存器124中。可在I/O控制电路系统160处通过I/O总线134的输入/输出(I/O)引脚[7:0]接收地址,且接着可将所述地址写入到地址寄存器114中。可在I/O控制电路系统160处通过8位装置的输入/输出(I/O)引脚[7:0]或16位装置的输入/输出(I/O)引脚[15:0]接收数据,且接着可所述数据写入到高速缓存寄存器172。随后可将所述数据写入到数据寄存器170中以用于对存储器单元阵列104进行编程。

在实施例中,可省略高速缓存寄存器172,且可将数据直接写入到数据寄存器170中。数据也可通过8位装置的输入/输出(I/O)引脚[7:0]或16位装置的输入/输出(I/O)引脚[15:0]输出。尽管可参考I/O引脚,但它们可包含通过外部装置(例如,存储器子系统控制器115)提供电连接到存储器装置130的任何导电节点,例如如常用的导电垫或导电凸块。

所属领域的技术人员将明白,可提供额外电路系统及信号,且已简化图1B的存储器装置130。应认识到,参考图1B所描述的各种块组件的功能性不一定被分离到集成电路装置的不同组件或组件部分。例如,集成电路装置的单个组件或组件部分可适于执行图1B的多于一个块组件的功能性。替代地,集成电路装置的一或多个组件或组件部分可经组合以执行图1B的单个块组件的功能性。另外,虽然根据用于接收及输出各种信号的流行惯例描述特定I/O引脚,但应注意,在各种实施例中可使用其它组合或数目的I/O引脚(或其它I/O节点结构)。

图2说明根据本公开的一些实施例的用以通过横向电荷迁移代理自优化校正读取偏移的实例方法200的流程图。方法200可由处理逻辑来执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令)或其组合。在一些实施例中,硬件及软件可操作地耦合以执行方法200。在一些实施例中,方法200由图1A到B的横向电荷迁移代理组件113来执行。尽管以特定顺序或次序展示,但除非另有规定,否则可修改过程的次序。因此,所说明实施例应被理解为仅是实例,且所说明过程可以不同次序执行,且一些过程可并行执行。另外,在各种实施例中可省略一或多个过程。因此,并非在每一实施例中均需要所有过程。其它流程是可能的。

在操作210处,处理逻辑确定与一组单元相关联的电平信息,其中所述一组单元包括与读取操作相关联的目标单元。在一些实施例中,电平信息可为例如“L0”、“L1”等的电平内的存储器状态的状态宽度(例如,电压阈值V

在一些实施例中,所述一组单元可包含存储器装置中的所有存储器单元。在一些实施例中,所述一组单元可对应于一或多条字线。在一些实施例中,所述一组单元可对应于一或多个个别单元。在一些实施例中,所述一组单元可对应于未连接的存储器段(例如,未物理连接或组织,例如来自两个或更多个字线群组的特定字线等)。在一些实施例中,处理逻辑可将两个或更多个目标单元与读取操作相关联。在一些实施例中,处理逻辑可将电平信息存储在数据库(例如,关于图2到4所描述的数据库)中。

在操作220处,处理逻辑基于电平信息确定目标单元的读取电平偏移。在一些实施例中,处理逻辑可将读取电平偏移存储在数据库(例如,关于图2到4所描述的数据库)中。在一些实施例中,处理逻辑可更新存储在数据库中的读取电平偏移。在一些实施例中,一或多个参数可对应于给定读取电平偏移。在一些实施例中,(若干)参数可存储在参数数据库中。在一些实施例中,处理逻辑可识别(例如,读取)经存储值。在一些实施例中,处理逻辑可更新(例如,写入)存储在数据库中的参数。在一些实施例中,数据库可含有关系度量(举例来说,例如简单乘法器的比较器操作等)以将状态信息值映射到相关读取电平偏移。在一些实施例中,数据库可填充有预校准值。在至少一个实施例中,数据库可包含在存储器装置的生产期间预校准的值。在一些实施例中,处理逻辑可从数据库识别读取电平偏移参数。

在一些实施例中,处理逻辑可被用来识别读取电平偏移。在一些实施例中,识别读取电平偏移可包含处理逻辑识别读取操作类型,识别与读取操作类型相关联的一组微调,及识别与电平信息相关联的一或多个微调。在一些实施例中,读取操作类型可为读取校准操作。在一些实施例中,读取操作类型可为校正读取操作。在一些实施例中,校正读取操作可包含用于调整默认读取操作的一或多个参数且可抵消一或多个侵略者字线对所述一组单元的影响。在至少一个实施例中,校正读取操作可包含若干(例如,三个或更多个)参数(例如,位遮蔽的侵略者字线)。

在操作230处,处理逻辑根据读取电平偏移执行读取操作。在一些实施例中,可对目标单元执行读取操作。在一些实施例中,可对含有目标单元的一组单元执行读取操作。在一些实施例中,可对含有目标单元的所述一组单元内不是目标单元的另一单元执行读取操作。在一些实施例中,处理逻辑可使用操作230的读取电平偏移来对可能不与分别来自操作210及220的存储器单元相关联(例如,在逻辑上或在物理上)的其它存储器单元或段执行读取操作。在一些实施例中,处理逻辑可对存储器段或一组单元执行操作210到220,且当执行读取操作时跨存储器装置普遍地施加读取电平偏移(例如,如在操作230中)。在一些实施例中,处理装置可将存储器装置或段的单元指定为“目标单元”且可对“目标单元”执行操作210及220,并对存储器装置的一或多个不相关(例如,在逻辑上或在物理上)段(其可包含一组单元,或甚至存储器装置内的所有单元)执行操作230。在一些实施例中,处理逻辑可响应于完成操作220而执行操作230(例如,处理逻辑可响应于识别读取电平偏移而执行读取操作)。

图3说明根据本公开的一些实施例的用以通过例如状态宽度的状态信息中的横向电荷迁移代理确定校正读取电平偏移电压调整的实例方法300的流程图。方法300可由处理逻辑来执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令)或其组合。在一些实施例中,方法300由图1A到B的横向电荷迁移代理组件113来执行。尽管以特定顺序或次序展示,但除非另有规定,否则可修改过程的次序。因此,所说明实施例应被理解为仅是实例,且所说明过程可以不同次序执行,且一些过程可并行执行。另外,在各种实施例中可省略一或多个过程。因此,并非在每一实施例中均需要所有过程。其它流程是可能的。

在大多数实施例中,操作310可为关于图2所描述的操作210的一个实例,但具有额外子操作311、312、313、314及315。在大多数实施例中,操作320可为关于图2所描述的操作220的一个实例,但具有额外子操作321。在大多数实施例中,操作330可为关于图2所描述的操作230的一个实例。在一些实施例中,由处理逻辑执行的存储器操作可包含例如读取操作、擦除操作及写入操作等操作。

在操作311处,处理逻辑向一组单元的最低可编程电平发出第一选通脉冲。在一些实施例中,所述一组单元包含目标单元。在一些实施例中,所述一组单元可与由处理逻辑执行的存储器操作相关联。在一些实施例中,作为存储器操作的部分,处理逻辑可识别或选择多于一组单元。在一些实施例中,最低可编程电平可经历可编程电平的最小固有V

在一些实施例中,第一选通脉冲可具有固定电压。在一些实施例中,固定电压可对应于存储器裸片、半导体材料或制造工艺及/或所述一组单元所在的存储器装置的其它物理特性。在一些实施例中,第一选通脉冲可对应于所述一组单元的最低可编程电平的阈值电压分布(V

在一些实施例中,最低可编程电平可对应于单元的“电平1”(举例来说,例如SLC、MLC、TLC、QLC或PLC等的“L1”)。在一些实施例中,最低可编程电平可对应于“电平0”,例如存储器单元的“L0”。在一些实施例中,处理逻辑可保留低于最低可编程电平的(若干)单元电平(举例来说,例如保留“L0”作为擦除或“复位”状态)。在一些实施例中,最低可编程电平可对应于处理装置可在其处存储(及检索)值的最低编程电压阈值窗口(例如,V

在操作312处,处理逻辑基于第一选通脉冲确定最低可编程电平的第一故障位计数。在一些实施例中,对于第一给定电压(举例来说,例如上文关于操作311所描述的“第一选通脉冲”的电压),第一故障位计数可对应于所述一组单元中的故障位的数目(举例来说,例如存储器段或一组单元的BER或RBER)。在一些实施例中,第一故障位计数可对应于所述电平的最低可读电压(例如,处理逻辑可可靠地或一致地检测经存储逻辑状态(例如‘0’或‘1’)所处的最低电压)。

在操作313处,处理逻辑向所述一组单元的最低可编程电平发出第二选通脉冲。在一些实施例中,第二选通脉冲可具有固定电压。在一些实施例中,第二选通脉冲的固定电压可不同于第一选通脉冲的固定电压。在一些实施例中,固定电压可对应于存储器裸片、半导体材料或制造工艺及/或所述一组单元所在的存储器装置的其它物理特性。在一些实施例中,第二选通脉冲可对应于所述一组单元的最低可编程电平的阈值电压分布(V

在操作314处,处理逻辑基于第二选通脉冲确定最低可编程电平的第二故障位计数。在一些实施例中,对于第二给定电压(举例来说,例如上文关于操作313所描述的“第二选通脉冲”的电压),第二故障位计数可对应于所述一组单元(即,与上文关于操作312及313所描述相同的一组单元)中的故障位的数目。在一些实施例中,第二故障位计数可对应于所述电平的最高可读电压(例如,处理逻辑可可靠地或一致地检测经存储逻辑状态(例如‘0’或‘1’)所处的最高电压)。

在操作315处,处理逻辑基于第一故障位计数及第二故障位计数确定最低可编程电平的电平状态宽度。在一些实施例中,电平状态宽度可对应于在第一选通脉冲下的第一故障位计数及在第二选通脉冲下的第二故障位计数。在一些实施例中,处理逻辑可将第一故障位计数及第二故障位计数与初始或预期的(例如,基于存储器装置或裸片的设计)第一故障位计数及第二故障位计数进行比较。在一些实施例中,初始或预期的第一故障位计数及第二故障位计数可在存储器装置的生产期间预先确定。在一些实施例中,初始或预期的第一故障位计数及第二故障位计数可存储在与存储器子系统控制器(例如如参考图1A所描述的存储器子系统控制器115)相关联的表中。例如,在一些实施例中,在第一选通脉冲电压下的第一故障位计数可对应于预表征状态宽度表的一个输入,且在第二选通脉冲电压下的第二故障位计数可对应于预表征状态宽度表的第二输入。在一些实施例中,第一故障位计数可对应于一电平的读取窗口的一个边界(例如,下边界)且第二故障位计数可对应于所述读取窗口的另一边界(例如,上边界)。

在操作321处,处理逻辑基于电平状态宽度确定目标单元的读取电平偏移。在一些实施例中,关于操作311、312、313及314所描述的一组单元可包含目标单元。在一些实施例中,一或多个参数(例如,存储器微调)可对应于给定状态宽度,且一或多个参数可存储在数据库中。在至少一个实施例中,数据库条目可含有对应于第一故障位计数的参数及对应于第二故障位计数的第二参数。

在操作330处,处理逻辑根据读取电平偏移执行读取操作。在一些实施例中,读取电平偏移可对应于对给定电平的电压补偿。在一些实施例中,处理逻辑可通过等于读取电平偏移的电压来调整读取参考电压。在一些实施例中,处理逻辑可对目标单元执行读取操作。在一些实施例中,处理逻辑可对包含目标单元的一组单元执行读取操作。在一些实施例中,处理逻辑可对可能不与目标单元或一组单元相关联(在逻辑上或在物理上)的存储器段执行读取操作。

图4说明根据本公开的一些实施例的用以通过例如读取电平移位的状态信息中的横向电荷迁移代理确定校正读取电平偏移电压调整的实例方法400的流程图。方法400可由处理逻辑来执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令)或其组合。在一些实施例中,方法400由图1A到B的横向电荷迁移代理组件113来执行。尽管以特定顺序或次序展示,但除非另有规定,否则可修改过程的次序。因此,所说明实施例应被理解为仅是实例,且所说明过程可以不同次序执行,且一些过程可并行执行。另外,在各种实施例中可省略一或多个过程。因此,并非在每一实施例中均需要所有过程。其它流程是可能的。

在大多数实施例中,操作410可为如关于图2所描述的操作210的一个实例,但具有额外子操作411及412。在大多数实施例中,操作420可为如关于图2所描述的操作220的一个实例,但具有额外子操作421。在大多数实施例中,操作330可为如关于图2所描述的操作230的一个实例。在一些实施例中,由处理逻辑执行的存储器操作可包含例如读取操作、擦除操作及写操作等操作。

在操作411处,处理逻辑识别与对应于含有目标单元的一组单元的字线群组相关联的P/E循环计数。在一些实施例中,处理逻辑可识别其它装置或段度量,例如磨损度量或与P/E循环计数类似的生命周期度量。在一些实施例中,处理逻辑可识别与存储器装置相关联的P/E循环计数(例如,所述一组单元可涵盖存储器装置内的所有单元)。在一些实施例中,P/E循环计数可与目标小区相关联。在一些实施例中,P/E循环计数可与含有目标单元的一组单元相关联。在一些实施例中,“目标单元”可指与待由处理逻辑执行的读取操作相关联的单元。在一些实施例中,作为读取操作的部分,处理逻辑可识别或选择多于一个目标单元。

在一些实施例中,与一组单元相关的字线群组可对应于电压阈值移位。在一些实施例中,字线群组可致使所述一组单元的不均匀电压阈值移位(例如,一或多个单元可向上或向下移位某个值“X”,而一或多个单元可向上或向下移位某个值“Y”)。在一些实施例中,处理逻辑可使用额外处理逻辑补偿给定字线群组内的单元的电压移位。在一些实施例中,两个或更多个字线群组可与含有目标单元的一组单元相关联。

在操作412处,处理逻辑识别与目标单元的最高可编程电平相关联的电平移位。在一些实施例中,电平移位可对应于可能在烘烤或保持周期之后发生的读取电平电压移位(例如,所述电平移位可表示在保持周期之前电平或单元的读取电平电压与在保持周期之后电平或单元的读取电平电压之间的差)。在一些实施例中,电平移位可为经校准读取的结果(例如,电平移位可为经校准读取移位)。在一些实施例中,处理逻辑可能在执行自动读取校准(ARC)时已预先确定经校准读取移位。在一些实施例中,处理逻辑可将电平移位存储在数据库中。在一些实施例中,处理逻辑可更改(例如,写入)经存储电平移位。在一些实施例中,处理逻辑可能在已确定及/或记录(例如,单次写入)电平移位值之后无法更改电平移位值。

在一些实施例中,最高可编程电平可对应于单元的“最末电平”(举例来说,例如SLC的“L1”、MLC的“L3”、TLC的“L7”、QLC的“L15”或PLC的“L31”等)。在一些实施例中,处理逻辑可保留高于最高可编程电平的(若干)单元电平(举例来说,例如擦除或“复位”状态)。在一些实施例中,最高可编程电平可对应于处理装置可在其处存储(及检索)值的最高编程电压窗口(例如,V

在操作421处,处理逻辑基于电平移位、P/E循环计数及字线群组识别读取电平偏移。在一些实施例中,一或多个参数(例如,存储器微调)可对应于给定读取电平偏移,且一或多个参数可存储在数据库中。在至少一个实施例中,数据库条目可含有对应于电平移位的参数、对应于P/E循环计数的第二参数及对应于字线群组的第三参数。

在操作430处,处理逻辑根据读取电平偏移执行读取操作。在一些实施例中,读取电平偏移可对应于给定电平的电压补偿。在一些实施例中,处理逻辑可通过等于读取电平偏移的电压来调整读取参考电压。在一些实施例中,处理逻辑可对目标单元执行读取操作。在一些实施例中,处理逻辑可对含有目标单元的一组单元执行读取操作。在一些实施例中,处理逻辑可对可能不与目标单元相关联(在逻辑上或在物理上)的存储器段执行读取操作。

图5说明根据本公开的一些实施例的QLC存储器装置或段中的单元的实例电压分布概率图500。在一些实施例中,分布图500可表示经受校正读取偏移电压调整补偿方法(例如如关于图2所描述的方法200或如关于图3所描述的方法300)的一组单元的V

电平“L0”510是擦除或“复位”状态,且是不可编程的。电平“L1”511是最低可编程电平,且电平“L2”512是下一最低可编程电平,依此类推到电平“L3”513,直到电平“L15”(未描绘)。浅灰线表示“低”横向电荷迁移(LTM),且黑线分别表示状态“L0”510、“L1”511、“L2”512及“L3”513中的每一者的“高”LTM。高LTM(例如,电平的状态宽度的较大加宽)可致使邻近电平的V

在一些实施例中,“选通脉冲1”521的量值可小于“选通脉冲2”522的量值(例如,521

图6说明根据本公开的一些实施例的QLC存储器装置或段中的单元的实例电压分布概率图600及650。图600说明在保持周期(即,“预烘烤”)之前的电平“L11-A”611、电平“L12-A”612、电平“L13-A”613、电平“L14-A”614及电平“L15-A”615。图650说明在保持周期(即,“后烘烤”)之后的电平“L11-B”661、电平“L12-B”662、电平“L13-B”663、电平“L14-B”664及电平“L15-B”665。在一些实施例中,图600及650可表示经受校正读取偏移电压调整补偿方法(例如如关于图2所描述的方法200或如关于图4所描述的方法400)的一组单元的V

读取电平15-A(RL15-A)621是在烘烤或保持周期之前状态“L14-A”614与“L15-A”615之间的读取电平。读取电平15-B(RL15-B)671是在烘烤或保持周期之后状态“L14-B”61与“L15-B”615之间的读取电平。增量读取电平15(ΔRL15)630是来自保持周期之前的RL15-A 621与来自保持周期之后的RL15-B 671之间的差。校正读取偏移(CRO)640是经电压调整的校正读取值,其可被用来确定一组单元的电压调整以补偿由于LTM(例如,状态宽度加宽)所致的电荷迁移。图600及650上的黑色实线表示一组单元的电平L11到L15的V

在图600中,针对电平L11到L15,(例如,预烘烤)黑色实线分别包围比图650中更窄的V

在一些实施例中,如所展示的状态宽度或V

图7说明计算机系统700的实例机器,可在所述机器内执行用于致使所述机器执行本文中所论述的任何一或多种方法论的一组指令。在一些实施例中,计算机系统700可对应于主机系统(例如,图1A的主机系统120),所述主机系统包含、耦合到或利用存储器子系统(例如,图1A的存储器子系统110)或者可被用来执行控制器的操作(例如,以执行操作系统来执行对应于图1A到B的横向电荷迁移(LTM)代理组件113的操作)。在替代实施例中,所述机器可连接(例如,联网)到LAN、内联网、外联网及/或因特网中的其它机器。所述机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作,在对等(或分布式)网络环境中作为对等机器操作,或者在云计算基础结构或环境中作为服务器或客户端机器操作。

所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或网桥,或者能够执行一组指令(循序或以其它方式)的任何机器,所述指令指定待由那个机器采取的动作。此外,虽然说明单个机器,但术语“机器”也应被理解为包含个别地或联合地执行一组(或多组)指令以执行本文中所论述的任何一或多种方法论的任何机器集合。

实例计算机系统700包含处理装置702、主存储器704(例如,只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM),例如同步DRAM(SDRAM)或RDRAM等)、静态存储器706(例如,快闪存储器、静态随机存取存储器(SRAM)等)及数据存储系统718,其经由总线730彼此通信。

处理装置702表示一或多个通用处理装置,例如微处理器、中央处理单元或类似者。更特定地,处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、或实施其它指令集的处理器、或实施指令集组合的处理器。处理装置702也可为一或多个专用处理装置,例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似者。处理装置702经配置以执行用于执行本文中所论述的操作及步骤的指令726。计算机系统700可进一步包含用以通过网络720进行通信的网络接口装置708。

数据存储系统718可包含其上存储有体现本文中所描述的任何一或多种方法论或功能的一或多组指令726或软件的机器可读存储媒体724(也被称为计算机可读媒体)。指令726在由计算机系统700执行期间也可完全或至少部分地驻留在主存储器704内及/或处理装置702内,主存储器704及处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718及/或主存储器704可对应于图1A的存储器子系统110。

在一个实施例中,指令726包含用以实施对应于横向电荷迁移代理组件(例如,图1A到B的横向电荷迁移代理组件113)的功能性的指令。虽然机器可读存储媒体724在实例实施例中被展示为单个媒体,但术语“机器可读存储媒体”应被理解为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被理解为包含能够存储或编码用于由机器执行且致使机器执行本公开的任何一或多种方法论的一组指令的任何媒体。因此,术语“机器可读存储媒体”应被理解为包含但不限于固态存储器、光学媒体及磁性媒体。

已根据对计算机存储器内的数据位的操作的算法及符号表示呈现前述详细描述的一些部分。这些算法描述及表示是数据处理领域的技术人员用来最有效地向所属领域的其他技术人员传达他们工作的实质的方式。算法在本文且通常被视为导致所期望结果的自洽操作序列。所述操作是需要对物理量进行物理操纵的操作。通常,尽管不是必需的,但这些量采取能够被存储、组合、比较及以其它方式操纵的电或磁性信号的形式。主要出于通用的原因,将这些信号称为位、值、元素、符号、字符、项目、数字或类似者有时被证明是方便的。

然而,应记住,所有这些及类似术语均与适当物理量相关联且仅仅是应用于这些量的方便标签。本公开可涉及计算机系统或类似电子计算装置的动作及过程,其将在计算机系统的寄存器及存储器内表示为物理(电子)量的数据操纵及转换成在计算机系统存储器或寄存器或其它此类信息存储系统内类似地表示为物理量的其它数据。

本公开还涉及一种用于执行本文中的操作的设备。这个设备可出于预期目的而专门构建,或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒体(例如,非暂时性计算机可读存储媒体)中,例如但不限于任何类型的磁盘,包含软盘、光盘、CD-ROM及磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡,或者适于存储电子指令的任何类型的媒体,其各自耦合到计算机系统总线。

本文中所呈现的算法及显示并非固有地与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用,或可证明构建更专门的设备来执行所述方法是方便的。多种这些系统的结构将如下文描述中所阐述那样出现。另外,本公开未参考任何特定编程语言进行描述。将明白,可使用多种编程语言来实施如本文中所描述的本公开的教示。

本公开可作为可包含其上存储有指令的机器可读媒体的计算机程序产品或软件提供,所述指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以机器(例如,计算机)可读的形式存储信息的任何机构。在一些实施例中,机器可读(例如,计算机可读)媒体包含机器(例如,计算机)可读存储媒体,例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。

在前述说明书中,本公开的实施例已参考其特定实例实施例进行描述。将显而易见的是,可在不脱离如所附权利要求书中所阐述的本公开的实施例的更广泛精神及范围的情况下对本公开进行各种修改。因此,说明书及附图应被视为具有说明性意义而非限制性意义。

相关技术
  • 更新非易失性随机存取存储器中的校正读取电压偏移
  • 计算非易失性随机存取存储器中的校正读取电压偏移
技术分类

06120116679080