显示装置

技术领域

本发明涉及显示装置。

背景技术

作为显示元件使用了微小尺寸的发光二极管(微LED(micro LED))的显示装置备受瞩目(例如，参见专利文献1、2)。专利文献1中记载了发光元件和驱动发光元件的晶体管形成于玻璃基板的同一面上的显示装置(专利文献1中表示为LED显示器)。另外，专利文献2中记载了具有隧道接合层的发光元件。

现有技术文献

专利文献

专利文献1：国际公开第2020/188851号

专利文献2：日本特表2021-508175号公报

非专利文献1：T.Wu et al.,Appl.Sci.8,1557(2018).

发明内容

发明所要解决的课题

无机发光二极管伴随着温度上升而发光效率降低。因此，利用了无机发光二极管的显示装置可能伴随着温度上升而亮度降低、显示特性降低。

本发明的目的在于提供能够抑制显示特性降低的显示装置。

用于解决课题的手段

本发明的一个方式的显示装置具有：基板、设于前述基板的主面且包含氮化铝的散热层、在前述基板的主面侧设于前述散热层之上的多个发光元件、将前述散热层覆盖的绝缘膜、和在前述基板的显示区域的外侧的周边区域设于前述绝缘膜之上并与前述发光元件的阴极电连接的阴极布线，其中，前述散热层从与多个前述发光元件重叠的区域起遍及前述周边区域地连续设置，前述绝缘膜中设有接触孔，该接触孔在从与前述基板的主面垂直的方向俯视下与前述阴极布线及前述散热层重叠。

附图说明

[图1]图1为示意性地示出第1实施方式涉及的显示装置的俯视图。

[图2]图2为示出多个像素的俯视图。

[图3]图3为示出像素电路的电路图。

[图4]图4为图1的IV-IV’剖视图。

[图5]图5为示出发光元件的温度特性的图表。

[图6]图6为示出第2实施方式涉及的显示装置的概略截面构成的剖视图。

[图7]图7为示出第3实施方式涉及的发光元件的概略截面构成的剖视图。

[图8]图8为示出第3实施方式涉及的像素电路的电路图。

具体实施方式

对于用于实施本发明的方式(实施方式)，边参照附图边详细地进行说明。并非通过以下实施方式中记载的内容对本发明进行限定。另外，以下记载的构成要素中，包含本领域技术人员能够容易想到的内容、实质相同的内容。此外，以下记载的构成要素能够适当组合。需要说明的是，公开内容只不过是一例，本领域技术人员能够容易想到的保持发明主旨的适当变更当然包含在本发明范围内。另外，就附图而言，为了使说明更加明确，与实际方式相比，有时示意性表示各部分的宽度、厚度、形状等，但只不过是一例，并非限定本发明的解释。另外，在本说明书和各图中，对于与关于已出现的附图说明过的构成要素同样的构成要素，有时附以同一附图标记并适当省略详细的说明。

本说明书及权利要求书中，在表达在某结构体之上配置其他结构体的方式时，简记为“于～上”的情况下，除非另有说明，包括与某结构体相接的方式在正上方配置其他结构体的情况和在某结构体的上方还隔着另一结构体而配置其他结构体的情况这两者。

(第1实施方式)

图1为示意性地示出第1实施方式涉及的显示装置的俯视图。如图1所示，显示装置1包含阵列基板2、像素Pix、驱动电路12、驱动IC(Integrated Circuit，集成电路)210、阴极布线60和散热层91。阵列基板2是用于驱动各像素Pix的驱动电路基板，也被称为底板或有源矩阵基板。阵列基板2具有基板21、多个晶体管、多个电容及各种布线等。

如图1所示，显示装置1具有显示区域AA和周边区域GA。显示区域AA与多个像素Pix重叠配置，是显示图像的区域。周边区域GA是不与多个像素Pix重叠的区域，配置于显示区域AA的外侧。

多个像素Pix在基板21的显示区域AA中沿第1方向Dx及第2方向Dy排列。需要说明的是，第1方向Dx及第2方向Dy是相对于基板21的表面而言平行的方向。第1方向Dx与第2方向Dy正交。其中，第1方向Dx也可以与第2方向Dy以不正交的方式交叉。第3方向Dz是与第1方向Dx及第2方向Dy正交的方向。第3方向Dz例如对应于基板21的法线方向。需要说明的是，以下，所谓俯视，表示从第3方向Dz观察的情况下的位置关系。

驱动电路12是基于经由从驱动IC210引出的布线而被供给的各种控制信号来对多个栅极线(例如，复位控制信号线L5、输出控制信号线L6、像素控制信号线L7、初始化控制信号线L8(参见图3))进行驱动的电路。驱动电路12依次或同时选择多个栅极线，并向所选择的栅极线供给栅极驱动信号。由此，驱动电路12选择与栅极线连接的多个像素Pix。

驱动IC210是对显示装置1的显示进行控制的电路。由驱动IC210起，朝向多个像素Pix引出有多根布线(例如，影像信号线L2、复位电源线L3及初始化电源线L4(参见图3))。驱动IC210以COG(Chip On Glass，晶玻接装)安装于基板21的周边区域GA。不限于此，驱动IC210也可以安装在与基板21的周边区域GA连接的柔性印刷基板、刚性基板之上。

阴极布线60设于基板21的周边区域GA。阴极布线60以将显示区域AA的多个像素Pix及周边区域GA的驱动电路12包围的方式设置。多个发光元件3的阴极与共通的阴极布线60连接，供给固定电位(例如，地电位)。更具体而言，发光元件3的阴极电极33(参见图7)介由形成于阵列基板2的阴极连接布线(省略图示)与阴极布线60连接。需要说明的是，阴极布线60不限于沿着基板21的3条边连续形成的1根布线，可以由在任一条边中隔着狭缝而分隔开的2个部分布线组成，或者也可以为沿着基板21的至少1条边配置的布线。

散热层91设于基板21的主面S1(参见图4)，设于在俯视下与显示区域AA及周边区域GA重叠的区域。图1中示出的散热层91设于基板21的主面S1的整个面，在显示区域AA中设于与多个像素Pix重叠的区域。另外，散热层91在周边区域GA遍及与作为周边电路的驱动电路12及驱动IC210在俯视下重叠的区域、及与阴极布线60在俯视下重叠的区域而设置。散热层91在周边区域GA介由多个接触孔CH1与阴极布线60连接。需要说明的是，关于散热层91及阴极布线60的详细的构成，在下文叙述。另外，并不限于在基板21的整个主面S1上设置散热层91的构成，也可以在显示区域AA及周边区域GA的一部分不设置散热层91。

图2为示出多个像素的俯视图。如图2所示，1个像素Pix包含多个子像素49。例如，像素Pix具有子像素49R、子像素49G和子像素49B。子像素49R显示作为第1色的原色红色。子像素49G显示作为第2色的原色绿色。子像素49B显示作为第3色的原色蓝色。如图2所示，在1个像素Pix中，子像素49R和子像素49G在第1方向Dx上排列。另外，子像素49G和子像素49B在第2方向Dy上排列。需要说明的是，第1色、第2色、第3色各自不限于红色、绿色、蓝色，可选择互补色等任意颜色。以下不需要分别区分子像素49R、子像素49G和子像素49B的情况下，简称为子像素49。

子像素49各自具有发光元件3和阳极布线23。显示装置1在子像素49R、子像素49G及子像素49B中按每个发光元件3R、3G、3B分别发射不同的光从而显示图像。发光元件3是在俯视下具有3μm以上、300μm以下左右大小的无机发光二极管(LED：Light Emitting Diode)芯片，被称为微LED(micro LED)。各像素中具备微LED的显示装置1也被称为微LED显示装置。需要说明的是，微LED的微(micro)并不限定发光元件3的大小。

需要说明的是，多个发光元件3也可以发射4色以上的不同的光。另外，多个子像素49的配置不限于图2中示出的构成。例如，也可以子像素49R与子像素49B在第2方向Dy上相邻。另外，子像素49R、子像素49G及子像素49B也可以依次在第1方向Dx上重复排列。

图3为示出像素电路的电路图。图3示出了设于1个子像素49的像素电路PICA，在多个子像素49的各自中设有像素电路PICA。如图3所示，像素电路PICA包含发光元件3、5个晶体管和2个电容。具体而言，像素电路PICA包含驱动晶体管DRT、输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST及复位晶体管RST。驱动晶体管DRT、输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST及复位晶体管RST分别由n型TFT(Thin Film Transistor，薄膜晶体管)构成。另外，像素电路PICA包含第1电容Cs1及第2电容Cs2。

发光元件3的阴极(阴极电极33(参见图7))与阴极电源线L10连接。另外，发光元件3的阳极(阳极电极32)介由阳极布线23、驱动晶体管DRT及输出晶体管BCT与阳极电源线L1连接。向阳极电源线L1供给阳极电源电位PVDD。介由阴极布线60及阴极电极33向阴极电源线L10供给阴极电源电位PVSS。阳极电源电位PVDD相比于阴极电源电位PVSS为高电位。

阳极电源线L1向子像素49供给作为驱动电位的阳极电源电位PVDD。具体而言，发光元件3在理想状态下通过阳极电源电位PVDD与阴极电源电位PVSS的电位差(PVDD-PVSS)被供给正向电流(驱动电流)而发光。即，阳极电源电位PVDD相对于阴极电源电位PVSS而言具有使发光元件3发光的电位差。发光元件3的阳极电极32与阳极布线23电连接，第2电容Cs2形成在阳极布线23与阳极电源线L1之间。

驱动晶体管DRT的源电极介由阳极布线23与发光元件3的阳极电极32连接，漏电极与输出晶体管BCT的源电极连接。驱动晶体管DRT的栅电极与第1电容Cs1、像素选择晶体管SST的漏电极及初始化晶体管IST的漏电极连接。

输出晶体管BCT的栅电极与输出控制信号线L6连接。向输出控制信号线L6供给输出控制信号BG。输出晶体管BCT的漏电极与阳极电源线L1连接。

初始化晶体管IST的源电极与初始化电源线L4连接。向初始化电源线L4供给初始化电位Vini。初始化晶体管IST的栅电极与初始化控制信号线L8连接。向初始化控制信号线L8供给初始化控制信号IG。即，当初始化晶体管IST导通时，初始化电源线L4介由初始化晶体管IST与驱动晶体管DRT的栅电极连接。

像素选择晶体管SST的源电极与影像信号线L2连接。向影像信号线L2供给影像信号Vsig。在像素选择晶体管SST的栅电极上连接有像素控制信号线L7。向像素控制信号线L7供给像素控制信号SG。

复位晶体管RST的源电极与复位电源线L3连接。向复位电源线L3供给复位电源电位Vrst。复位晶体管RST的栅电极与复位控制信号线L5连接。向复位控制信号线L5供给复位控制信号RG。复位晶体管RST的漏电极与阳极布线23(发光元件3的阳极电极32)及驱动晶体管DRT的源电极连接。通过复位晶体管RST的复位操作，在第1电容Cs1及第2电容Cs2所保持的电压发生复位。

第1电容Cs1形成在复位晶体管RST的漏电极与驱动晶体管DRT的栅电极之间。像素电路PICA能够通过第1电容Cs1及第2电容Cs2来抑制由驱动晶体管DRT的寄生电容和漏电流引起的栅极电压的变动。

需要说明的是，在以下的说明中，有时将阳极电源线L1及阴极电源线L10简记作电源线。有时将影像信号线L2、复位电源线L3及初始化电源线L4记作信号线。有时将复位控制信号线L5、输出控制信号线L6、像素控制信号线L7及初始化控制信号线L8记作栅极线。

向驱动晶体管DRT的栅电极供给响应于影像信号Vsig(或灰度信号)的电位。即，驱动晶体管DRT基于介由输出晶体管BCT而供给的阳极电源电位PVDD来向发光元件3供给响应于影像信号Vsig的电流。如此，向阳极电源线L1供给的阳极电源电位PVDD通过驱动晶体管DRT及输出晶体管BCT而降低，从而向发光元件3的阳极电极32供给比阳极电源电位PVDD低的电位。

介由阳极电源线L1向第2电容Cs2的一个电极供给阳极电源电位PVDD，向第2电容Cs2的另一个电极供给比阳极电源电位PVDD低的电位。即，向第2电容Cs2的一个电极供给比第2电容Cs2的另一个电极高的电位。第2电容Cs2的一个电极例如为图4中示出的对置电极26，第2电容Cs2的另一个电极为图4中示出的与驱动晶体管DRT的源极连接的阳极布线23。

在显示装置1中，驱动电路12(参见图1)从首行(例如，在图1中的显示区域AA中位于最上部的像素行)开始对多个像素行依次进行选择。驱动IC210在所选择的像素行的子像素49中写入影像信号Vsig(影像写入电位)，使发光元件3发光。驱动IC210在每1水平扫描期间向影像信号线L2供给影像信号Vsig，向复位电源线L3供给复位电源电位Vrst，并向初始化电源线L4供给初始化电位Vini。显示装置1针对每一帧图像重复这些操作。

接着，对显示装置1的截面构成进行说明。图4是图1的IV-IV’剖视图。如图4所示，发光元件3设于阵列基板2之上。阵列基板2具有基板21、各种晶体管、各种布线及各种绝缘膜。基板21使用作为绝缘基板的玻璃基板。需要说明的是，基板21不限于玻璃基板，也可以使用树脂基板或树脂膜等。

本说明书中，在与基板21的表面垂直的方向中，将从基板21朝向发光元件3的方向记为“上侧”或简记为“上”。另外，将从发光元件3朝向基板21的方向记为“下侧”或简记为“下”。

散热层91将基板21的主面S1覆盖而设置，从基板21的显示区域AA起遍及周边区域GA地连续设置。本实施方式中，散热层91与基板21的主面S1直接相接而设置。散热层91是包含氮化铝(AlN)的无机绝缘膜，通过溅射法、蒸镀法、等离子体CVD法等而成膜。作为一例，散热层91通过溅射法而成膜。

发光元件3与散热层91直接相接而设置。即，发光元件3是将包含氮化铝的散热层91作为缓冲层、在作为玻璃基板的基板21的主面S1上成膜、并进行图案化而形成的。换言之，发光元件3能够省略在蓝宝石基板等上形成半导体层(发光元件3)、使用载体基板等将发光元件3转印在基板21上的工序。

需要说明的是，图4中示出了1个发光元件3，但针对图4中示出的发光元件3的说明也能够适用于上述的像素Pix所具有的各个发光元件3R、3G、3B。

发光元件3具有半导体层31、阳极电极32及阴极电极33(参见图7)。发光元件3是阳极电极32(p型电极)及阴极电极33(n型电极)面向与基板21(阵列基板2)的主面S1相同的方向而设置的发光元件。需要说明的是，图4中，阴极电极33并未图示，但其与图7中示出的例子同样地形成于n型覆盖层37的一部分。

如图4所示，发光元件3的半导体层31通过层叠高电阻层38、n型覆盖层37、活性层36及p型覆盖层35、34而构成。发光元件3中，在散热层91之上依次层叠有高电阻层38、n型覆盖层37、活性层36、p型覆盖层35、34。在p型覆盖层35、34之上设有阳极电极32。

半导体层31例如可使用氮化镓(GaN)、铝铟磷(AlInP)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)等化合物半导体。半导体层31中，可以按每个发光元件3R、3G、3B分别使用不同的材料。

高电阻层38与散热层91直接相接而设置。高电阻层38由不掺杂杂质的半导体材料(例如，氮化镓(GaN))形成。高电阻层38的薄层电阻值大于层叠于上侧的n型覆盖层37的薄层电阻值。

n型覆盖层37例如是n型GaN。作为活性层36，为了高效率化而采用周期性地层叠包含数个原子层的阱层与阻障层而成的多重量子阱结构(MQW结构)。另外，p型覆盖层35例如为p型GaN，p型覆盖层34例如为p型氮化铝镓(AlGaN)。阳极电极32设于p型覆盖层34之上。阳极电极32例如形成为钛(Ti)、镍(Ni)、钛(Ti)、金(Au)的层叠结构。

元件绝缘膜39将发光元件3上表面的周缘部及侧面覆盖而设置。元件绝缘膜39是保护用的无机绝缘膜，例如可使用硅氧化膜(SiO

元件绝缘膜39在与阳极电极32重叠的位置设有开口OP。阳极布线23设于绝缘膜96之上，介由开口OP与阳极电极32连接。阳极电极32介由阳极布线23与形成于基板21(阵列基板2)的驱动晶体管DRT电连接。

阳极布线23例如形成为钛(Ti)、铝(Al)的层叠结构。但并不限于此，阳极布线23也可以为包含钼、钛金属中的任1种以上的材料。或者，阳极布线23也可以为包含钼、钛中的任1种以上的合金、或透光性导电材料。

需要说明的是，图4中未图示的阴极电极33介由设于绝缘膜96之上的阴极连接布线(省略图示)与阴极布线60电连接。阴极电极33由与阳极电极32相同的材料形成。阴极电极33与阴极布线60的连接结构可以为任意方式，例如，也可以为阴极连接布线在第1方向Dx延伸地设置而与沿第1方向Dx排列的多个发光元件3的阴极电极33连接的构成。

驱动晶体管DRT及复位晶体管RST在与发光元件3同一层中设于散热层91之上。驱动晶体管DRT具有半导体层61、源电极62、漏电极63及栅电极64A、64B。复位晶体管RST具有半导体层65、源电极66、漏电极67及栅电极68A、68B。另外，图4中示出设于基板21的周边区域GA的驱动电路12中包含的晶体管Tr。

以下说明中，对驱动晶体管DRT的层叠结构进行说明。其中，其他复位晶体管RST、晶体管Tr及图3中示出的各种晶体管也为同样的构成，对驱动晶体管DRT的说明也能够适用于其他晶体管。

栅电极64A设于散热层91之上。绝缘膜92将栅电极64A覆盖而设于散热层91之上。半导体层61设于绝缘膜92之上。绝缘膜93将半导体层61覆盖而设于绝缘膜92之上。栅电极64B设于绝缘膜93之上。绝缘膜92、93设于半导体层61与栅电极64A、64B之间，是作为栅极绝缘膜而形成的无机绝缘膜。绝缘膜92、93例如使用硅氮化膜、硅氧化膜等。

绝缘膜94将栅电极64B覆盖而设于绝缘膜93之上。绝缘膜94例如具有硅氮化膜和硅氧化膜的层叠结构。源电极62及漏电极63设于绝缘膜94之上。源电极62介由从绝缘膜93、94贯穿的接触孔而与半导体层61电连接。另外，漏电极63介由设于绝缘膜93、94的接触孔而与半导体层61电连接。

绝缘膜95为有机绝缘膜，将各晶体管覆盖而设置。作为绝缘膜95，可使用感光性丙烯酸系等有机材料。感光性丙烯酸系等有机材料与通过CVD等形成的无机绝缘材料相比，布线高低差的覆盖性、表面的平坦性优异。

具体而言，绝缘膜95将源电极62及漏电极63覆盖而设于绝缘膜94之上。绝缘膜95将覆盖发光元件3的元件绝缘膜39的侧面覆盖而设置。在绝缘膜95之上设有阳极连接布线24及对置电极26。阳极连接布线24在设于绝缘膜95的接触孔的底部与源电极62连接。对置电极26在设于绝缘膜95的接触孔的底部与漏电极63连接。

绝缘膜96将阳极连接布线24及对置电极26覆盖而设置。此外，绝缘膜96将元件绝缘膜39的上表面覆盖而设置。绝缘膜96是无机绝缘膜，可使用与上述绝缘膜92、93同样的材料、例如硅氮化膜。阳极布线23在设于绝缘膜96的接触孔的底部与阳极连接布线24连接。通过这样的构成，阳极布线23与驱动晶体管DRT电连接。

另外，阳极布线23的一部分隔着绝缘膜96与对置电极26对置。第2电容Cs2形成在隔着绝缘膜96对置的阳极布线23与对置电极26之间(参见图3)。

在基板21及散热层91之上形成发光元件3之后，在同一基板21及散热层91之上形成各晶体管。将发光元件3覆盖的元件绝缘膜39能够使用与作为栅极绝缘膜的绝缘膜92共通的材料而一体地连续形成。换言之，元件绝缘膜39及绝缘膜92在形成各晶体管的工序中还具有作为保护发光元件3的保护膜的功能。

阴极布线60在基板21的周边区域GA设于绝缘膜96之上。另外，散热层91在基板21的主面S1上从显示区域AA的与多个发光元件3及多个晶体管(例如驱动晶体管DRT)重叠的区域起遍及周边区域GA地连续设置，也设于与阴极布线60重叠的区域。

从绝缘膜92至绝缘膜95中设有在从与基板21的主面S1垂直的方向俯视下与阴极布线60及散热层91重叠的接触孔CH1、CH2。更详细而言，传热部162在与源电极62及漏电极63同一层中设于绝缘膜94之上。传热部162将从绝缘膜92、93、94贯穿的接触孔CH2的内部填充而设置，在接触孔CH2的底部与散热层91相接。

阴极布线60将从绝缘膜95贯穿的接触孔CH1的内部填充而设置。图4中以传热部161的形式示出了阴极布线60的设于接触孔CH1内的部分。阴极布线60与传热部161用相同的材料一体地形成。阴极布线60(传热部161)在接触孔CH1的底部与传热部162相接。

需要说明的是，绝缘膜96将绝缘膜95的接触孔CH1的内壁面覆盖而设置，绝缘膜96、阴极布线60(传热部161)依次层叠在接触孔CH1的内壁面。

通过这样的构成，形成于绝缘膜96上的阴极布线60、与形成于基板21的主面S1上的散热层91介由接触孔CH1、CH2而连接。但是，并不限定于此，也可以形成从绝缘膜92贯穿至绝缘膜95的1个接触孔。另外，也可以阴极布线60与传热部161以分体的方式形成。例如，以填充接触孔CH1的方式形成传热部161之后，将接触孔CH1及传热部161覆盖而设置阴极布线60。

作为阴极布线60(传热部161)及传热部162的材料，例如可使用钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)、钨(W)、铌(Nb)、铜(Cu)、碳纳米管、石墨、石墨烯或碳纳米芽(carbonnanobud)、银(Ag)、Ag合金。

图5为示出无机发光元件的温度特性的图表。图5的横轴表示发光元件3的温度，纵轴表示发光元件3的发光输出。如图5所示，发光元件3具有若温度变高则发光输出降低、发光操作变得不稳定的倾向。驱动电流从小至大的任意类型的发光元件3均具有该倾向。

如图4所示，包含氮化铝的散热层91设于基板21的主面S1与多个发光元件3及多个晶体管之间，在周边区域GA介由接触孔CH1、CH2与阴极布线60连接。

包含氮化铝的散热层91的导热率高于作为玻璃基板的基板21的导热率。例如，散热层91的导热率为285(W·m

电流在多个发光元件3中流过而产生的热如箭头A1所示传递至散热层91。散热层91具有比基板21高的导热率，能够将来自发光元件3的热高效地传导至阴极布线60。如上所述，阴极布线60以沿着基板21的外缘将显示区域AA包围的方式而设置。另外，阴极布线60及传热部161、162的导热率高于将基板21覆盖的各绝缘膜92、93、94、95、96。由此，阴极布线60及传热部161、162能够将来自发光元件3的热高效地向外部散热。

同样地，像素电路PICA所具有的多个晶体管也与散热层91重叠而设置。像素电路PICA所具有的多个晶体管之中、例如驱动晶体管DRT流过电流从而成为热源。从驱动晶体管DRT产生的热如箭头A2所示传递至散热层91。与上述同样地，阴极布线60及传热部161、162能够将来自驱动晶体管DRT的热高效地散热。

需要说明的是，上述构成只不过是一例，能够适当变更。例如，并不限于接触孔CH1、CH2从绝缘膜92、93、94、95贯穿而设置的情况。例如，散热层91与传热部162也并非一定需要直接相接，也可以在传热部162与散热层91之间设置绝缘膜。另外，图1中，在周边区域GA示出了4个接触孔CH1，也可以设有5个以上的大量的接触孔CH1。

如以上所说明的，本实施方式的显示装置1具有：基板21、设于基板21的主面S1且包含氮化铝(AlN)的散热层91、在基板21的主面S1侧设于散热层91之上的多个发光元件3及多个晶体管(例如驱动晶体管DRT)、至少将多个晶体管覆盖的绝缘膜95、在基板21的显示区域AA的外侧的周边区域GA设于绝缘膜95之上并与发光元件3的阴极电连接的阴极布线60。散热层91从与多个发光元件3及多个晶体管重叠的区域起遍及周边区域GA地连续设置，绝缘膜95中设有在从与基板21的主面S1垂直的方向俯视下与阴极布线60及散热层91与重叠的接触孔CH1、CH2。

(第2实施方式)

图6为示出第2实施方式涉及的显示装置的概略截面构成的剖视图。需要说明的是，以下说明中，对于与上述实施方式中说明过的构成要素相同的构成要素，附以同一附图标记并省略重复的说明。

如图6所示，第2实施方式涉及的显示装置1A中，发光元件3A具有层叠于p型覆盖层35之上的隧道接合层TJ。发光元件3A中，在散热层91之上依次层叠有高电阻层38、n型覆盖层37、活性层36、p型覆盖层35、隧道接合层TJ、n型覆盖层41。隧道接合层TJ通过使形成得比p型覆盖层35及n型覆盖层41薄的高浓度p型半导体层43和高浓度n型半导体层42层叠而构成。阳极电极32设于n型覆盖层41之上。

换言之，发光元件3A也可以说是在第1实施方式的发光元件3中层叠了隧道接合层TJ及n型覆盖层41来取代由AlGaN形成的p型覆盖层34的构成。

发光元件3A具有隧道接合层TJ，因此与具有由AlGaN形成的p型覆盖层34的构成相比能够谋求发光元件3A的低电阻化。其原因在于，如非专利文献1中所公开的，在利用了沿生长方向以串联的方式层叠RGB-LED而成的级联LED结构的构成中，在形成向下层LED的p型接触时，p型GaN表面层由于干式蚀刻中的等离子体曝露而劣化、向LED注入空穴成为重大课题。另一方面，只要以隧道接合(TJ)接触来代替各LED的p型接触，则成为取代p型覆盖层34而层叠了隧道接合层TJ及n型覆盖层41的结构，膜厚厚且薄层电阻低的n型覆盖层暴露在等离子体下，从而能够解决该问题。

(第3实施方式)

图7为示出第3实施方式涉及的发光元件的概略截面构成的剖视图。如图7所示，第3实施方式涉及的发光元件3中，发光元件3B(第1发光元件)与发光元件3G(第2发光元件)隔着元件绝缘膜39相邻地设置。更详细而言，发光元件3B(第1发光元件)和发光元件3G(第2发光元件)形成于与散热层91直接相接而设置的共通的高电阻层38之上。发光元件3B及发光元件3G中，在散热层91及高电阻层38之上各自依次层叠有n型覆盖层37G、活性层36G、p型覆盖层35G、隧道接合层TJ-G、n型覆盖层41G。

在发光元件3B的n型覆盖层37G、活性层36G、p型覆盖层35G、隧道接合层TJ-G、n型覆盖层41G、与发光元件3G的n型覆盖层37G、活性层36G、p型覆盖层35G、隧道接合层TJ-G、n型覆盖层41G之间设有槽部，槽部中形成有元件绝缘膜39。由此，发光元件3B与发光元件3G分开。

发光元件3G中，在n型覆盖层41G之上设有阳极电极32G，在n型覆盖层37G之上设有阴极电极33G。

发光元件3B中，在n型覆盖层41G之上还依次层叠有n型覆盖层37B、活性层36B、p型覆盖层35B、隧道接合层TJ-B、n型覆盖层41B。在n型覆盖层41B之上设有阳极电极32B，在n型覆盖层41G之上设有阴极电极33B。

即，在与基板21的主面S1垂直的方向上，发光元件3B(第1发光元件)的高度及各半导体层的层叠数、与发光元件3G(第2发光元件)的高度及各半导体层的层叠数不同。更详细而言，在与基板21的主面S1垂直的方向上，发光元件3B的阳极电极32B与高电阻层38之间的高度、和发光元件3G的阳极电极32G与高电阻层38之间的高度不同。

图8为示出第3实施方式涉及的像素电路的电路图。如图8所示，发光元件3B及发光元件3G与共通的像素电路PICA连接。像素电路PICA的构成与图3中上述的构成是同样的。本实施方式中，发光元件3B及发光元件3G分别介由开关元件SW-B、SW-G与共通的驱动晶体管DRT连接。

以通断(ON/OFF)反向的方式操作开关元件SW-B、SW-G，在发光元件3B及发光元件3G中的一者与驱动晶体管DRT连接的期间(发光期间)，使之为发光元件3B及发光元件3G中的另一者不与驱动晶体管DRT连接的期间(非发光期间)。由此，利用共通的像素电路PICA分时段地驱动发光元件3B及发光元件3G。

第3实施方式中，2个发光元件3G、3B相邻地形成，1个子像素49具备2个发光元件3G、3B及1个像素电路PICA。由此，能够缩小多个像素PIX的面积，能够谋求显示的高精细化。另外，能够抑制形成于阵列基板2中的各种晶体管及各种布线的数量。

以上对本发明的优选实施方式进行了说明，但本发明并不限于这些实施方式。实施方式中公开的内容只不过是一例，能够在不脱离本发明的要旨的范围内进行各种变更。在不脱离本发明的要旨的范围进行的适当变更当然也属于本发明的技术范畴。能够在不脱离上述的各实施方式及各变形例的要旨的范围内进行构成要素的各种省略、替换及变更中的至少一者。

附图标记说明

1、1A显示装置

2阵列基板

3、3A、3R、3G、3B发光元件

12 驱动电路

21 基板

23 阳极布线

24 阳极连接布线

26 对置电极

31 半导体层

32 阳极电极

33 阴极电极

34、35p型覆盖层

36 活性层

37 n型覆盖层

38 高电阻层

39 元件绝缘膜

60 阴极布线

91 散热层

161、162传热部

CH1、CH2接触孔

AA 显示区域

GA 周边区域

S1 主面