半导体结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着高密度、高集成度的方向发展。为了缩小半导体器件的尺寸，提高半导体器件的集成度，现有技术发展了多重图形化工艺，包括双重化图形化工艺、三重化图形化工艺及四重化图形化工艺。

多重图形化工艺能够有效降低制作小尺寸图形的难度，在形成小尺寸图形中具有重要应用。多重图形化工艺包括自对准型双重曝光(Self-Aligned Double-Patterning，SADP)技术、二次刻蚀双重图形技术和单刻蚀双重图形化技术。

半导体器件内具有导电结构，导电结构由多层导电层及位于相邻导电层之间的导电插塞构成。利用双重化图形化工艺可将设计版图通过两次光刻技术进行图形转移，以形成导电通道，在导电通道内填充金属材料以形成导电层。

但是，现有导电通道的延伸方向单一，不便于根据不同适用场景进行多样化选择。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够提高初始图形层设计的灵活性，后续以所述初始图形层作为掩膜刻蚀基底形成导电通道，有助于提高导电通道设计的灵活性。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括中心区域及边缘区域，所述边缘区域包围所述中心区域；形成覆盖所述中心区域基底表面及所述边缘区域基底表面的核心层；在所述核心层内形成第一凹槽，所述第一凹槽底部露出所述基底表面，所述第一凹槽开口呈矩形，所述矩形的至少一个顶角位于所述中心区域核心层内；在所述第一凹槽侧壁上形成侧墙，所述侧墙呈矩形环状结构；刻蚀去除所述中心区域核心层直至露出基底表面，形成第二凹槽，所述侧墙及所述边缘区域核心层构成初始图形层。

可选的，形成第一凹槽的步骤中，部分所述第一凹槽位于所述中心区域核心层内，其余所述第一凹槽位于所述边缘区域核心层内。

可选的，所述第二凹槽开口呈U型或者呈L型。

可选的，形成第一凹槽的步骤中，整个所述第一凹槽位于所述中心区域核心层内，所述第一凹槽朝向所述基底的投影位于所述中心区域基底内。

可选的，所述第二凹槽开口呈回字型。

可选的，提供基底的工艺中，所述中心区域基底表面呈矩形。

可选的，形成所述核心层后，且在形成所述第一凹槽前，还包括：对所述边缘区域核心层进行离子注入掺杂工艺，掺杂离子为刻蚀抑制离子。

可选的，所述第一凹槽的数量为一个或者多个。

可选的，形成所述第二凹槽后，还包括：以所述初始图形层为掩膜刻蚀部分厚度所述基底，形成导电通道。

可选的，提供基底的步骤中，所述基底包括：衬底；位于所述衬底上的隔离层；位于所述隔离层上的掩膜层。

可选的，形成所述导电通道的方法包括：以所述初始图形层为掩膜对所述掩膜层进行刻蚀，形成第一图形层；以所述第一图形层为掩膜对所述隔离层进行刻蚀，形成第二图形层，所述第二图形层包括第一通孔和第二通孔，所述第二通孔及所述第一通孔构成所述导电通道。

可选的，形成所述导电通道后，还包括：形成填充满所述第一通孔的第一导电层；形成填充满所述第二通孔的第二导电层。

可选的，提供基底的步骤中，所述基底还包括：覆盖所述衬底表面的刻蚀停止层，所述隔离层覆盖所述刻蚀停止层表面；形成所述第二图形层的步骤中，刻蚀所述隔离层直至露出所述刻蚀停止层表面。

可选的，提供基底的步骤中，所述基底还包括：覆盖所述掩膜层表面的氧化层；形成所述第一图形层的步骤中，还包括：以所述侧墙和所述核心层为掩膜对所述氧化层进行刻蚀。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括中心区域及边缘区域，所述边缘区域包围所述中心区域；侧墙，所述侧墙呈矩形环状结构，所述矩形环状结构的外壁的至少一个顶角位于所述中心区域基底上；核心层，所述核心层覆盖所述矩形环状结构外的边缘区域基底表面，所述核心层侧壁与所述矩形环状结构的外壁围成第二凹槽，所述侧墙及所述核心层构成初始图形层。

可选的，部分所述矩形环状结构位于所述中心区域基底上，其余所述矩形环状结构位于所述边缘区域基底上。

可选的，所述第二凹槽开口呈U型或者呈L型。

可选的，整个所述矩形环状结构位于所述中心区域基底上，所述矩形环状结构的外壁朝向所述基底的投影位于所述中心区域基底内。

可选的，所述第二凹槽开口呈回字型。

可选的，所述中心区域基底表面呈矩形。

与现有技术相比，本发明的技术方案具有以下优点：

提供基底的步骤中，所述基底包括中心区域及包围中心区域的边缘区域。形成的核心层覆盖所述中心区域及边缘区域基底表面。相较于在形成核心层后直接刻蚀去除中心区域核心层以形成凹槽，本发明的技术方案首先在核心层内形成第一凹槽，所述第一凹槽的开口呈矩形，所述矩形的至少一个顶角位于所述中心区域核心层内；所述第一凹槽的形成剩余中心区域核心层形状在相垂直的两个方向上都有延伸。在所述第一凹槽侧壁上形成侧墙后，刻蚀去除剩余中心区域核心层以形成第二凹槽，所述第二凹槽的开口形状在相垂直的两个方向上都有延伸，且第二凹槽的形状具有多种不同的类型。所述侧墙及所述边缘区域核心层构成初始图形层，后续以所述初始图形层作为掩膜刻蚀基底形成导电通道，有助于提高导电通道设计的灵活性，便于根据适用场景选择不同的导电通道设计。

附图说明

图1至图24是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图；

图25至图32为本发明另一实施例提供的半导体结构形成过程的结构示意图；

图33至图40为本发明其他实施例提供的半导体结构形成过程的结构示意图。

具体实施方式

由背景技术可知，现有导电通道的形成方法仍有待提高。

现结合一种半导体结构的形成方法进行分析，形成半导体结构的工艺步骤主要包括：提供基底；形成覆盖基底表面的核心层；在所述核心层内形成凹槽，所述凹槽开口呈长条状；在所述凹槽侧壁上形成侧墙，所述侧墙及核心层构成图形层。

所述凹槽开口呈长条状，后续以所述侧墙作为掩膜刻蚀基底形成导电通道，所述导电通道呈长条状。所述导电通道的延伸方向单一。后续在所述导电通道填充金属形成导电层，并重复上述步骤形成多层导电层。相邻所述导电层间通过导电插塞电连接，所述多层导电层及所述导电插塞构成导电结构。

由于所述导电通道的延伸方向单一，不便于根据不同适用场景进行多样化选择，导致所述导电结构的布线总长度长，造成所述导电结构在电传输过程中的能耗高。

发明人对上述导电通道的形成方法进行了研究，经创造性劳动，发明人注意到，通过在核心层内分别形成第一凹槽及第二凹槽，从而形成初始图形层，有利于提高所述初始图形层设计的灵活性，进而提高导电通道设计的灵活性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图24为本发明一实施例提供的半导体结构形成过程的结构示意图。

参考图1及图2，提供基底10，所述基底10包括中心区域Ⅰ及边缘区域Ⅱ，所述边缘区域Ⅱ包围所述中心区域Ⅰ。

图1为图2所示的基底10的沿A1A2方向的剖面图。图2中点划线示出中心区域Ⅰ及边缘区域Ⅱ的边界。

本实施例中，如图2所示，所述中心区域Ⅰ基底10表面呈矩形。所述中心区域Ⅰ基底10表面长度方向为第一方向x，所述中心区域Ⅰ基底10表面宽度方向为第二方向y，所述第二方向y与所述第一方向x垂直。

如图1所示，所述基底10包括：衬底100；位于所述衬底100上的隔离层120；位于所述隔离层120上的掩膜层130。

本实施例中，所述基底10还包括：覆盖所述衬底100表面的刻蚀停止层110，所述隔离层120覆盖所述刻蚀停止层110表面；覆盖所述掩膜层130表面的氧化层140。

所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；本实施例中，所述衬底100为硅衬底。

所述刻蚀停止层110用于在后续刻蚀形成第二图形层的过程中起到刻蚀停止的作用。

本实施例中，所述刻蚀停止层110的材料为氧化硅。在其他实施例中，所述刻蚀停止层110的材料为氮化硅或者氮氧化硅。

所述隔离层120后续能够起到图形转换层的作用。

所述隔离层120为低k(k小于3.9)介质材料。本实施例中，所述隔离层120的材料为氮化铝。在其他实施例中，所述隔离层120的材料还可以为氧化铝。

本实施例中，采用化学机械研磨工艺形成所述隔离层120。

本实施例中，所述掩膜层130的材料为氮化硅。在其他实施例中，所述掩膜层130的材料还可以为氧化硅或者氮氧化硅。

后续在所述基底10表面形成核心层，所述氧化层140位于所述核心层与所述掩膜层130之间，能够起到应力释放的作用，从而缓解所述核心层与所述掩膜层130间力的作用。

本实施例中，所述氧化层140的材料为氧化硅。在其他实施例中，所述氧化层140的材料为氧化锗。

参考图3及图4，形成覆盖所述中心区域Ⅰ基底10表面及所述边缘区域Ⅱ基底10表面的核心层150。

图3为图4沿A1A2方向的剖面图。图4中点划线示出中心区域Ⅰ及边缘区域Ⅱ的边界。

本实施例中，所述核心层150的材料为不定型碳。在其他实施例中，所述核心层150的材料还可以为非晶硅或者非晶锗。

参考图5及图6，在所述中心区域Ⅰ核心层150表面形成第一抗反射涂层161；在所述第一抗反射涂层161表面形成第一光刻胶层171。

图5为图6沿A1A2方向的剖面图。

本实施例中，所述第一抗反射涂层161的材料包括含硅的碳氧化物。

后续对所述边缘区域Ⅱ核心层150进行离子注入掺杂工艺，所述第一光刻胶层171能够起到保护所述中心区域Ⅰ核心层150的作用。

参考图7及图8，对所述边缘区域Ⅱ核心层150进行离子注入掺杂工艺，掺杂离子为刻蚀抑制离子，形成掺杂核心层151。

图7为图8沿A1A2方向的剖面图。

本实施例中，所述离子注入掺杂工艺的工艺参数包括：注入离子包括碳离子、硼离子和磷离子，所述注入离子还包括锡离子、砷离子及铟离子中的任意两种，注入离子能量为1Kev～1000Kev，剂量为1E10～1E19atoms/cm

以注入离子包括碳离子、硼离子、磷离子、锡离子及砷离子为例进行说明，分步骤注入碳离子、硼离子、磷离子、锡离子及砷离子，且随各步骤的进行，离子注入所需能量越来越高，所需剂量值也越来越大。

本实施例中，进行所述离子注入掺杂工艺之后，去除所述第一抗反射涂层161及所述第一光刻胶层171。

参考图9及图10，在所述核心层150内形成第一凹槽101，所述第一凹槽101底部露出所述基底10(参考图1)表面，所述第一凹槽101开口呈矩形，所述矩形的至少一个顶角位于所述中心区域Ⅰ核心层150内。

形成所述第一凹槽101的方法包括：在部分所述核心层150表面形成第二抗反射涂层162；在所述第二抗反射涂层162表面形成第二光刻胶层172；以所述第二光刻胶层172为掩膜刻蚀所述核心层150直至露出所述氧化层140表面，形成所述第一凹槽101；去除所述第二抗反射涂层162及所述第二光刻胶层172。

本实施例中，如图10所示，部分所述第一凹槽101位于所述中心区域Ⅰ核心层150内，其余所述第一凹槽101位于所述边缘区域Ⅱ核心层150内，即其余所述第一凹槽101位于所述掺杂核心层151内。

本实施例中，所述第一凹槽101开口呈矩形，所述矩形的两个顶角位于所述中心区域Ⅰ核心层150内，其余两个顶角位于所述掺杂核心层151内。所述矩形的长度方向平行于所述第一方向x(参考图2)，所述矩形的宽度方向平行于所述第二方向y(参考图2)。

此外，需要说明的是，所述第一凹槽101的数量为一个或者多个。本实施例中，所述第一凹槽101的数量为一个。

参考图11至图14，在所述第一凹槽101侧壁上形成侧墙180，所述侧墙180呈矩形环状结构。

图11为图12沿A1A2方向的剖面图；图13为图14沿A1A2方向的剖面图。

本实施例中，形成所述侧墙180的方法包括：如图11及图12所示，在所述中心区域Ⅰ核心层150表面、所述掺杂核心层151表面、所述第一凹槽101侧壁及所述第一凹槽101底部形成侧墙膜181；如图13及图14所示，刻蚀去除在所述中心区域Ⅰ核心层150表面、所述掺杂核心层151表面及所述第一凹槽101底部的侧墙膜181，剩余所述侧墙膜181作为所述侧墙180。

所述侧墙膜181的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述侧墙膜181的材料为氮化硅。

参考图15及16，刻蚀去除所述中心区域Ⅰ核心层150直至露出基底10表面，形成第二凹槽102，所述侧墙180及所述边缘区域Ⅱ核心层150构成初始图形层，即所述侧墙180及所述掺杂核心层151构成初始图形层。

图15为图16沿A1A2方向的剖面图。

本实施例中，所述第二凹槽102及所述第一凹槽101底部均暴露出所述氧化层140表面。

形成的所述第二凹槽102不仅在所述第一方向x(参考图2)上有延伸，而且在所述第二方向y(参考图2)上也有延伸，相较于仅朝一个方向延伸，所述第二凹槽102的走向更为多样，有助于提高所述初始图形层设计的灵活性。后续以所述初始图形层作为掩膜刻蚀基底10形成导电通道，有助于提高导电通道设计的灵活性。

本实施例中，所述第二凹槽102开口呈U型。

需要说明的是，上述以所述第一凹槽101的数量为一个为例进行说明。所述第一凹槽101的数量还可以为多个。当所述第一凹槽101的数量为多个时，所述第二凹槽102开口形状更为多样。

后续以所述初始图形层为掩膜刻蚀部分厚度所述基底10，形成导电通道。下面参考图17至图24，对形成所述导电通道的方法进行详细的介绍。

参考图17及图18，以所述初始图形层为掩膜对所述掩膜层130进行刻蚀，形成第一图形层。

图17为图18沿A1A2方向的剖面图。

本实施例中，以所述侧墙180和所述核心层150为掩膜对所述掩膜层130进行刻蚀，以形成所述第一图形层。

本实施例中，形成所述第一图形层的步骤中，还包括：以所述侧墙180和所述核心层150为掩膜对所述氧化层140进行刻蚀。

前述在所述边缘区域Ⅱ核心层150内注入刻蚀抑制离子，形成所述掺杂核心层151，由于形成第一图形层的刻蚀工艺对所述掺杂核心层151的去除速率较小，因此所述掺杂核心层151能够起到掩膜作用。

本实施例中，形成所述第一图形层后，还包括：去除所述侧墙180及所述掺杂核心层151。

参考图19至22，以所述第一图形层为掩膜对所述隔离层120进行刻蚀，形成第二图形层，所述第二图形层包括第一通孔201和第二通孔202，所述第一通孔201与所述第一凹槽101(参考图15)相对应，所述第二通孔202与所述第二凹槽102(参考图15)相对应，所述第二通孔202及所述第一通孔201构成所述导电通道。

图19为图20沿A1A2方向的剖面图；图21为图22沿A1A2方向的剖面图。

本实施例中，以所述掩膜层130及所述氧化层140为掩膜对所述隔离层120进行刻蚀，以形成所述第二图形层。

本实施例中，如图19及图20所示，形成所述第二图形层的步骤中，刻蚀所述隔离层120直至露出所述刻蚀停止层110表面。

本实施例中，如图21及图22所示，形成所述第二图形层后，还包括：去除所述掩膜层130及所述氧化层140。

所述第一通孔201与所述第一凹槽101(参考图15)开口形状相同，所述第二通孔202与所述第二凹槽102(参考图15)开口形状相同。

本实施例中，所述第二通孔202开口呈U型。

此外，需要说明的是，当上述第一凹槽101(参考图15)的数量为多个时，所述第二通孔202开口形状具有更多的类型。

本实施例中，所述第一通孔201开口呈矩形。

参考图23及图24，形成填充满所述第一通孔的第一导电层210；形成填充满所述第二通孔的第二导电层220。

图23为图24沿A1A2方向的剖面图。

所述第一导电层210及所述第二导电层220作为多层导电层中的其中一层。后续重复上述步骤以形成多层导电层，相邻所述导电层间通过导电插塞电连接，所述多层导电层及所述导电插塞构成导电结构。

所述第二导电层220不仅在所述第一方向x(参考图2)上有延伸，而且在所述第二方向y(参考图2)上也有延伸。相较于仅朝一个方向延伸的长条状导电层，所述第二导电层220的形状设计更为灵活。在形成导电结构的过程中，所述第二导电层220的走向更为多样，便于根据适用场景选择合适的所述第二导电层220的走向，有助于降低布线的总长度，提高信号传输速度，并有助于减少能耗。

本实施例中，所述第二导电层220朝向所述衬底100表面的投影呈U型。

需要说明的是，当上述第一凹槽101(参考图15)的数量为多个时，所述第二导电层220的走向更为多样，针对不同适用场景，更易精确匹配适合的第二导电层220走向，因而具有更强的灵活性。

本实施例中，所述第二导电层220的材料为铝。在其他实施例中，所述第二导电层220的材料为铜或者钨。

本实施例中，所述第一导电层210朝向所述衬底100表面的投影呈矩形。

本实施例中，所述第一导电层210的材料为铝。在其他实施例中，所述第一导电层210的材料为铜或者钨。

图25至图32为本发明另一实施例提供的半导体结构形成过程的结构示意图。

参考图25及图26，提供基底，所述基底包括中心区域Ⅰ及边缘区域Ⅱ，所述边缘区域Ⅱ包围所述中心区域Ⅰ；形成覆盖所述中心区域Ⅰ基底表面及所述边缘区域Ⅱ基底表面的核心层150；对所述边缘区域Ⅱ核心层150进行离子注入掺杂工艺，掺杂离子为刻蚀抑制离子，形成掺杂核心层151；在所述核心层150内形成第一凹槽101，所述第一凹槽101底部露出所述基底表面，所述第一凹槽101开口呈矩形，所述矩形的至少一个顶角位于所述中心区域Ⅰ核心层150内。

图25为图26沿A1A2方向的剖面图。

所述基底包括：衬底100；位于所述衬底100上的隔离层120；位于所述隔离层120上的掩膜层130。

本实施例中，所述基底还包括：覆盖所述衬底100表面的刻蚀停止层110，所述隔离层120覆盖所述刻蚀停止层110表面；覆盖所述掩膜层130表面的氧化层140。

本实施例中，如图26所示，所述矩形的一个顶角位于所述中心区域Ⅰ核心层150内，其余三个顶角位于所述边缘区域Ⅱ核心层150内，即其余三个顶角位于所述掺杂核心层151内。

参考图27至28，在所述第一凹槽101侧壁上形成侧墙180，所述侧墙180呈矩形环状结构；刻蚀去除所述中心区域Ⅰ核心层150直至露出基底表面，形成第二凹槽102，所述侧墙180及所述边缘区域Ⅱ核心层150构成初始图形层，即所述侧墙180及所述掺杂核心层151构成初始图形层。

图27为图28沿A1A2方向的剖面图。

本实施例中，所述第二凹槽102开口呈L型。

参考图29及30，以所述初始图形层为掩膜对所述掩膜层130(参考图27)进行刻蚀，形成第一图形层；以所述第一图形层为掩膜对所述隔离层120(参考图27)进行刻蚀，形成第二图形层，所述第二图形层包括第一通孔201和第二通孔202，所述第一通孔201与所述第一凹槽101(参考图27)相对应，所述第二通孔202与所述第二凹槽102(参考图27)相对应，所述第二通孔202及所述第一通孔201构成所述导电通道。

图29为图30沿A1A2方向的剖面图。

本实施例中，所述第二通孔202开口呈L型。

本实施例中，所述第一通孔201开口呈矩形。

参考图31及32，形成填充满所述第一通孔的第一导电层210；形成填充满所述第二通孔的第二导电层220。

图31为图32沿A1A2方向的剖面图。

本实施例中，所述第二导电层220朝向所述衬底100表面的投影呈L型。

图33至图40为本发明其他实施例提供的半导体结构形成过程的结构示意图。

参考图33及图34，提供基底，所述基底包括中心区域Ⅰ及边缘区域Ⅱ，所述边缘区域Ⅱ包围所述中心区域Ⅰ；形成覆盖所述中心区域Ⅰ基底表面及所述边缘区域Ⅱ基底表面的核心层150；对所述边缘区域Ⅱ核心层150进行离子注入掺杂工艺，掺杂离子为刻蚀抑制离子，形成掺杂核心层151；在所述核心层150内形成第一凹槽101，所述第一凹槽101底部露出所述基底表面，所述第一凹槽101开口呈矩形，所述矩形的至少一个顶角位于所述中心区域Ⅰ核心层150内。

图33为图34沿A1A2方向的剖面图。

所述基底包括：衬底100；位于所述衬底100上的隔离层120；位于所述隔离层120上的掩膜层130。

本实施例中，所述基底还包括：覆盖所述衬底100表面的刻蚀停止层110，所述隔离层120覆盖所述刻蚀停止层110表面；覆盖所述掩膜层130表面的氧化层140。

本实施例中，整个所述第一凹槽101位于所述中心区域Ⅰ核心层150内，所述第一凹槽101朝向所述基底的投影位于所述中心区域Ⅰ基底内。

参考图35及36，在所述第一凹槽101侧壁上形成侧墙180，所述侧墙180呈矩形环状结构；刻蚀去除所述中心区域Ⅰ核心层150直至露出基底表面，形成第二凹槽102，所述侧墙180及所述边缘区域Ⅱ核心层150构成初始图形层，即所述侧墙180及所述掺杂核心层151构成初始图形层。

图35为图36沿A1A2方向的剖面图。

本实施例中，所述第二凹槽102开口呈回字型。

参考图37及38，以所述初始图形层为掩膜对所述掩膜层130进行刻蚀，形成第一图形层；以所述第一图形层为掩膜对所述隔离层120进行刻蚀，形成第二图形层，所述第二图形层包括第一通孔201和第二通孔202，所述第一通孔201与所述第一凹槽101(参考图35)相对应，所述第二通孔202与所述第二凹槽102(参考图35)相对应，所述第二通孔202及所述第一通孔201构成所述导电通道。

图37为图38沿A1A2方向的剖面图。

本实施例中，所述第二通孔202开口呈回字型。

本实施例中，述第一通孔201开口呈矩形。

参考图39及40，形成填充满所述第一通孔的第一导电层210；形成填充满所述第二通孔的第二导电层220。

图39为图40沿A1A2方向的剖面图。

本实施例中，所述第二导电层220朝向所述衬底100表面的投影呈回字型。

参照图15及16，本发明还提供一种采用上述形成方法获得的半导体结构，包括：基底，所述基底包括中心区域Ⅰ及边缘区域Ⅱ，所述边缘区域Ⅱ包围所述中心区域Ⅰ；侧墙180，所述侧墙180呈矩形环状结构，所述矩形环状结构的外壁的至少一个顶角位于所述中心区域Ⅰ基底上；核心层，所述核心层覆盖所述矩形环状结构外的边缘区域Ⅱ基底表面，所述核心层侧壁与所述矩形环状结构的外壁围成第二凹槽102，所述侧墙180及所述核心层构成初始图形层。

本实施例中，所述核心层内掺杂有刻蚀抑制离子，构成掺杂核心层151。

本实施例中，所述中心区域Ⅰ基底表面呈矩形。

本实施例中，部分所述矩形环状结构位于所述中心区域Ⅰ基底上，其余所述矩形环状结构位于所述边缘区域Ⅱ基底上。

本实施例中，所述第二凹槽102开口呈U型。

如图27及28所示，在另一实施例中，所述第二凹槽102开口呈L型。

如图35及36所示，在其他实施例中，整个所述矩形环状结构位于所述中心区域Ⅰ基底上，所述矩形环状结构的外壁朝向所述基底的投影位于所述中心区域Ⅰ基底内。所述第二凹槽102开口呈回字型。

此外，需要说明的是，上述以所述矩形环状结构的数量为一个为例进行说明。所述矩形环状结构的数量还可以为多个。当所述矩形环状结构的数量为多个时，所述第二凹槽102开口形状更为多样。

所述基底包括：衬底100；位于所述衬底100上的隔离层120；位于所述隔离层120上的掩膜层130。

本实施例中，所述基底还包括：覆盖所述衬底100表面的刻蚀停止层110，所述隔离层120覆盖所述刻蚀停止层110表面；覆盖所述掩膜层130表面的氧化层140。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。