芯片测试中载入trim值的方法

技术领域

本发明涉及半导体集成电路测试领域，特别是指一种芯片的测试方法，具体是指芯片测试中载入trim值的方法。

背景技术

在SONOS EEPROM或者Flash芯片测试时，时常需要对模拟量的dac值进行扫描，直至搜寻到合适的dac值，即修调(Trimming)测试。采用的方法是对于每颗测试芯片 的dac值扫描方式统一从0开始扫向末尾值。芯片IP评价往往需要对高温下个性化trim的值在常温或低温下设置，或对常温下个性化trim的值在高温或低温下设置，以此来评价改变温度对产品性能的影响。但由于单独IP脱离flash,没有存储个性化trim值的寄存器，而手动一个个die（晶圆上的晶粒）逐一设置数量多时间长，对于晶圆上的die，需要对die进行逐个调试并将所得的dac值进行手动设置，然后进行下一枚die的trimming，再将所得的dac值在进行手动设置，一直到最后一颗die。

SONOS EEPROM或者Flash，需要用到不同的模拟量，比如VPOS（用于擦写的正高压），VNEG（用于擦写的负高压），ITIM（用于产生读时序的电流），ISA（读数据时的参考电流）等，用于NVM的擦写读。

工厂在进行晶圆制程工艺的时候，同一晶圆上的不同die（晶粒），不同批次晶圆上的die，生产过程都会有差异，导致不同die间的模拟量值有差异。如果VPOS，VNEG电压有差异，会加大不同die的擦写程度；如果ITIM有差异，不同die的read timing（读时序）有差异；如果ISA有差异，不同die的差异会增大。差异太大，也可能导致擦写读失败。

因此所有die的模拟量都要可调，让不同die的模拟量基本相当。所有die有相同的擦写读条件，存储器的表现就会更加可靠。

一个模拟量对应3～5位的trimming bits，模拟量可以有8～32档可选。各trimming bits在CP1 trim（CP,探针测试）后确定，然后写入到SONOS NVM的特别字线special word line3（SWL3）。CP筛选后，SWL3禁止擦写，只允许读。一个SONOS cell中写入一位trim bit值，如图1所示，用SA来分辨是“1”cell（cell没有电流）还是“0”cell（cell有电流）。

只有载入trim值后，SONOS IP才允许进入各种工作模式。其工作模式才会满足芯片手册中规定的规格性能参数（SPEC）。

载入trim值，是在没有trim ITIM和ISA的情况下，把写在NVM SWL3中的正反trim值，可靠地读出来，载入到BIST（内建自测试技术）的寄存器内。

发明内容

本发明所要解决的技术问题在于提供一种芯片测试中载入trim值的方法，针对存储器的存储单元，进行trimming bit值的写入：

在进行trimming bit值的写入时，同时将一个trimming bit值写入到2个或者更多的存储单元中。

进一步的改进是，通过2个或更多个存储器单元中写入相同的trimming bit值，在载入trimming bit值后再进行读取的时候，同时选中全部的写入所述的相同的trimmingbit值的2个或更多个存储单元，由SA来判定所选中的全部的2个或更多的存储单元中存储的trimming bit值为“1”或者是为“0”，由于有更多的存储单元提供数据进行对比，提高了数据读取的窗口。

进一步的改进是，所述的2个或者更多的存储单元，是位于存储器存储单元阵列中的同一列上相邻的2个或者连续的多个存储单元。

进一步的改进是，所述的SA为存储器中进行数据读出的感测放大器。

进一步的改进是，所述的存储单元中进行trimming bit值的写入时，还包括写入trimming bit值的反值，即原trimming bit值为“1”的情况下，同时写入其反值“0”；在读出数据时可进行读出后的相互比较验证。

进一步的改进是，所述的trimming bit值，是通过特别字线SWL写入到存储单元中；即所述的trimming bit值通过选择管存储于SONOS存储管中。

进一步的改进是，在读出存储单元中trimming bit值时，采用低于存储器正常读写的时序，即更慢的时序来读出存储单元中存储的trimming bit值，包括同时读出原值和其反值，以进行相互的校验。

进一步的改进是，所述采用低于存储器正常读写的时序，是在存储器芯片上电后，BIST内部寄存器设置为默认值，ITIM的默认dac值全部设置为最低值“0”，此时的读时序最慢。

本发明所述的芯片测试中载入trim值的方法，针对存储器芯片中测试时的trimming bit值的写入，将一个trimming bit值由传统的单存储器单元写入改为同时不少于2个存储器单元的写入，实现读窗口的扩大，同时还可同时写入当前trimming bit值的反值以用于读出后的相互比较校验，提高数据读出的稳定性。

附图说明

图1 是现有的把一个trimming bit值写入到一个SONOS存储器单元中的示意图。

图2 是本发明中把一个trimming bit值同时写入到相邻的2个SONOS存储器单元中的示意图。

具体实施方式

以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。

本发明所述的芯片测试中载入trim值的方法，针对存储器的存储单元，进行trimming bit值的写入。本实施例涉及一种如图2所示的SONOS存储器单元，图2中所示是在存储单单元阵列中截取了2个存储器单元，每一个存储器单元包含有两个晶体管，一只选择管以及一只SONOS存储管，依次串接形成，晶体管源漏端形成位线SL，各晶体管的栅极端形成SWL线，图中所示的是第二及第三存储单元，引出第二特别字线SWL2及第三特别字线SWL3。

对上述的存储器单元在进行trimming bit值的写入时，同时将一个trimming bit值写入到2个或者更多的存储单元中。所述的2个或者更多的存储单元，是位于存储器存储单元阵列中的同一列上相邻的2个或者连续的多个存储单元。本实施例展示同时写入2个存储单元，通过在2个存储单元中同时写入相同的trimming bit值，即在图2所示的两个存储单元中，分别在SWL2和SWL3中同时写入相同的trimming bit值，比如都写“1”。通过特别字线SWL2和SWL3写入到存储单元中，即所述的trimming bit值通过选择管存储于SONOS存储管中。图2中的fnpass为选择管，在读取存储管中的数据时，选择管的栅极电压被拉高。在载入trimming bit值进行读取的时候，同时选中全部的写入所述的相同的trimming bit值的2个存储单元，由进行数据读出的感测放大器SA来判定所选中的全部的2个存储单元中存储的trimming bit值为“1”或者是为“0”，由于有更多的存储单元提供数据进行对比，提高了数据读取的窗口。

同时，还可以增加一项写入值，即所述的存储单元中进行trimming bit值的写入时，还可以同时写入trimming bit值的反值，即假如存储单元中原trimming bit值为“1”的情况下，还同时写入其反值“0”；这样可以在读出数据时可进行读出后的相互比较验证，可通过反值来验证存储的原值是否正确。

在读出存储单元中trimming bit值时，采用低于存储器正常读写的时序，即更慢的时序来读出存储单元中存储的trimming bit值，包括同时读出原值和其反值，以进行相互的校验。一般来说，存储器芯片上电后，BIST内部寄存器设置为默认值，在把ITIM的默认dac值全部设置为最低档即全“0”状态时，此时的读时序最慢。写入2个或更多个SONOS存储单元内的trimming bit值有更大的电流窗口，用相对较慢的时序，读取存储单元中的正反trimming bit值，读出后验证正反值。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。