半导体装置结构及其形成方法

技术领域

本发明实施例涉及半导体制造技术，尤其涉及具有纳米结构的半导体装置结构及其形成方法。

背景技术

半导体集成电路(integrated circuit，IC)产业已经历了快速的成长。集成电路材料和设计上的技术进展已产生了数个世代的集成电路。每一世代皆较前一世代具有更小且更复杂的电路。然而，这样的进展增加了加工和制造集成电路的复杂度。

在集成电路演进的历程中，当几何尺寸(亦即使用生产工艺可以产生的最小元件(或线))缩减时，功能密度(亦即单位芯片面积的互连装置数量)通常也增加。这种尺寸微缩的工艺通常通过提高生产效率及降低相关成本而提供一些效益。

然而，由于部件尺寸持续降低，生产工艺持续变得更难以进行。因此，以越来越小的尺寸形成可靠的半导体装置是一项挑战。

发明内容

根据一些实施例，提供一种半导体装置结构。此半导体装置结构包含基底；在基底上方的第一纳米结构；在基底上方并围绕第一纳米结构的栅极堆叠；在基底上方的第一源极/漏极结构和第二源极/漏极结构，其中栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间；内间隔层，覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间，其中第一纳米结构穿过内间隔层；以及在栅极堆叠上方并延伸到内间隔层中的介电结构。

根据另一些实施例，提供一种半导体装置结构。此半导体装置结构包含基底，具有基座和基座上方的鳍片；在鳍片上方的纳米结构；包覆环绕鳍片和纳米结构的栅极堆叠；在鳍片上方的第一源极/漏极结构和第二源极/漏极结构，其中栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间；内间隔层，覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间，其中内间隔层围绕栅极堆叠和第一源极/漏极结构之间的纳米结构；在栅极堆叠上方的介电结构，其中介电结构具有向第一源极/漏极结构延伸的延伸部，且内间隔层围绕延伸部。

根据又另一些实施例，提供一种半导体装置结构的形成方法。此方法包含提供基底、第一纳米结构、第二纳米结构、内间隔层、第一源极/漏极结构、第二源极/漏极结构、介电层和栅极堆叠，其中第一纳米结构在第二纳米结构和基底之间，栅极堆叠围绕第一纳米结构和第二纳米结构，栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间，内间隔层在栅极堆叠和第一源极/漏极结构之间，且介电层在第一源极/漏极结构和第二源极/漏极结构上方；移除第二纳米结构上方的栅极堆叠的第一部分，以在介电层中形成沟槽；移除沟槽下方的第二纳米结构的第二部分；经由沟槽移除内间隔层上方的第二纳米结构的第三部分；以及包含在沟槽中形成介电结构。

附图说明

通过以下的详细描述配合所附附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。

图1A～图1N是根据一些实施例之用于形成半导体装置结构的工艺的各个阶段的剖面示意图。

图1A-1是根据一些实施例的图1A的半导体装置结构的透视图。

图1N-1是根据一些实施例的图1N的半导体装置结构的透视图。

图2是根据一些实施例的半导体装置结构的剖面示意图。

图3是根据一些实施例的半导体装置结构的剖面示意图。

图4是根据一些实施例的半导体装置结构的剖面示意图。

图5是根据一些实施例的半导体装置结构的剖面示意图。

图6是根据一些实施例的半导体装置结构的剖面示意图。

图7A是根据一些实施例的半导体装置结构的俯视图。

图7B是根据一些实施例的沿着图7A中的剖面线7B-7B’示出半导体装置结构的剖面示意图。

图7C是根据一些实施例的沿着图7A中的剖面线7C-7C’示出半导体装置结构的剖面示意图。

图7D是根据一些实施例的沿着图7A中的剖面线7D-7D’示出半导体装置结构的剖面示意图。

图8是根据一些实施例的半导体装置结构的剖面示意图。

图9是根据一些实施例的半导体装置结构的剖面示意图。

图10A～图10G是根据一些实施例的用于形成半导体装置结构的工艺的各个阶段的透视图。

图10G-1是根据一些实施例的图10G的半导体装置结构的透视图。

附图标记如下：

1A,1A’,1N,1N’,7B,7B’,7C,7C’,7D,7D’,10G,10G’:剖面线

100,200,300,400,500,600,700,800,900:半导体装置结构

110:基底

111,126d,166,181,194,211,212a,214a,216a,218,222,251,916,922,932:顶表面

112:基座

114:鳍片

120:纳米结构堆叠

120a,126a,128a,164,174,TR1,TR2:沟槽

121,122,123,124,125,126,127,128:纳米结构

121a,122a,123a,124a,125a,126a’,126s,127a,128a’,128s,142a,144a,152,162,172:侧壁

126b,126c,128b,128c,701,702,703:部分

130:隔离层

140,210:栅极堆叠

142,212:栅极介电层

144:栅极电极

150,240:掩模层

160:间隔结构

170:内间隔层

176:上表面

180:源极/漏极结构

190,250a,910:介电层

192,256,912,914:通孔

214:功函数金属层

216:栅极电极层

220,810,920,930:接触结构

230:抗反射层

242:开口

250:介电结构

252,254:延伸部

252a,254a:空隙

D1,D2:距离

W1,W2,W3,W4,W5:宽度

具体实施方式

以下内容提供许多不同实施例或范例，用于实施本发明实施例的不同部件。组件和配置的具体范例描述如下，以简化本发明实施例。当然，这些仅仅是范例，并非用于限定本发明实施例。举例来说，叙述中若提及第一部件形成于第二部件上或上方，可能包含形成第一部件和第二部件直接接触的实施例，也可能包含额外的部件形成于第一部件和第二部件之间，使得第一部件和第二部件不直接接触的实施例。另外，本发明实施例在不同范例中可重复使用参考标号及/或字母。此重复是为了简化和清楚的目的，并非代表所讨论的不同实施例及/或组态之间有特定的关系。

此外，本文可能使用空间相对用语，例如“在……之下”、“在……下方”、“下方的”、“在……上方”、“上方的”及类似的用词，这些空间相对用语为了便于描述如图所示的一个(些)元件或部件与另一个(些)元件或部件之间的关系。这些空间相对用语包含使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则在此所使用的空间相对形容词也将依转向后的方位来解释。

本技术领域中技术人员将理解说明书中的用语“大致上”或“约”，例如“大致上平坦”或“大致上共平面”等。在一些实施例中，形容词大致上可以被移除。在适用的情况下，用语“大致上”也可以包含具有“整个”、“完全”、“全部”等实施方式。用语“约”与特定距离或尺寸的结合应被解释为不排除与指定距离或尺寸的偏差。用语“大致上”或“约”可以在不同技术中变化并且在本技术领域中技术人员所理解的偏差范围内。举例来说，用语“大致上”或“约”也可以关于指定的90％或更高，例如指定的95％或更高，特别是指定的99％或更高，包含指定的100％，但本发明不限于此。此外，例如“大致上平行”或“大致上垂直”的用语可以解释为不排除与指定排列的微小偏差，并且可以包含例如高达10°的偏差。单词“大致上”不排除“完全”，例如“大致上不含”Y的组合物可以完全不含Y。

描述本发明实施例中的一些实施例。可以在这些实施例中描述的阶段之前、期间及/或之后提供额外的操作。对于不同的实施例，可以替换或消除所描述的一些阶段。可以将额外的部件添加到半导体装置结构。对于不同的实施例，可以替换或消除以下描述的一些部件。虽然以采用特定顺序进行的操作讨论一些实施例，但可以采用其他逻辑顺序来进行这些操作。

可以通过任何合适的方法来图案化全绕式栅极(gate all around，GAA)晶体管结构。举例来说，可以使用一或多种光学光刻工艺来图案化结构，包含双重图案化或多重图案化工艺。通常而言，双重图案化或多重图案化工艺结合光学光刻和自对准工艺，允许产生的图案的例如节距(pitches)小于使用单一、直接光学光刻工艺所获得的图案的节距。举例来说，在一实施例中，在基底上方形成牺牲层，并使用光学光刻工艺将牺牲层图案化。使用自对准工艺在图案化的牺牲层旁边形成间隔物。然后移除牺牲层，接着可以使用剩余的间隔物来图案化全绕式栅极结构。

图1A～图1N是根据一些实施例的用于形成半导体装置结构的工艺的各个阶段的剖面示意图。图1A-1是根据一些实施例的图1A的半导体装置结构的透视图。图1A是根据一些实施例的沿着图1A-1中的剖面线1A-1A’示出的半导体装置结构的剖面示意图。

根据一些实施例，如图1A和图1A-1所示，提供基底110。根据一些实施例，基底110具有基座112和在基座112上方的鳍片114。基底110包含例如半导体基底。举例来说，基底110包含半导体晶片(例如硅晶片)或半导体晶片的一部分。

在一些实施例中，基底110由元素半导体材料制成，其包含单晶结构、多晶结构或非晶结构的硅或锗。在一些其他实施例中，基底110由化合物半导体制成，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、合金半导体，例如SiGe或GaAsP、或前述的组合。基底110也可以包含多层半导体、绝缘体上覆半导体(semiconductor on insulator，SOI)(例如绝缘体上覆硅或绝缘体上覆锗)或前述的组合。

根据一些实施例，如图1A和图1A-1所示，在鳍片114上方形成纳米结构堆叠120。根据一些实施例，纳米结构堆叠120包含纳米结构121、122、123、124、125、126、127和128。

根据一些实施例，纳米结构121、122、123、124、125、126、127和128依序堆叠在鳍片114上。根据一些实施例，纳米结构121、122、123、124、125、126、127和128包含纳米线或纳米片。

根据一些实施例，纳米结构121、123、125和127由相同的第一材料制成。根据一些实施例，第一材料不同于基底110的材料。根据一些实施例，第一材料包含元素半导体材料，其包含单晶结构、多晶结构或非晶结构的硅或锗。

根据一些实施例，第一材料包含化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、合金半导体，例如SiGe或GaAsP、或前述的组合。

根据一些实施例，纳米结构122、124、126和128由相同的第二材料制成。根据一些实施例，第二材料不同于第一材料。根据一些实施例，第二材料与基底110的材料相同。根据一些实施例，第二材料包含元素半导体材料，其包含单晶结构、多晶结构或非晶结构的硅或锗。

根据一些实施例，第二材料包含化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、合金半导体，例如SiGe或GaAsP、或前述的组合。

根据一些实施例，如图1A-1和图1A所示，在基座112上方形成隔离层130。根据一些实施例，鳍片114部分地嵌入隔离层130中。根据一些实施例，隔离层130围绕鳍片114。

根据一些实施例，隔离层130由介电材料制成，例如含氧化物的材料(例如氧化硅)、含氮氧化物的材料(例如氮氧化硅)、低介电常数(low-k)材料、多孔介电材料、玻璃或前述的组合。根据一些实施例，玻璃包含硼硅酸盐玻璃(borosilicate glass，BSG)、磷硅酸盐玻璃(phosphoric silicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicateglass，BPSG)、氟硅酸盐玻璃(fluorinated silicate glass，FSG)或前述的组合。

根据一些实施例，隔离层130的形成使用沉积工艺(或旋转涂布工艺)、化学机械研磨工艺和回蚀刻(etching back)工艺。根据一些实施例，沉积工艺包含化学气相沉积(chemical vapor deposition，CVD)工艺、高密度等离子体化学气相沉积(high densityplasma chemical vapor deposition，HDPCVD)工艺、可流动式化学气相沉积(flowablechemical vapor deposition，FCVD)工艺、溅镀(sputtering)工艺或前述的组合。

根据一些实施例，如图1A和图1A-1所示，在纳米结构堆叠120、鳍片114和隔离层130上方形成栅极堆叠140和掩模层150。根据一些实施例，栅极堆叠140包含栅极介电层142和栅极电极144。根据一些实施例，栅极电极144在栅极介电层142上方。

根据一些实施例，栅极介电层142位于栅极电极144和纳米结构堆叠120之间。根据一些实施例，栅极介电层142也位于栅极电极144和鳍片114之间。根据一些实施例，栅极介电层142位于栅极电极144和隔离层130之间。

根据一些实施例，栅极介电层142由含氧化物的材料制成，例如氧化硅。根据一些实施例，栅极介电层142的形成使用化学气相沉积工艺和蚀刻工艺。根据一些实施例，栅极电极144由半导体材料制成，例如多晶硅。根据一些实施例，栅极电极144的形成使用化学气相沉积工艺和蚀刻工艺。

根据一些实施例，掩模层150位于栅极堆叠140上方。根据一些实施例，掩模层150由与栅极堆叠140不同的材料制成。根据一些实施例，掩模层150由氮化物(例如氮化硅)或氧氮化物(例如氧氮化硅)制成。

根据一些实施例，如图1A和图1A-1所示，在栅极介电层142、栅极电极144和掩模层150的侧壁142a、144a和152上方形成间隔结构160。根据一些实施例，间隔结构160围绕栅极堆叠140和掩模层150。根据一些实施例，间隔结构160位于纳米结构堆叠120、鳍片结构114和隔离层130上方。

根据一些实施例，间隔结构160包含绝缘材料，例如氧化硅、氮化硅、氮氧化硅或碳化硅。根据一些实施例，间隔结构160由与栅极堆叠140和掩模层150的材料不同的材料制成。根据一些实施例，间隔结构160的形成包含沉积工艺和各向异性蚀刻工艺。

根据一些实施例，如图1B所示，移除纳米结构121、123、125和127的未被栅极堆叠140和间隔结构160覆盖的端部。根据一些实施例，移除工艺在纳米结构堆叠120中形成沟槽120a。

根据一些实施例，如图1B所示，纳米结构121、123、125和127的侧壁121a、123a、125a和127a与间隔结构160的侧壁162大致上对准(或大致上共平面)。根据一些实施例，移除工艺包含蚀刻工艺。根据一些实施例，蚀刻工艺包含各向异性蚀刻工艺，例如干式蚀刻工艺。

根据一些实施例，如图1C所示，经由沟槽120a移除纳米结构121、123、125和127的一部分。根据一些实施例，移除工艺包含蚀刻工艺，例如干式蚀刻工艺或湿式蚀刻工艺。

根据一些实施例，如图1C所示，在纳米结构121、123、125和127的侧壁121a、123a、125a和127a上方形成内间隔层170。根据一些实施例，内间隔层170直接接触侧壁121a、123a、125a和127a。根据一些实施例，如图1C所示，内间隔层170的侧壁172与隔离结构160的侧壁162大致上对准(或大致上共平面)。

根据一些实施例，内间隔层170由绝缘材料制成，例如含氧化物的材料(例如氧化硅)、含氮化物的材料(例如氮化硅)、含氮氧化物的材料(例如氮氧化硅)、含碳化物的材料(例如碳化硅)、高介电常数材料(例如HfO

根据一些实施例，用语“高介电常数材料”是指介电常数大于二氧化硅的介电常数的材料。根据一些实施例，用语“低介电常数材料”是指介电常数小于二氧化硅的介电常数的材料。

在一些实施例中，内间隔层170的形成使用沉积工艺和蚀刻工艺。根据一些实施例，沉积工艺包含物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺或类似的工艺。

在一些其他实施例中，内间隔层170的形成使用选择性沉积工艺，例如原子层沉积工艺。在一些其他实施例中，不进行经由沟槽120a来移除纳米结构121、123、125和127的一部分，而是通过经由沟槽120a直接氧化纳米结构121、123、125和127的一部分来形成内间隔层170。

根据一些实施例，如图1D所示，在沟槽120a中形成源极/漏极结构180，例如应力源结构。根据一些实施例，源极/漏极结构180围绕纳米结构122、124、126和128。根据一些实施例，源极/漏极结构180直接接触纳米结构122、124、126和128、间隔结构160、内间隔层170和基底110。

在一些实施例中，源极/漏极结构180由半导体材料(例如硅锗)制成。在一些实施例中，以P型掺质掺杂源极/漏极结构180。根据一些实施例，P型掺质包含IIIA族元素。IIIA族元素包含硼或其他合适的材料。

在一些其他实施例中，源极/漏极结构180由半导体材料(例如硅或碳化硅)制成。根据一些实施例，以N型掺质掺杂源极/漏极结构180，例如VA族元素。VA族元素包含磷(P)、锑(Sb)或其他合适的VA族材料。根据一些实施例，使用外延工艺形成源极/漏极结构180。

根据一些实施例，如图1D所示，在源极/漏极结构180上方形成介电层190。根据一些实施例，介电层190包含介电材料，例如含氧化物的材料(例如氧化硅)、含氮氧化物的材料(例如氮氧化硅)、低介电常数材料、多孔介电材料、玻璃或前述的组合。

根据一些实施例，玻璃包含硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)或前述的组合。根据一些实施例，通过沉积工艺(例如化学气相沉积工艺)和平坦化工艺(例如化学机械研磨工艺)形成介电层190。

根据一些实施例，如图1D和图1E所示，移除栅极堆叠140和掩模层150。根据一些实施例，移除工艺在间隔结构160中形成沟槽164。根据一些实施例，如图1D和图1E所示，经由沟槽164移除纳米结构121、123、125和127。根据一些实施例，用于移除栅极堆叠140、掩模层150以及纳米结构121、123、125和127的移除工艺包含蚀刻工艺，例如湿式蚀刻工艺或干式蚀刻工艺。

根据一些实施例，如图1E所示，在沟槽164中形成栅极堆叠210。根据一些实施例，栅极堆叠210围绕纳米结构122、124、126和128。根据一些实施例，纳米结构122、124、126和128穿过栅极堆叠210、内间隔层170和源极/漏极结构180。根据一些实施例，栅极堆叠210包含栅极介电层212、功函数金属层214和栅极电极层216。

根据一些实施例，栅极介电层212顺应性地(conformally)覆盖纳米结构122、124、126和128以及沟槽164的内壁和底表面。根据一些实施例，栅极介电层212由高介电常数材料制成，例如HfO

根据一些实施例，在栅极介电层212上方顺应性地形成功函数金属层214。功函数金属层214由含钛材料(例如TiN或TiSiN)、含钽材料(例如TaN)或其他合适的导电材料制成。功函数金属层214的形成使用原子层沉积工艺或其他合适的工艺。

根据一些实施例，在功函数金属层214上方形成栅极电极层216。栅极电极层216由金属(例如W、Al、Ta、Ti或Au)、金属氮化物(TiN或TaN)或其他合适的导电材料制成。栅极电极层216的形成使用原子层沉积工艺或其他合适的工艺。

根据一些实施例，如图1F所示，移除介电层190的一部分以在介电层190中形成通孔192。根据一些实施例，通孔192暴露出其下方的源极/漏极结构180。根据一些实施例，移除工艺包含蚀刻工艺，例如各向异性蚀刻工艺(例如干式蚀刻工艺)。

根据一些实施例，如图1F所示，在通孔192中形成接触结构220。根据一些实施例，接触结构220与其下方的源极/漏极结构180电性连接。根据一些实施例，接触结构220直接接触其下方的源极/漏极结构180。根据一些实施例，如图1F所示，接触结构220、介电层190、间隔结构160和栅极堆叠210的顶表面222、194、166和218大致上共平面。

根据一些实施例，接触结构220由金属(例如钨、铝、铜或钴)、前述的合金或类似的材料制成。根据一些实施例，接触结构220的形成使用沉积工艺(例如物理气相沉积工艺或化学气相沉积工艺)和平坦化工艺(例如化学机械研磨工艺)。

根据一些实施例，如图1G所示，在接触结构220、介电层190、间隔结构160和栅极堆叠210上方形成抗反射层230。抗反射层230由金属(例如Cr)、半导体、氮化物(例如CrN、SiN、TiN或TiSiN)、氧化物(CrON或Cr

根据一些实施例，如图1G所示，在抗反射层230上方形成掩模层240。根据一些实施例，掩模层240具有开口242。根据一些实施例，开口242暴露出在栅极堆叠210上方的抗反射层230的一部分。根据一些实施例，掩模层240由聚合物材料制成，例如光刻胶材料。根据一些实施例，掩模层240的形成使用旋转涂布工艺和光学光刻工艺。

根据一些实施例，如图1G所示，在形成掩模层240之后，对掩模层240和抗反射层230进行除渣(descum)工艺，以移除形成掩模层240所产生的残留物。根据一些实施例，移除工艺包含蚀刻工艺，例如等离子体蚀刻工艺。根据一些实施例，等离子体蚀刻工艺的工艺气体包含氮气(N

此后，根据一些实施例，如图1H所示，移除由开口242暴露出的抗反射层230。根据一些实施例，移除工艺包含蚀刻工艺，例如等离子体蚀刻工艺。根据一些实施例，等离子体蚀刻工艺的工艺气体包含氯(Cl

此后，根据一些实施例，如图1H所示，移除纳米结构128上方和在沟槽164中的栅极堆叠210的一部分。根据一些实施例，移除工艺包含蚀刻工艺，例如等离子体蚀刻工艺。根据一些实施例，等离子体蚀刻工艺的工艺气体包含氯(Cl

此后，根据一些实施例，如图1H所示，在掩模层240、抗反射层230、间隔结构160和纳米结构128上进行清洁工艺，以移除前述工艺产生的残留物。

根据一些实施例，清洁工艺包含蚀刻工艺，例如等离子体蚀刻工艺。根据一些实施例，等离子体蚀刻工艺的工艺气体包含二亚胺(diazene)(N

根据一些实施例，在相同的等离子体腔室(未示出)中进行图1G的除渣工艺、图1H的由开口242暴露出的抗反射层230和纳米结构128上方的栅极堆叠210的一部分的移除工艺以及清洁工艺。也就是说，根据一些实施例，原位(in-situ)进行前述移除工艺和前述清洁工艺。

根据一些实施例，等离子体腔室具有静电吸盘(electrostatic chuck，ESC)和腔室壁。根据一些实施例，腔室壁围绕静电吸盘。根据一些实施例，静电吸盘用于支撑晶片(例如基底110)。根据一些实施例，等离子体腔室的温度(或处理温度)在约60℃至约120℃的范围。

此后，根据一些实施例，如图1I所示，经由沟槽164移除在间隔结构160的沟槽164下方的纳米结构128，以在纳米结构128中形成沟槽128a。根据一些实施例，纳米结构128被沟槽128a分成部分128b和128c。根据一些实施例，部分128b和128c彼此间隔开。

根据一些实施例，移除工艺包含蚀刻工艺，例如各向异性蚀刻工艺(例如等离子体蚀刻工艺)。根据一些实施例，等离子体蚀刻工艺的工艺气体包含溴化氢(HBr)、氧气(O

此后，根据一些实施例，如图1I所示，对纳米结构128进行过蚀刻工艺，以移除沟槽164下方的纳米结构128的移除工艺所产生的残留物。根据一些实施例，过蚀刻工艺包含等离子体蚀刻工艺。

根据一些实施例，等离子体蚀刻工艺的工艺气体包含三氟化氮(NF

此后，根据一些实施例，如图1J所示，移除纳米结构126上方和内间隔层170的沟槽174中的栅极堆叠210的一部分。根据一些实施例，移除工艺包含蚀刻工艺，例如等离子体蚀刻工艺。根据一些实施例，等离子体蚀刻工艺的工艺气体包含氯(Cl

此后，根据一些实施例，如图1J所示，对掩模层240、抗反射层230、间隔结构160、内间隔层170以及纳米结构126和128进行清洁工艺以移除前述工艺所产生的残留物。根据一些实施例，清洁工艺包含蚀刻工艺，例如等离子体蚀刻工艺。

根据一些实施例，等离子体蚀刻工艺的工艺气体包含二亚胺(N

此后，根据一些实施例，如图1K所示，经由沟槽164移除间隔结构160的沟槽164下方的纳米结构126，以在纳米结构126中形成沟槽126a。根据一些实施例，纳米结构126被沟槽126a分为部分126b和126c。根据一些实施例，部分126b和126c彼此间隔开。

根据一些实施例，移除工艺包含蚀刻工艺，例如各向异性蚀刻工艺(例如等离子体蚀刻工艺)。根据一些实施例，等离子体蚀刻工艺的工艺气体包含溴化氢(HBr)、氧气(O

此后，根据一些实施例，如图1K所示，对纳米结构126进行过蚀刻工艺，以移除沟槽164下的纳米结构126的移除工艺所产生的残留物。根据一些实施例，过蚀刻工艺包含等离子体蚀刻工艺。

根据一些实施例，等离子体蚀刻工艺的工艺气体包含三氟化氮(NF

根据一些实施例，在一些实施例中，在相同的等离子体腔室(未示出)中进行图1G的除渣工艺、图1H的由开口242暴露出的抗反射层230和纳米结构128上方的栅极堆叠210的一部分的移除工艺和清洁工艺、图1I在沟槽164下方的纳米结构128的移除工艺和过蚀刻工艺、图1J在纳米结构126上方的栅极堆叠210的一部分的移除工艺和清洁工艺、图1K在沟槽164下方的纳米结构126的移除工艺和过蚀刻工艺。也就是说，根据一些实施例，原位进行前述除渣工艺、前述移除工艺、前述清洁工艺和前述过蚀刻工艺。

根据一些实施例，如图1K和图1L所示，经由间隔结构160的沟槽164从纳米结构126和128的侧壁126s和128s移除纳米结构126和128的一部分。根据一些实施例，移除工艺使沟槽126a和128a加宽。根据一些实施例，在移除工艺之后，沟槽126a延伸到内间隔层170中，并且沟槽128a在间隔结构160和内间隔层170之间延伸。

根据一些实施例，移除工艺还移除纳米结构124上方的栅极堆叠210的上部。根据一些实施例，在移除工艺之后，栅极介电层212、功函数金属层214和栅极电极层216的顶表面212a、214a和216a大致上共平面。

根据一些实施例，顶表面212a、214a和216a低于纳米结构126的顶表面126d。根据一些实施例，顶表面212a、214a和216a低于内间隔层170的上表面176。根据一些实施例，移除工艺包含各向同性蚀刻工艺，例如(横向)湿式蚀刻工艺。

根据一些实施例，如图1M所示，移除抗反射层230和掩模层240。根据一些实施例，移除工艺包含蚀刻工艺，例如等离子体蚀刻工艺。根据一些实施例，如图1M所示，在间隔结构160、纳米结构128、内间隔层170和纳米结构126的沟槽164、128a、174和126a中形成介电层250a。

根据一些实施例，介电层250a由低介电常数介电材料制成。根据一些实施例，在一些其他实施例中，介电层250a由绝缘材料制成，例如含氧化物的材料(例如氧化硅)、含氮化物的材料(例如氮化硅)、含氮氧化物的材料(例如氮氧化硅)或含碳化物的材料(例如碳化硅)。

根据一些实施例，介电层250a的形成使用沉积工艺。根据一些实施例，沉积工艺包含原子层沉积(atomic layer deposition，ALD)工艺、化学气相沉积(CVD)工艺、高密度等离子体化学气相沉积(HDPCVD)工艺、可流动式化学气相沉积(FCVD)工艺、溅镀工艺或前述的组合。

图1N-1是根据一些实施例的图1N的半导体装置结构的透视图。图1N是根据一些实施例的沿着图1N-1中的剖面线1N-1N’示出的半导体装置结构的剖面示意图。

根据一些实施例，如图1M、图1N和图1N-1所示，移除在沟槽164、128a、174和126a以外的介电层250a的一部分。根据一些实施例，留在沟槽164、128a、174和126a中的介电层250a形成介电结构250。根据一些实施例，在此步骤中，大致形成了半导体装置结构100。

根据一些实施例，接触结构220、介电层190、间隔结构160和介电结构250的顶表面222、194、166和251大致上共平面。根据一些实施例，介电结构250横向地延伸到内间隔层170中。根据一些实施例，介电结构250在内间隔层170和间隔结构160之间横向延伸。

根据一些实施例，介电结构250直接接触纳米结构126和128。根据一些实施例，介电结构250直接接触栅极介电层212、功函数金属层214和栅极电极层216。

在一些实施例中，栅极堆叠210的顶表面211与基底110的顶表面111之间的距离D1小于源极/漏极结构180的顶表面181与顶表面之间的距离D2。根据一些实施例，介电结构250穿过栅极堆叠210上方的纳米结构126和128。

根据一些实施例，介电结构250具有延伸部252和254。根据一些实施例，延伸部252在内间隔层170和间隔结构160之间。根据一些实施例，延伸部254穿透到内间隔层170中。也就是说，根据一些实施例，内间隔层170围绕延伸部254。

根据一些实施例，延伸部254穿过内间隔层170。根据一些实施例，间隔结构160的宽度W1、延伸部252的宽度W2和延伸部254的宽度W3大致上彼此相等。

根据一些实施例，纳米结构126(包含部分126b和126c)不延伸到内间隔层170中。根据一些实施例，纳米结构128(包含部分128b和128c)不在内间隔层170和间隔结构160之间延伸。根据一些实施例，移除工艺包含平坦化工艺，例如化学研磨工艺。

根据一些实施例，由于移除内间隔层170中的纳米结构126的一部分，纳米结构126与栅极堆叠210之间的距离增加。因此，根据一些实施例，降低了栅极堆叠210与纳米结构126之间的寄生电容。

类似地，根据一些实施例，由于移除内间隔层170上方的纳米结构128的一部分，纳米结构128与栅极堆叠210之间的距离增加。因此，根据一些实施例，降低了栅极堆叠210和纳米结构128之间的寄生电容。结果，根据一些实施例，改善了半导体装置结构100的效能。

图2是根据一些实施例的半导体装置结构200的剖面示意图。根据一些实施例，如图2所示，半导体装置结构200类似于图1N的半导体装置结构100，除了纳米结构126(包含部分126b和126c)延伸到内间隔层170中，以及纳米结构128(包含部分128b和128c)在内间隔层170和间隔结构160之间延伸。

根据一些实施例，延伸部252的宽度W2小于间隔结构160的宽度W1。根据一些实施例，延伸部254的宽度W3小于间隔结构160的宽度W1。根据一些实施例，延伸部252的宽度W2大致上等于延伸部254的宽度W3。

在一些实施例中，延伸部252的宽度W2小于延伸部254的宽度W3。在一些其他实施例中，延伸部252的宽度W2大于延伸部254的宽度W3。

图3是根据一些实施例的半导体装置结构300的剖面示意图。根据一些实施例，如图3所示，半导体装置结构300类似于图1N的半导体装置结构100，除了介电结构250延伸到或穿透到源极/漏极结构180中。

根据一些实施例，介电结构250的延伸部252在内间隔层170上方并延伸到源极/漏极结构180中。根据一些实施例，介电结构250的延伸部254穿过内间隔层170并延伸到源极/漏极结构180中。

根据一些实施例，延伸部252的宽度W2大于间隔结构160的宽度W1。根据一些实施例，延伸部254的宽度W3大于间隔结构160的宽度W1。根据一些实施例，延伸部252的宽度W2大致上等于延伸部254的宽度W3。

在一些实施例中，延伸部252的宽度W2小于延伸部254的宽度W3。在一些其他实施例中，延伸部252的宽度W2大于延伸部254的宽度W3。

根据一些实施例，半导体装置结构300的形成包含：进行图1A～图1K的步骤；移除内间隔层170中或上方及源极/漏极结构180中的纳米结构126和128；以及进行图1M～图1N的步骤。

图4是根据一些实施例的半导体装置结构400的剖面示意图。根据一些实施例，如图4所示，半导体装置结构400类似于图1N的半导体装置结构100，除了介电结构250具有在纳米结构128和126的沟槽128a和126a中的空隙252a和254a。

根据一些实施例，空隙252a位于延伸部252中。根据一些实施例，空隙254a位于延伸部254中。根据一些实施例，以空气填充空隙252a和254a。在一些其他实施例中，以气体填充空隙252a和254a，例如惰性气体、氮气或其他合适的气体。

根据一些实施例，由于空气或气体的(相对)介电常数低(约1)，空隙252a和254a的形成会降低栅极堆叠210与纳米结构128和126之间的介电结构250的介电常数。因此，根据一些实施例，空隙252a和254a的形成降低了栅极堆叠210与纳米结构128和126之间的寄生电容。结果，根据一些实施例，改善了半导体装置结构400的效能。

根据一些实施例，空隙252a的宽度W4大致上等于间隔结构160的宽度W1。根据一些实施例，空隙254a的宽度W5大致上等于间隔结构160的宽度W1。

根据一些实施例，介电结构250的形成使用沉积工艺(例如化学气相沉积工艺)和平坦化工艺(例如化学机械研磨工艺)。根据一些实施例，用于形成图4的介电结构250的沉积工艺(例如化学气相沉积工艺)的沉积速率大于用于形成图1N介电结构250的沉积工艺(例如原子层沉积工艺)的沉积速率。

图5是根据一些实施例的半导体装置结构500的剖面示意图。根据一些实施例，如图5所示，半导体装置结构500类似于图4的半导体装置结构400，除了在半导体装置结构500中，空隙252a的宽度W4或空隙254a的宽度W5小于间隔结构160的宽度W1。

图6是根据一些实施例的半导体装置结构600的剖面示意图。根据一些实施例，如图6所示，半导体装置结构600类似于图3的半导体装置结构300和图4的半导体装置结构400，除了在半导体装置结构600中，空隙252a的宽度W4或空隙254a的宽度W5大于隔离结构160的宽度W1。根据一些实施例，空隙252a和254a延伸到源极/漏极结构180中。

图7A是根据一些实施例的半导体装置结构700的俯视图。图7B是根据一些实施例的沿着图7A中的剖面线7B-7B’示出半导体装置结构700的剖面示意图。图7C是根据一些实施例的沿着图7A中的剖面线7C-7C’示出半导体装置结构700的剖面示意图。图7D是根据一些实施例的沿着图7A中的剖面线7D-7D’示出半导体装置结构700的剖面示意图。

根据一些实施例，如图7A所示，半导体装置结构700具有部分701、702和703。根据一些实施例，部分701、702和703彼此连接。根据一些实施例，如图7A和图7B所示，部分701与图1N的半导体装置结构100相似或相同。

根据一些实施例，如图7A和图7C所示，部分702与图1F的半导体装置结构相似或相同。根据一些实施例，如图7A和图7D所示，部分703与图1F的半导体装置结构相似或相同。

根据一些实施例，如图7A、图7B、图7C和图7D所示，部分701具有两个通道纳米结构(也就是纳米结构122和124)，而部分702或703具有四个通道纳米结构(亦即纳米结构122、124、126和128)。也就是说，根据一些实施例，可以根据不同需求改变半导体装置结构700的不同部分中的通道纳米结构的数量。

图8是根据一些实施例的半导体装置结构800的剖面示意图。如图8所示，根据一些实施例，半导体装置结构800类似于图1N的半导体装置结构100，除了半导体装置结构800还具有接触结构810。

根据一些实施例，接触结构810穿过介电结构250以及纳米结构126和128。根据一些实施例，接触结构810与栅极堆叠210电性连接。根据一些实施例，接触结构810直接接触栅极堆叠210。根据一些实施例，接触结构810由金属(例如钨、铝或铜)、前述的合金或类似的材料制成。

根据一些实施例，接触结构810的形成使用沉积工艺(例如物理气相沉积工艺或化学气相沉积工艺)和平坦化工艺(例如化学机械研磨工艺)。

图9是根据一些实施例的半导体装置结构900的剖面示意图。根据一些实施例，如图9所示，半导体装置结构900类似于图1N的半导体装置结构100，除了半导体装置结构900还具有介电层910以及接触结构920和930。

根据一些实施例，介电层910形成在介电层190、接触结构220、间隔结构160和介电结构250上方。根据一些实施例，介电层910包含介电材料，例如含氧化物的材料(例如氧化硅)、含氮氧化物的材料(例如氮氧化硅)、低介电常数材料、多孔介电材料、玻璃或前述的组合。

根据一些实施例，玻璃包含硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)或前述的组合。根据一些实施例，介电层910的形成通过沉积工艺(例如化学气相沉积工艺)。

根据一些实施例，接触结构920穿过介电层910。根据一些实施例，接触结构920与其下方的接触结构220电性连接。根据一些实施例，接触结构920直接接触其下方的接触结构220。根据一些实施例，接触结构920由金属(例如钨，铝或铜)、前述的合金或类似的材料制成。

根据一些实施例，接触结构930穿过介电层910、介电结构250以及纳米结构126和128。根据一些实施例，接触结构930与栅极堆叠210电性连接。根据一些实施例，接触结构930直接接触栅极堆叠210。

在一些实施例中，介电层910以及接触结构920和930的顶表面916、922和932大致上共平面。根据一些实施例，接触结构930由金属(例如钨、铝或铜)、前述的合金或类似的材料制成。

根据一些实施例，接触结构920和930的形成包含：移除介电层910的一部分以在接触结构220和介电结构250上方形成通孔912和914；移除介电结构250的一部分以在介电结构250中形成通孔256；在通孔912、914和256中以及在介电层910上方沉积导电层(未示出)；以及移除通孔912、914和256以外的导电层。

图10A～图10G是根据一些实施例的用于形成半导体装置结构的工艺的各个阶段的剖面示意图。根据一些实施例，在图1A的步骤之后，如图10A所示，移除纳米结构121、122、123、124、125、126、127和128的未被栅极堆叠140和间隔结构160覆盖的端部。

根据一些实施例，如图10A所示，纳米结构121、122、123、123、124、125、126、127和128的侧壁121a、122a、123a、124a、125a、126a’、127a和128a’与间隔结构160的侧壁162大致上对准(或大致上共平面)。根据一些实施例，移除工艺包含蚀刻工艺。根据一些实施例，蚀刻工艺包含各向异性蚀刻工艺，例如干式蚀刻工艺。

根据一些实施例，如图10B所示，进行图1D的步骤以在基底110上方形成源极/漏极结构180和介电层190。根据一些实施例，如图10B和图10C所示，移除栅极堆叠140和掩模层150。根据一些实施例，移除工艺在间隔结构160中形成沟槽164。根据一些实施例，如图10C所示，移除沟槽164下方的纳米结构121、123、125和127的部分。根据一些实施例，移除工艺包含各向异性蚀刻工艺，例如干式蚀刻工艺。

根据一些实施例，如图10D所示，剩余的纳米结构121、123、125和127被氧化以形成内间隔层170。此后，根据一些实施例，如图10D所示，进行图1E的步骤以在沟槽164中形成栅极堆叠210，并且栅极堆叠210围绕纳米结构122、124、126和128。此后，根据一些实施例，如图10D所示，进行图1F的步骤以在介电层190中形成接触结构220。

根据一些实施例，如图10D和图10E所示，进行图1G～图1K的步骤以在介电层190、接触结构220和间隔结构160上方形成抗反射层230和掩模层240，并依序移除沟槽164中的栅极堆叠210、沟槽164下方的纳米结构128、纳米结构126和128之间的栅极堆叠210以及沟槽164下方的纳米结构126。根据一些实施例，移除工艺分别在纳米结构128、内间隔层170和纳米结构126中形成沟槽128a、174和126a。根据一些实施例，沟槽126a、174和128a与沟槽164连通。

根据一些实施例，纳米结构126被沟槽126a分成部分126b和126c。根据一些实施例，部分126b和126c彼此间隔开。根据一些实施例，纳米结构128被沟槽128a分成部分128b和128c。根据一些实施例，部分128b和128c彼此间隔开。

根据一些实施例，如图10E和图10F所示，经由间隔结构160的沟槽164移除部分126b、126c、128b和128c。根据一些实施例，在此步骤中，完全移除纳米结构126和128。在一些实施例中，在移除部分126b、126c、128b和128c之后，形成间隔结构160与内间隔层170之间的沟槽TR1以及内间隔层170中的沟槽TR2。

图10G-1是根据一些实施例的图10G的半导体装置结构的透视图。根据一些实施例，如图10G和图10G-1所示，进行图1M和图1N的步骤以移除抗反射层230和掩模层240，并在沟槽164、174、TR1和TR2中形成介电结构250。根据一些实施例，介电结构250直接接触源极/漏极结构180。根据一些实施例，在此步骤中，大致形成了半导体装置结构1000。

根据一些实施例，内间隔层170中的纳米结构126的部分126b和126c的移除防止在栅极堆叠210和纳米结构126之间产生寄生电容。因此，根据一些实施例，改善了半导体装置结构1000的效能。

用于形成半导体装置结构200、300、400、500、600、700、800、900和1000的工艺和材料可以与前述用于形成半导体装置结构100的工艺和材料相似或相同。

根据一些实施例，提供半导体装置结构及其形成方法。根据一些实施例，(用于形成半导体装置结构的)方法移除栅极堆叠上方和内间隔层中的纳米结构的部分，以增加栅极堆叠与纳米结构之间的距离。因此，根据一些实施例，降低了栅极堆叠和纳米结构之间的寄生电容。结果，根据一些实施例，改善了半导体装置结构的效能。

根据一些实施例，提供半导体装置结构。半导体装置结构包含基底。半导体装置结构包含在基底上方的第一纳米结构。半导体装置结构包含在基底上方并围绕第一纳米结构的栅极堆叠。半导体装置结构包含围绕第一纳米结构的第一源极/漏极结构。半导体装置结构包含围绕第一纳米结构的第二源极/漏极结构。栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间。半导体装置结构包含内间隔层，内间隔层覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间。第一纳米结构穿过内间隔层。半导体装置结构包含在栅极堆叠上方并延伸到内间隔层中的介电结构。

根据一些实施例，第一纳米结构在第一源极/漏极结构和第二源极/漏极结构之间。根据一些实施例，第一源极/漏极结构和第二源极/漏极结构围绕第一纳米结构。根据一些实施例，半导体装置结构还包含在第一纳米结构上方的第二纳米结构，其中第二纳米结构具有彼此间隔开的第一部分和第二部分，第一源极/漏极结构更围绕第一部分，且第二源极/漏极结构更围绕第二部分。根据一些实施例，第一部分穿过第一源极/漏极结构且不延伸到内间隔层中。根据一些实施例，第一部分穿过第一源极/漏极结构且部分地延伸到内间隔层中。根据一些实施例，栅极堆叠包含依序堆叠在第一纳米结构上方的栅极介电层、功函数层和栅极电极层，且介电结构直接接触栅极介电层、功函数层和栅极电极层。根据一些实施例，栅极堆叠的第一顶表面和基底的第二顶表面之间的第一距离小于第一源极/漏极结构的第三顶表面和第二顶表面之间的第二距离。根据一些实施例，介电结构更延伸到第一源极/漏极结构中。

根据一些实施例，提供半导体装置结构。半导体装置结构包含基底。半导体装置结构包含在基底上方的第一纳米结构和第二纳米结构。第一纳米结构在第二纳米结构和基底之间。半导体装置结构包含在基底上方并围绕第一纳米结构的栅极堆叠。半导体装置结构包含围绕第一纳米结构和第二纳米结构的第一源极/漏极结构。半导体装置结构包含围绕第一纳米结构和第二纳米结构的第二源极/漏极结构。栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间。半导体装置结构包含内间隔层，内间隔层覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间。半导体装置结构包含穿过栅极堆叠上方的第二纳米结构的介电结构。介电结构具有延伸到内间隔层中的延伸部。

根据一些实施例，延伸部具有空隙。根据一些实施例，延伸部延伸到第一源极/漏极结构中。根据一些实施例，空隙延伸到第一源极/漏极结构中。根据一些实施例，半导体装置结构还包含接触结构，接触结构穿过介电结构并连接至栅极堆叠。

根据一些实施例，提供半导体装置结构的形成方法。方法包含提供基底、第一纳米结构、第二纳米结构、内间隔层、第一源极/漏极结构、第二源极/漏极结构、介电层和栅极堆叠。第一纳米结构在第二纳米结构和基底之间，第一源极/漏极结构、第二源极/漏极结构以及栅极堆叠围绕第一纳米结构和第二纳米结构，栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间，内间隔层在栅极堆叠和第一源极/漏极结构之间，以及介电层在第一源极/漏极结构和第二源极/漏极结构上方。方法包含移除第二纳米结构上方的栅极堆叠的第一部分以在介电层中形成沟槽。方法包含移除沟槽下方的第二纳米结构的第二部分。方法包含经由沟槽移除内间隔层上方的第二纳米结构的第三部分。方法包含在沟槽中形成介电结构。

根据一些实施例，介电结构还形成在内间隔层上方。根据一些实施例，在内间隔层上方的介电结构具有空隙。根据一些实施例，移除内间隔层上方的第二纳米结构的第三部分更移除第一纳米结构上方的栅极堆叠的第四部分。根据一些实施例，第一源极/漏极结构围绕第一纳米结构和第二纳米结构，且移除内间隔层上方的第二纳米结构的第三部分更移除第一源极/漏极结构中的第二纳米结构的第五部分。根据一些实施例，介电结构更形成在内间隔层上方和第一源极/漏极结构中。

以上概述数个实施例的部件，使得本技术领域中技术人员可以更加理解本发明实施例的面向。本技术领域中技术人员应该理解，他们能以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优点。本技术领域中技术人员也应该理解到，此类等效的结构并未悖离本发明实施例的精神与范围，且他们能在不违背本发明实施例的精神和范围下，做各式各样的改变、取代和调整。