鲁棒的视觉转换器

技术领域

至少一个实施例涉及用于使用神经网络促进人工智能的处理器或计算系统。

背景技术

采用自注意力的神经网络可能会受到其性能或鲁棒性的限制。可以提高具有自注意力的神经网络的性能或鲁棒性。

附图说明

图1示出了根据至少一个实施例的全注意力网络(“FAN”)在ImageNet-C(上方)和聚类可视化(下方)上的结果；

图2示出了根据至少一个实施例的ViT块和FAN块的实施例之间的比较；

图3示出了根据至少一个实施例的图元(token)和噪声衰减的新兴集群结构；

图4示出了根据至少一个实施例的不同块的聚类可视化；

图5示出了根据至少一个实施例的聚类可视化；

图6示出了根据至少一个实施例的模型鲁棒性的比较；

图7示出了根据至少一个实施例的模型鲁棒性的进一步比较；

图8示出了根据至少一个实施例的模型鲁棒性的进一步比较；

图9A示出了根据至少一个实施例的逻辑；

图9B示出了根据至少一个实施例的逻辑；

图10示出了根据至少一个实施例的神经网络的训练和部署；

图11示出了根据至少一个实施例的示例数据中心系统；

图12A示出了根据至少一个实施例的自主车辆的示例；

图12B示出了根据至少一个实施例的图12A的自主车辆的相机位置和视野的示例；

图12C是根据至少一个实施例的示出图12A的自主车辆的示例系统架构的框图；

图12D是根据至少一个实施例的示出用于一个或更多个基于云的服务器与图12A的自主车辆之间进行通信的系统的图；

图13是根据至少一个实施例的示出计算机系统的框图；

图14是根据至少一个实施例的示出计算机系统的框图；

图15示出了根据至少一个实施例的计算机系统；

图16示出了根据至少一个实施例的计算机系统；

图17A示出了根据至少一个实施例的计算机系统；

图17B示出了根据至少一个实施例的计算机系统；

图17C示出了根据至少一个实施例的计算机系统；

图17D示出了根据至少一个实施例的计算机系统；

图17E和图17F示出了根据至少一个实施例的共享编程模型；

图18示出了根据至少一个实施例的示例性集成电路和相关的图形处理器；

图19A-19B示出了根据至少一个实施例的示例性集成电路和相关联的图形处理器；

图20A-20B示出了根据至少一个实施例的附加的示例性图形处理器逻辑；

图21示出了根据至少一个实施例的计算机系统；

图22A示出了根据至少一个实施例的并行处理器；

图22B示出了根据至少一个实施例的分区单元；

图22C示出了根据至少一个实施例的处理集群；

图22D示出了根据至少一个实施例的图形多处理器；

图23示出了根据至少一个实施例的多图形处理单元(GPU)系统；

图24示出了根据至少一个实施例的图形处理器；

图25是根据至少一个实施例的示出用于处理器的处理器微架构的框图；

图26示出了根据至少一个实施例的深度学习应用程序处理器；

图27是根据至少一个实施例的示出了示例神经形态处理器的框图；

图28示出了根据一个或更多个实施例的图形处理器的至少部分；

图29示出了根据一个或更多个实施例的图形处理器的至少部分；

图30示出了根据一个或更多个实施例的图形处理器的至少部分；

图31是根据至少一个实施例的图形处理器的图形处理引擎的框图；

图32是根据至少一个实施例的图形处理器核心的至少部分的框图；

图33A-33B示出了根据至少一个实施例的线程执行逻辑，其包括图形处理器核心的处理元件的阵列。

图34示出了根据至少一个实施例的并行处理单元(“PPU”)；

图35示出了根据至少一个实施例的通用处理集群(“GPC”)；

图36示出了根据至少一个实施例的并行处理单元(“PPU”)的存储器分区单元；

图37示出了根据至少一个实施例的流式多处理器；

图38是根据至少一个实施例的高级计算管线的示例数据流图；

图39是根据至少一个实施例的用于在高级计算管线中训练、适应、实例化和部署机器学习模型的示例系统的系统图；

图40包括根据至少一个实施例的用于处理成像数据的高级计算管线的示例图示；

图41A包括根据至少一个实施例的支持超声设备的虚拟仪器的示例数据流图；

图41B包括根据至少一个实施例的支持CT扫描仪的虚拟仪器的示例数据流图；

图42A示出了根据至少一个实施例的用于训练机器学习模型的过程的数据流图；以及

图42B是根据至少一个实施例的利用预训练的注释模型来增强注释工具的客户端-服务器架构的示例图示。

具体实施方式

视觉转换器(ViT)可以表现出对抗各种损坏的鲁棒性。尽管此属性部分归因于自注意力(self-attention)机制，但缺乏解释性框架来更系统地理解自注意力在学习鲁棒的表示中的作用。这可能部分是由视觉分组中自注意力的有趣特性引发的，其表明自注意力可以促进改进的中级表示和鲁棒性。

在至少一个实施例中，提出了全注意力网络(FAN)家族，以在图元(token)混合和通道处理两者中结合自注意力。这种设计可以在各种分层主干上得到验证。具有DeiT架构的实施例模型在具有29M参数的ImageNet-C上实现了47.6％的mCE。一实施例还可以在语义分割和对象检测的下游任务中表现出改进的鲁棒性。

视觉识别技术可以包括结合视觉转换器(ViT)的模型。与使用“滑动窗口”策略处理视觉输入的ConvNet不同，一些ViT包括模仿自然语言处理中使用的转换器的设计。例如，输入图像可首先被划分为图块(patch)(图元)序列，然后是自注意力(SA)层，用于聚合图元并产生它们的表示。自推出以来，ViT在许多视觉识别任务上都取得了良好的表现。

与ConvNet不同，ViT结合了使用自注意力的非局部关系的建模。这可以提供各种优势，例如针对各种损坏的鲁棒性。与对干净图像的标准识别任务不同，ViT在损坏鲁棒性方面可能优于ConvNet。ViT的鲁棒性可能部分归因于它们的自注意力设计，但这一假设未经证实。例如，在某些情况下，由标准ConvNet模块构建的网络与ViT相比在泛化性和鲁棒性方面可能具有竞争优势。这提出了一个有趣的问题，即自注意力在学习鲁棒的表示中的实际作用。

可以对ViT进行若干观察，其中有意义的对象分割在图像分类期间可能自然出现。例如，自注意力的实施例可以通过视觉分组促进改进的中级表示，从而提高鲁棒性。使用谱聚类来分析来自ViT层的输出图元，其中亲和矩阵的重要(significant)特征值对应于主集群分量，显示出以下相关性：随着中间层中显著特征值的数量的减少，来自输入损坏的扰动也减少。这些观察结果可表明，自注意力在克服扰动方面起着重要作用。然而，自注意力并不是常规ViT中的唯一机制。如图2所示，ViT中的每个自注意力层后面都有一个多层感知器(MLP)块，它可以实现通道信息交换，但不是自注意力操作。

在至少一个实施例中，为了进一步增强自注意力的影响并利用其在表示学习中的鲁棒性，可以使基于ViT的模型是全注意力的。这个新家族中的模型可被描述为全注意力网络(FAN)。在至少一个实施例中，FAN包括用于通道处理的通道自注意力模块。在至少一个实施例中，FAN将一个或更多个MLP块移动到另一个自注意力模块中，从而实现全注意力通道处理并移除注意力矩阵之后的附加投影线性层。

FAN的实施例可以从信息瓶颈(IB)的角度来解释，是一种压缩过程，其最小化潜在特征表示和目标类标签之间的交互信息，同时最大化潜在特征和输入原始数据之间的交互信息以保持基本信息以用于输出预测。在至少一个实施例中，FAN中的自注意力块充当过滤或减少不重要信息的信息瓶颈。这可允许输入扰动被中间层过滤掉。

在至少一个实施例中，FAN模型在ImageNet-C上在鲁棒准确度方面优于其他最先进模型，同时能够正确捕获图像格式塔(Gestalt)。在至少一个实施例中，在可比的模型大小下，FAN模型在具有29M参数的ImageNet-C上实现47.6％mCE，在相对均值损坏误差方面优于ResNet-50、Swin-T和最近的SOTA ConvNeXt-T 29.1％、12.0％和7.2％。此外，一个实施例系统地提高了各种任务的鲁棒性，包括语义分割和对象检测。在相同的训练配置和可比的模型大小下，FAN在Cityscape-C和COCO-C上实现比SOTA Swin转换器的对应物高10.4％的mIoU和高3.3％的mAP。

标准ViT首先将输入图像均匀地划分为n个图块，并将每个图块编码为图元嵌入

实施例可以采用图元混合。视觉转换器可以利用自注意力来聚合全局信息。例如，假设输入图元嵌入张量为

其中

实施例可以采用通道处理。ViT可以采用MLP块将输入图元转换为特征Z：

Z′＝MLP(Z).(2)

该块可包含两个MLP层和GELU层。

图3描绘了图元的新兴集群结构和噪声衰减。随着模型的深入，零特征值的数量增加，这意味着底层的集群出现了。对于输入的高斯噪声，当被更多的自注意力块处理时，其幅度也会逐渐衰减。

自注意力的实施例可以在正确捕获图像格式塔的图元特征z上促进有意义的集群。为了检查这种现象，可以采用使用谱聚类的分析，其中图元亲和矩阵被定义为

图4描绘了不同块的聚类可视化。该可视化基于表1中详述的提议的FAN-S模型。聚类可视化是通过对来自每个FAN块的图元特征应用谱聚类来生成的。

全注意力网络的实施例广泛利用自注意力来提高模型的鲁棒性。上面提到的特性表明SA是ViT鲁棒性的贡献者。这激发了更广泛地利用自注意力来进一步提高模型的鲁棒性。许多现有的ViT设计仅采用SA作为空间图元混合器，而不是用于通道处理。然而，如本文所述的全注意力网络的实施例可以包括全注意力设计。如图2所示，FAN采用SA以基于标准ViT块的方式进行图元混合。对于通道处理，FAN采用注意力设计，其通过将MLP块移动到自注意力块中，使用逐通道自注意力(CSA)来变换特征。

实施例可以采用注意力特征变换。FAN块可包括以下逐通道自注意力(CSA)来执行特征变换，其公式为：

这里的

如本文所述，FAN块的实施例在使用ViT代替转换器块时有效地提高了ViT的鲁棒性。用于解释全注意力设计在表示学习中的作用(特别是为什么自注意力促进了集群结构并过滤掉噪声)的框架将有助于理解自注意力对ViT以及如本文所述的FAN模型的实施例的作用。受观察到的自注意力的噪声过滤特性的激发，可以采用信息瓶颈方法来建立这个解释框架。

给定联合分布P(X,Y)，IB可以寻找一个映射f(z|x)，使得Z包含X中的相关信息以预测Y。这个目标被公式化为以下信息论优化问题：

其服从Markov约束

对于提出的FAN模型的某个块，其输出特征可以被表示为

命题2.1：在温和的假设下，用于求解方程(4)中的问题的迭代优化步骤可写为：

或以矩阵形式：

其中

根据上述见解，IB原理可用于分析跟随SA模块并对SA的输出Z进行逐通道特征变换的CSA模块。这里，在IB目标(4)中，选择X作为要更新为Z'的Z的特征维度索引j。按照命题2.1的证明路线图，类似的迭代优化方案如下：

命题2.2：在温和的假设下，方程(3)中提出的逐通道自注意力(CSA)对方程(4)中的信息瓶颈原理进行以下迭代优化:

其中

Z′＝Softmax(Q′

其中

上述特征更新突出了遵循IB原则进行特征变换的两个模块组件。首先，可以使用逐通道(而不是MLP)自注意力来应用于输入特征以进行特征变换。其次，在逐通道自注意力之前，需要对输入特征X进行变换，这类似于将MLP移动到自注意力块中。这为FAN模型架构提供了全注意力的特征转换块。

实验结果与分析

可以在Imagenet-C(IN-C)、Cityscape-C和COCO-C上验证模型的鲁棒性，而无需额外的与损坏相关的微调。后缀“-C”表示基于原始数据集的损坏图像。为了测试对其他类型的分布外(OOD)场景的泛化，可以在ImageNet-A(IN-A)和ImageNet-R(IN-R)上评估准确性。在实验中，使用ImageNet-1K(IN-1K)上的干净准确度和这些分布外基准的鲁棒准确度来评估性能。为了量化模型对损坏的弹性，提出了具有干净准确度的校准。留存率(Ret R)用作鲁棒性指标，其被定义为

模型选择：为FAN模型设计了三种不同的模型尺寸(微小(Tiny)、小(Small)和基础(Base))，分别缩写为“-T”、“-S”和“-B”。它们的详细配置如表1所示。对于消融研究，ResNet-50用作CNN的表示模型，ViT-S用作常规视觉转换器的表示模型。ResNet-50和ViT-S具有与FAN-S相似的模型大小和计算预算。当与SOTA模型比较时，以最近的视觉转换器和CNN模型为基准。FAN模型还使用两种图块大小(8×8和16×16)进行评估，分别用“-P8”和“-P16”表示。

表1：不同FAN变体的详细信息和缩写。

下面介绍了一系列消融研究，以分析自注意力在模型鲁棒性中的贡献。由于最近引入了多种高级训练配方，因此呈现了它们在提高模型鲁棒性方面的作用。还包括具有相同训练配方的ViT和CNN之间的比较，以排除可能影响模型鲁棒性的架构设计以外的因素。

表2报告了用于提高鲁棒性的不同训练配方的经验评估。有趣的是，观察到，广泛使用的技巧(诸如知识蒸馏(KD)和大数据集预训练)确实提高了绝对准确度。然而，当迁移到ImageNet-C时，它们并没有显著地减少性能下降。主要改进来自诸如DeiT训练配方中采用的CutMix和RandAugmentation之类的高级训练配方。在以下比较中，使用的是采用DeiT配方和增加的块数量训练的ViT-S，表示为ViT-S*。为了进行更公平的比较，这些训练技术被用于重现ResNet-50的性能。

表2：各种性能改进技巧对模型鲁棒性的影响(％)

向CNN添加新的训练配方：以下是一项关于ResNet-50模型的鲁棒性如何在添加高级技巧时发生变化的经验研究。研究了三种设计选择：训练配方、注意力机制和下采样方法。对于训练配方，采用与训练上述ViT-S模型中使用的相同的训练配方。可以使用挤压和激励(SE)注意力，并沿通道维度针对每个块的特征输出应用SE注意力。还可以研究不同的下采样策略，即平均池化(ResNet-50默认)和跨步卷积。结果报告在表3中。可以看出，增加注意力(挤压和激励(SE)注意力)并且使用更高级的训练配方确实显著提高了ResNet-50的鲁棒性。具有所有这些技巧的性能最佳的ResNet-50，表示为ResNet-50*，被用于以下比较。

表3：具有各种性能改进技巧的ResNet-50的鲁棒性(％)

ViT相比于CNN在鲁棒性方面的优势：为了进行公平比较，所有上述经验证的训练技巧都用于训练ViT-S和ResNet-50以达到最佳性能。具体来说，ResNet-50*使用DeiT配方、SE和跨步卷积进行训练；ViT-S*也使用DeiT配方进行训练，并具有12个块，用于与ResNet-50匹配模型大小。表4中的结果表明，即使使用相同的训练配方，ViT在鲁棒性方面仍然优于ResNet-50。这些结果表明，ViT改进的鲁棒性可能来自其具有自注意力的架构优势。这促使我们通过更广泛地利用自注意力来进一步改进ViT的架构，以进一步增强模型的鲁棒性。

表4：ResNet-50和ViT-S之间的鲁棒性比较(％)。

全注意力网络

FAN架构的实施例提高了不同架构之间的模型鲁棒性。这些结果可以参见表5。

FAN-ViT和FAN-Swin：使用FAN块代替常规的转换器块形成了FAN-ViT。FAN-ViT显著增强了鲁棒性。然而，与ViT相比，Swin架构(使用移位窗口注意力)的鲁棒性下降了。这可能是因为它们的局部注意力阻碍了全局聚类和基于IB的信息提取。通过使用FAN块可以有效地弥补这种鲁棒性下降。通过将CSA添加到Swin的特征变换中，获得了FAN-Swin，这是一种其空间自注意力通过Swin中的移位窗口注意力增强的FAN模型。如表5所示，添加FAN块将ImageNet-C上的准确度提高了5％。如此显著的提高表明，所提出的CSA在提高模型鲁棒性方面确实具有显著的作用。同时，FAN-Swin适用于如分割和检测等下游任务。

表5：架构更改对模型鲁棒性的影响(％)。

FAN-Hybrid：根据图3所示的聚类过程可以发现，聚类主要出现在FAN模型的顶部阶段，这意味着底部阶段专注于提取局部视觉模式。受此启发，建议针对底部两个阶段使用卷积块结合下采样，然后将FAN块附加到卷积阶段的输出。每个阶段包括3个卷积块。这给出了FAN-Hybrid(混合)模型。特别是，建议使用ConvNeXt(一种最近的CNN模型)来构建混合模型的早期阶段。如表5所示，ConvNeXt表现出很强的鲁棒性，但表现出鲁棒性不如FAN-ViT和FAN-Swin模型。然而，FAN-Hybrid实现了与FAN-Swin相当的鲁棒性，并且对于干净数据集和损坏的数据集都具有更高的准确性，这意味着FAN还可以有效地增强基于CNN的模型的鲁棒性。与FAN-Swin类似，FAN-Hybrid在处理大分辨率输入和密集预测任务方面具有效率，因此有利于下游任务。有关FAN-Hybrid和FAN-Swin架构的更多详细信息，请参见附录。

FAN和SOTA之间的比较

FAN与其他SOTA方法针对不同下游任务(包括图像分类(ImageNet-C)、语义分割(Cityscapes-C)和对象检测(COCO-C))上常见损坏的鲁棒性评估，如下所示。还包括对FAN在包括ImageNet-A和ImageNet-R在内的各种其他鲁棒性基准上的鲁棒性的评估，以进一步显示其在鲁棒性方面的非凡改进。

图像分类中的鲁棒性：通过直接将FAN与其他SOTA模型(在ImageNet-1K上预训练)应用到ImageNet-C数据集而不进行任何微调，来比较它们的鲁棒性。为了公平比较，我们根据模型大小将所有模型分为三组。结果在表6中示出，如图6所示。从结果可以看出，所有基于转换器的模型都表现出比基于CNN的模型更强的鲁棒性。在所有模型尺寸下，所提出的FAN模型都显著优于所有其他模型。它们提供了对所有类型的损坏的强大的鲁棒性。值得注意的是，FAN在恶劣的天气条件和数字噪声下表现出优秀的鲁棒性，使得它们非常适合于手机和自动驾驶汽车中的视觉应用。

还评估了Swin转换器和最近的ConvNeXt的零样本鲁棒性。这两者都表现出比具有全局自注意力的转换器更弱的鲁棒性。然而，向它们添加FAN可以提高它们的鲁棒性，使得到的FAN-Swin和FAN-Conv变体能够继承对下游任务的高适用性和对损坏的强大鲁棒性。这些变体可用于分割和检测应用。

语义分割中的鲁棒性：还提出评估所提出的FAN模型用于分割任务的鲁棒性。Cityscapes-C可用于评估，它用16种类型的自然损坏来扩展Cityscapes验证集。该模型可以与DeeplabV3+的变体和最新的SOTA模型进行比较。结果总结在表7中，如图7所示。我们的模型明显优于以前的模型。在具有可比模型大小的情况下，它优于最新的SegFormer(一种基于转换器的分割模型)2.1％mIoU。结果表明FAN具有很强的鲁棒性。

对象检测中的鲁棒性：还评估FAN在COCO-C数据集上针对检测任务的鲁棒性，COCO的扩展与Cityscapes-C类似地生成。结果总结在表8中，如图7所示。FAN再次展现出了强大的鲁棒性，在相同的训练设置下，在可比的模型大小(28M vs 29M)下，与最近的SOTA Swin转换器相比，提高了3.3％mAP。

对分布外的鲁棒性：FAN鼓励图元特征形成集群并隐式地选择信息特征，这将有利于模型的泛化性能。为了验证这一点，在ImageNet-A、ImageNet-R和ImageNet-O上直接测试ImageNet-1K训练的模型以评估其鲁棒性，特别是对于分布外样本。实验结果总结在表9中，如图8所示。在这些模型中，ResNet-50的泛化能力最弱，而最近的ConvNeXt显著提高了CNN的泛化性能。基于转换器的模型Swin和RVT的性能与ConvNeXt同样好，并且比ResNet-50好得多。所提出的FAN显著优于所有这些模型，这意味着当不相关的特征得到有效处理时，全注意力架构有助于所学习的表示的泛化能力。

在至少一个实施例中，信息瓶颈和自注意力之间的关系的证明可以如下进行。假设联合分布P(X,Y)。信息瓶颈(IB)方法寻求映射q(z|x)，使得Z包含X中的相关信息以预测Y。这个目标被公式化为以下信息论优化问题

其服从Markov约束

这种信息瓶颈方法可用于解决无监督聚类问题。为了将IB应用于聚类问题，建议指定如何定义变量X和Y。这里选择X作为数据点索引i以聚类为集群索引c。对于目标变量Y，它的目的是保持它的信息，因此选择它作为数据特征x。

可以假设以下数据分布：

其中s是平滑参数。假设边际为

使用上述符号，用于聚类的迭代IB中的第t步被公式化为：

这里Z(x,β)是归一化因子，S

可以选择将q(x|c)替换为高斯近似

其中B表示不依赖于将数据点分配给集群的项，因此与目标无关。因此上面的集群更新可以写成：

下一步是更新μ

关于μ

通过适当地重新排列上述项并将它们写成紧凑的矩阵形式，IB方法和自注意力之间的关系会变得更加清晰。假设Σ

定义

这里沿行方向应用softmax归一化。因此我们总结了命题2.1的证明。命题2.2可以通过遵循上述路线图得到证明。

ImageNet分类：对于所有的实验和消融研究，如果没有额外指定，模型可以在ImageNet-1K上进行预训练。训练配方遵循用于基线模型和提议的FAN模型的方法。在至少一个方面，使用AdamW以2e-3的学习率训练FAN300个时期(epoch)。多个方面(aspects)可以使用5个时期来线性地预热(warmup)模型。之后我们采用余弦衰减调度(schedule)。多个方面可以使用2048的批大小和0.05的权重衰减。多个方面可以采用与[？]相同的数据增强方案，包括Mixup、Cutmix、RandAugment和Random Erasing。多个方面可以使用指数移动平均值(EMA)来以与timm库类似的方式加速模型收敛。对于图像分类任务，多个方面还可包括顶层的两个类注意力块。

语义分割和对象检测：对于FAN-ViT，多个方面可遵循语义转换器(SETR)中提出的相同解码器和Segformer中使用的相同训练设置。对于目标检测，多个方面可以利用2倍多尺度训练来微调faster(更快的)RCNN。训练图像的分辨率从640×640到896×896中随机选择。多个方面可以使用大小为896×896的确定性图像分辨率进行测试。

对于FAN-Swin和FAN-Hybrid，多个方面可在COCO数据集上微调Mask R-CNN[？]。以下Swin转换器方面可使用多尺度训练、AdamW优化器和3倍调度。可以使用MMSegmentation和MMDetection工具箱开发代码。

损坏数据集准备：对于ImageNet-C，多个方面可以从为基准测试提供的镜像中下载它。对于Cityscape-C和COCO-C，多个方面可遵循其他基准测试，并从噪声、模糊、天气和数字类别中生成16个算法生成的损坏。

评估指标：对于ImageNet-C，多个方面可以使用留存作为主要指标来衡量模型的鲁棒性，其被定义为

FAN-Swin和FAN-Hybrid的架构细节：对于FAN-Swin架构，多个方面可以仅通过以与Swin转换器中提出的相同方式将常规的自注意力模块替换为高效的窗口移位自注意力模块，来遵循相同的宏观架构设计。对于FAN-Hybrid架构，多个方面可以为每个阶段使用三个卷积构建块，类似于ConvNeXt。

特征聚类和可视化：为了对图元特征进行聚类，多个方面可首先使用SoftMax函数对取自倒数第二个块输出的图元进行归一化。然后，多个方面可以基于归一化的图元计算自相关矩阵，并将其用作谱聚类的亲和度矩阵。图5对来自我们的FAN、ViT和CNN模型的图元特征的聚类结果提供了更多可视化。

逻辑

图9A示出了逻辑915，如本文其他地方所描述的，其可用于一个或更多个设备以执行诸如本文根据至少一个实施例讨论的那些之类的操作。在至少一个实施例中，逻辑915被用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，逻辑915是推理和/或训练逻辑。关于逻辑915的细节在下面结合图9A和/或图9B提供。在至少一个实施例中，逻辑是指伴随着硬件的软件逻辑的任何组合，用于实现软件逻辑、硬件逻辑和/或固件逻辑，以提供本文所述的功能或操作，其中逻辑可以集体或单独地体现为构成较大系统的一部分的电路，例如，集成电路(IC)、片上系统(SoC)，或一个或更多个处理器(例如，CPU、GPU)。

在至少一个实施例中，逻辑915可以包括但不限于代码和/或数据存储901，用于存储前向和/或输出权重和/或输入/输出数据，和/或在一个或更多个实施例的方面中配置被训练为和/或用于推理的神经网络的神经元或层的其他参数。在至少一个实施例中，逻辑915可以包括或耦合到用于存储图形代码或其他软件以控制时序和/或顺序的代码和/或数据存储901，其中权重和/或其他参数信息被加载以配置逻辑，包括整数和/或浮点单元(统称为算术逻辑单元(ALU))。在至少一个实施例中，代码(诸如图代码)基于该代码所对应的神经网络的架构将权重或其他参数信息加载到处理器ALU中。在至少一个实施例中，代码和/或数据存储901存储在使用一个或更多个实施例的方面训练和/或推理期间的输入/输出数据和/或权重参数的前向传播期间结合一个或更多个实施例训练或使用的神经网络的每个层的权重参数和/或输入/输出数据。在至少一个实施例中，代码和/或数据存储901的任何部分都可以包括在其他片上或片外数据存储内，包括处理器的L1、L2或L3高速缓存或系统存储器。

在至少一个实施例中，代码和/或数据存储901的任何部分可以在一个或更多个处理器或其他硬件逻辑设备或电路的内部或外部。在至少一个实施例中，代码和/或数据存储901可以是高速缓存存储器、动态随机可寻址存储器(“DRAM”)、静态随机可寻址存储器(“SRAM”)、非易失性存储器(例如闪存)或其他存储。在至少一个实施例中，对代码和/或数据存储901是在处理器的内部还是外部的选择，例如，或者由DRAM、SRAM、闪存或某种其他存储类型组成，可以取决于存储片上或片外的可用存储空间，正在执行训练和/或推理功能的延迟要求，在神经网络的推理和/或训练中使用的数据的批大小或这些因素的某种组合。

在至少一个实施例中，逻辑915可以包括但不限于代码和/或数据存储905，以存储与在一个或更多个实施例的方面中被训练为和/或用于推理的神经网络的神经元或层相对应的反向和/或输出权重和/或输入/输出数据神经网络。在至少一个实施例中，在使用一个或更多个实施例的方面训练和/或推理期间，代码和/或数据存储905存储在输入/输出数据和/或权重参数的反向传播期间结合一个或更多个实施例训练或使用的神经网络的每个层的权重参数和/或输入/输出数据。在至少一个实施例中，逻辑915可以包括或耦合到用于存储图代码或其他软件以控制时序和/或顺序的代码和/或数据存储905，其中权重和/或其他参数信息被加载以配置逻辑，该逻辑包括整数和/或浮点单元(统称为算术逻辑单元(ALU))。

在至少一个实施例中，代码(诸如图代码)使得基于该代码所对应的神经网络的架构将权重或其他参数信息加载到处理器ALU中。在至少一个实施例中，代码和/或数据存储905的任何部分可以与其他片上或片外数据存储一起包括，包括处理器的L1、L2或L3高速缓存或系统存储器。在至少一个实施例中，代码和/或数据存储905的任何部分可以在一个或更多个处理器或其他硬件逻辑设备或电路上的内部或外部。在至少一个实施例中，代码和/或数据存储905可以是高速缓存存储器、DRAM、SRAM、非易失性存储器(例如闪存)或其他存储。在至少一个实施例中，代码和/或数据存储905是在处理器的内部还是外部的选择，例如，是由DRAM、SRAM、闪存还是其他某种存储类型组成，取决于可用存储是片上还是片外，正在执行的训练和/或推理功能的延迟要求，在神经网络的推理和/或训练中使用的数据批量大小或这些因素的某种组合。

在至少一个实施例中，代码和/或数据存储901以及代码和/或数据存储905可以是分开的存储结构。在至少一个实施例中，代码和/或数据存储901以及代码和/或数据存储905可以是相同的存储结构。在至少一个实施例中，代码和/或数据存储901以及代码和/或数据存储905可以部分地被组合和部分分离。在至少一个实施例中，代码和/或数据存储901以及代码和/或数据存储905的任何部分可以与其他片上或片外数据存储包括在一起，包括处理器的L1、L2或L3高速缓存或系统存储器。

在至少一个实施例中，逻辑915可以包括但不限于一个或更多个算术逻辑单元(“ALU”)910(包括整数和/或浮点单元)，用于至少部分地基于训练和/或推理代码(例如，图代码)或由其指示来执行逻辑和/或数学运算，其结果可能会产生存储在激活存储920中的激活(例如，来自神经网络内部的层或神经元的输出值)，其是存储在代码和/或数据存储901和/或代码和/或数据存储905中的输入/输出和/或权重参数数据的函数。在至少一个实施例中，激活响应于执行指令或其他代码，由ALU 910执行的线性代数和/或基于矩阵的数学生成在激活存储920中存储的激活，其中存储在代码和/或数据存储905中和/或代码和/或数据存储901中的权重值用作具有其他值的操作数，例如偏置值、梯度信息、动量值或其他参数或超参数，可以将任何或所有这些存储在代码和/或数据存储905或代码和/或数据存储901或其他片上或片外存储中。

在至少一个实施例中，一个或更多个处理器或其他硬件逻辑设备或电路中包括一个或更多个ALU 910，而在另一实施例中，一个或更多个ALU 910可以在处理器或其他硬件逻辑设备或使用它们(例如协处理器)的电路外。在至少一个实施例中，可以将一个或更多个ALU 910包括在处理器的执行单元之内，或者以其他方式包括在由处理器的执行单元可访问的ALU组中，该处理器的执行单元可以在同一处理器内或者分布在不同类型的不同处理器之间(例如，中央处理单元、图形处理单元、固定功能单元等)。在至少一个实施例中，代码和/或数据存储901、代码和/或数据存储905以及激活存储920可以共享处理器或其他硬件逻辑设备或电路，而在另一实施例中，它们可以在不同的处理器或其他硬件逻辑设备或电路或相同和不同处理器或其他硬件逻辑设备或电路的某种组合中。在至少一个实施例中，激活存储920的任何部分可以与其他片上或片外数据存储包括在一起，包括处理器的L1、L2或L3高速缓存或系统存储器。此外，推理和/或训练代码可以与处理器或其他硬件逻辑或电路可访问的其他代码一起存储，并可以使用处理器的提取、解码、调度、执行、退出和/或其他逻辑电路来提取和/或处理。

在至少一个实施例中，激活存储920可以是高速缓存存储器、DRAM、SRAM、非易失性存储器(例如，闪存)或其他存储。在至少一个实施例中，激活存储920可以完全地或部分地在一个或更多个处理器或其他逻辑电路内部或外部。在至少一个实施例中，可以取决于片上或片外可用的存储，进行训练和/或推理功能的延迟要求，在推理和/或训练神经网络中使用的数据的批量大小或这些因素的某种组合，选择激活存储920是处理器的内部还是外部，例如，或者包含DRAM、SRAM、闪存或其他存储类型。

在至少一个实施例中，图9A中所示的逻辑915可以与专用集成电路(“ASIC”)结合使用，例如来自Google的

图9B示出了根据至少一个实施例的逻辑915。在至少一个实施例中，逻辑915是推理和/或训练逻辑。在至少一个实施例中，逻辑915可以包括但不限于硬件逻辑，其中计算资源被专用或以其他方式唯一地连同对应于神经网络内的一层或更多层神经元的权重值或其他信息一起使用。在至少一个实施例中，图9B中所示的逻辑915可以与专用集成电路(ASIC)结合使用，例如来自Google的

在至少一个实施例中，代码和/或数据存储901和905以及相应的计算硬件902和906中的每一个分别对应于神经网络的不同层，使得从代码和/或数据存储901和计算硬件902的一个“存储/计算对901/902”得到的激活提供作为代码和/或数据存储905和计算硬件906的下一个“存储/计算对905/906”的输入，以便反映神经网络的概念组织。在至少一个实施例中，每个存储/计算对901/902和905/906可以对应于一个以上的神经网络层。在至少一个实施例中，在逻辑915中可以包括在存储计算对901/902和905/906之后或与之并行的附加存储/计算对(未示出)。

神经网络训练和部署

图10示出了根据至少一个实施例的深度神经网络的训练和部署。在至少一个实施例中，使用训练数据集1002来训练未经训练的神经网络1006。在至少一个实施例中，训练框架1004是PyTorch框架，而在其他实施例中，训练框架1004是TensorFlow，Boost，Caffe，Microsoft Cognitive Toolkit/CNTK，MXNet，Chainer，Keras，Deeplearning4j或其他训练框架。

在至少一个实施例中，训练框架1004训练未经训练的神经网络1006，并使它能够使用本文所述的处理资源来训练，以生成经训练的神经网络1008。在至少一个实施例中，权重可以被随机选择或通过使用深度信念网络预训练。在至少一个实施例中，可以以有监督、部分有监督或无监督的方式执行训练。

在至少一个实施例中，使用有监督学习来训练未经训练的神经网络1006，其中训练数据集1002包括与用于输入的期望输出配对的输入，或者其中训练数据集1002包括具有已知输出的输入和神经网络1006是手动层次的输出。在至少一个实施例中，以有监督的方式来训练未经训练的神经网络1006，并且处理来自训练数据集1002的输入，并将结果输出与一组期望或想要的输出进行比较。在至少一个实施例中，然后通过未经训练的神经网络1006将误差传播回去。在至少一个实施例中，训练框架1004调整控制未经训练的神经网络1006的权重。在至少一个实施例中，训练框架1004包括用于监视未经训练的神经网络1006向模型(例如，经训练的神经网络1008)收敛的程度的工具，适于基于输入数据(例如新数据集1012)生成正确答案(例如结果1014)的模型。在至少一个实施例中，训练框架1004反复训练未经训练的神经网络1006，同时调整权重以使用损失函数和调整算法(例如随机梯度下降)来改善未经训练的神经网络1006的输出。在至少一个实施例中，训练框架1004训练未经训练的神经网络1006，直到未经训练的神经网络1006达到期望的精度为止。在至少一个实施例中，然后可以部署经训练的神经网络1008以实现任何数量的机器学习操作。

在至少一个实施例中，使用无监督学习来训练未经训练的神经网络1006，其中未经训练的神经网络1006尝试使用未标记的数据来训练自己。在至少一个实施例中，无监督学习训练数据集1002将包括输入数据，而没有任何关联的输出数据或“地面实况”数据。在至少一个实施例中，未经训练的神经网络1006可以学习训练数据集1002内的分组，并且可以确定各个输入如何与未经训练的数据集1002相关。在至少一个实施例中，可以使用无监督训练来在经训练的神经网络1008中生成自组织图，其能够执行对减少新数据集1012的维度有用的操作。在至少一个实施例中，无监督训练也可以用于执行异常检测，这允许识别新数据集1012中偏离新数据集1012的正常模式的数据点。

在至少一个实施例中，可以使用半监督学习，这是一种技术，其中在训练数据集1002中包括标记数据和未标记数据的混合。在至少一个实施例中，训练框架1004可以用于例如通过转移的学习技术来执行递增学习。在至少一个实施例中，递增学习使得经训练的神经网络1008能够适应新数据集1012，而不会忘记在初始训练期间注入到经训练的神经网络1008内的知识。

在至少一个实施例中，训练框架1004是与软件开发工具包(诸如OpenVINO(开放式视觉推理和神经网络优化工具包))一起处理的框架。在至少一个实施例中，OpenVINO工具包是诸如由加州圣克拉拉的英特尔公司开发的那些之类的工具包。在至少一个实施例中，OpenVINO包括逻辑915或使用逻辑915来执行本文所述的操作。在至少一个实施例中，SoC、集成电路或处理器使用OpenVINO来执行本文所述的操作。

在至少一个实施例中，OpenVINO是一种用于促进用于各种任务和操作(诸如人类视觉仿真、语音识别、自然语言处理、推荐系统和/或其变体)的应用程序(特别是神经网络应用程序)的开发的工具包。在至少一个实施例中，OpenVINO支持神经网络，诸如卷积神经网络(CNN)、循环神经网络和/或基于注意力的神经网络、和/或各种其他神经网络模型。在至少一个实施例中，OpenVINO支持各种软件库，例如OpenCV、OpenCL和/或其变体。

在至少一个实施例中，OpenVINO支持用于各种任务和操作的神经网络模型，所述任务和操作诸如分类、分割、对象检测、人脸识别、语音识别、姿态估计(例如，人和/或对象)、单目深度估计、图像修复、风格转换、动作识别、着色和/或其变体。

在至少一个实施例中，OpenVINO包括用于模型优化的一个或更多个软件工具和/或模块，也称为模型优化器。在至少一个实施例中，模型优化器是促进神经网络模型的训练和部署之间的转换的命令行工具。在至少一个实施例中，模型优化器优化神经网络模型以在诸如GPU、CPU、PPU、GPGPU和/或其变体之类的各种设备和/或处理单元上执行。在至少一个实施例中，模型优化器生成模型的内部表示，并优化所述模型以生成中间表示。在至少一个实施例中，模型优化器减少模型的层数。在至少一个实施例中，模型优化器移除用于训练的模型的层。在至少一个实施例中，模型优化器执行各种神经网络操作，例如修改模型的输入(例如，调整模型的输入的大小)、修改模型的输入的大小(例如，修改模型的批大小)、修改模型结构(例如，修改模型的层)、归一化、标准化、量化(例如，将模型的权重从诸如浮点之类的第一表示转换为诸如整数之类的第二表示)和/或其变体。

在至少一个实施例中，OpenVINO包括用于推理的一个或更多个软件库，也称为推理引擎。在至少一个实施例中，推理引擎是C++库或任何合适的编程语言库。在至少一个实施例中，使用推理引擎来推理输入数据。在至少一个实施例中，推理引擎实现各种类以推理输入数据并生成一个或更多个结果。在至少一个实施例中，推理引擎实现一个或更多个API函数以处理中间表示、设置输入和/或输出格式、和/或在一个或更多个设备上执行模型。

在至少一个实施例中，OpenVINO为一个或更多个神经网络模型的异构执行提供了各种能力。在至少一个实施例中，异构执行或异构计算是指利用一种或更多种类型的处理器和/或核心(core)的一个或更多个计算过程和/或系统。在至少一个实施例中，OpenVINO提供各种软件功能以在一个或更多个设备上执行程序。在至少一个实施例中，OpenVINO提供各种软件功能以在不同设备上执行程序和/或程序的各部分。在至少一个实施例中，OpenVINO提供各种软件功能，例如，以在CPU上运行第一代码部分，在GPU和/或FPGA上运行第二代码部分。在至少一个实施例中，OpenVINO提供各种软件功能，以在一个或更多个设备上执行神经网络的一个或更多个层(例如，在第一设备(例如GPU)上执行第一组层，以及在第二设备(例如CPU)上执行第二组层)。

在至少一个实施例中，OpenVINO包括和与CUDA编程模型相关联的功能类似的各种功能，诸如与诸如TensorFlow、PyTorch和/或其变体之类的框架相关联的各种神经网络模型操作。在至少一个实施例中，使用OpenVINO执行一个或更多个CUDA编程模型操作。在至少一个实施例中，本文描述的各种系统、方法和/或技术是使用OpenVINO实现的。

数据中心

图11示出了可以使用至少一个实施例的示例数据中心1100。在至少一个实施例中，数据中心1100包括数据中心基础设施层1110、框架层1120、软件层1130和应用程序层1140。

在至少一个实施例中，如图11所示，数据中心基础设施层1110可以包括资源协调器1112、分组的计算资源1114和节点计算资源(“节点C.R.”)1116(1)-1116(N)，其中“N”代表正整数(其可以是与其他图中使用的整数不同的整数“N”)。在至少一个实施例中，节点C.R.1116(1)-1116(N)可以包括但不限于任何数量的中央处理单元(“CPU”)或其他处理器(包括加速器、现场可编程门阵列(FPGA)、图形处理器等)，存储器存储设备1118(1)-1118(N)(例如动态只读存储器、固态存储或磁盘驱动器)，网络输入/输出(“NW I/O”)设备，网络交换机，虚拟机(“VM”)，电源模块和冷却模块等。在至少一个实施例中，节点C.R.1116(1)-1116(N)中的一个或更多个节点C.R.可以是具有一个或更多个上述计算资源的服务器。

在至少一个实施例中，分组的计算资源1114可以包括容纳在一个或更多个机架(未示出)内的节点C.R.的单独分组，或者容纳在各个地理位置的数据中心(也未示出)内的许多机架。在至少一个实施例中，分组的计算资源1114内的节点C.R.的单独分组可以包括可以被配置或分配为支持一个或更多个工作负载的分组的计算、网络、存储器或存储资源。在至少一个实施例中，可以将包括CPU或处理器的若干节点C.R.分组在一个或更多个机架内，以提供计算资源来支持一个或更多个工作负载。在至少一个实施例中，一个或更多个机架还可以包括以任意组合的任何数量的电源模块、冷却模块和网络交换机。

在至少一个实施例中，资源协调器1112可以配置或以其他方式控制一个或更多个节点C.R.1116(1)-1116(N)和/或分组的计算资源1114。在至少一个实施例中，资源协调器1112可以包括用于数据中心1100的软件设计基础设施(“SDI”)管理实体。在至少一个实施例中，资源协调器1112可以包括硬件、软件或其某种组合。

在至少一个实施例中，如图11所示，框架层1120包括作业调度器1122、配置管理器1124、资源管理器1126和分布式文件系统1128。在至少一个实施例中，框架层1120可以包括支持软件层1130的软件1132和/或应用程序层1140的一个或更多个应用程序1142的框架。在至少一个实施例中，软件1132或应用程序1142可以分别包括基于Web的服务软件或应用程序，例如由Amazon Web Services，Google Cloud和Microsoft Azure提供的服务软件或应用程序。在至少一个实施例中，框架层1120可以是但不限于一种类型的免费和开源软件网络应用程序框架，诸如可以利用分布式文件系统1128来进行大规模数据处理(例如“大数据”)的Apache SparkTM(以下称为“Spark”)。在至少一个实施例中，作业调度器1122可以包括Spark驱动器，用于促进对数据中心1100的各个层所支持的工作负载进行调度。在至少一个实施例中，配置管理器1124可能够配置不同的层，诸如软件层1130以及包括Spark和用于支持大规模数据处理的分布式文件系统1128的框架层1120。在至少一个实施例中，资源管理器1126可能够管理映射到或分配用于支持分布式文件系统1128和作业调度器1122的聚类的或分组的计算资源。在至少一个实施例中，聚类的或分组的计算资源可以包括数据中心基础设施层1110处的分组的计算资源1114。在至少一个实施例中，资源管理器1126可以与资源协调器1112进行协调以管理这些映射的或分配的计算资源。

在至少一个实施例中，包括在软件层1130中的软件1132可以包括由节点C.R.1116(1)-1116(N)的至少各部分、分组的计算资源1114和/或框架层1120的分布式文件系统1128使用的软件。在至少一个实施例中，一种或更多种类型的软件可以包括但不限于Internet网页搜索软件、电子邮件病毒扫描软件、数据库软件和流视频内容软件。

在至少一个实施例中，应用程序层1140中包括的一个或更多个应用程序1142可以包括由节点C.R.1116(1)-1116(N)的至少各部分、分组的计算资源1114和/或框架层1120的分布式文件系统1128使用的一种或更多种类型的应用程序。在至少一个实施例中，一种或更多种类型的应用程序可以包括但不限于任何数量的基因组学应用程序、认知计算、应用程序和机器学习应用程序，包括训练或推理软件、机器学习框架软件(例如PyTorch、TensorFlow、Caffe等)或与一个或更多个实施例结合使用的其他机器学习应用程序。

在至少一个实施例中，配置管理器1124、资源管理器1126和资源协调器1112中的任何一个可以基于以任何技术上可行的方式获取的任何数量和类型的数据来实现任何数量和类型的自我修改动作。在至少一个实施例中，自我修改动作可以减轻数据中心1100的数据中心操作员做出可能不好的配置决策并且可以避免数据中心的未充分利用和/或执行差的部分。

在至少一个实施例中，数据中心1100可以包括工具、服务、软件或其他资源，用于根据本文所述的一个或更多个实施例来训练一个或更多个机器学习模型或者使用一个或更多个机器学习模型来预测或推理信息。例如，在至少一个实施例中，可以通过使用上文关于数据中心1100描述的软件和计算资源，根据神经网络架构计算权重参数来训练机器学习模型。在至少一个实施例中，通过使用通过本文所述的一种或更多种训练技术计算出的权重参数，可以使用上面关于数据中心1100所描述的资源，使用对应于一个或更多个神经网络的经训练的机器学习模型来推理或预测信息。

在至少一个实施例中，数据中心可以使用CPU、专用集成电路(ASIC)、GPU、FPGA或其他硬件来使用上述资源来执行训练和/或推理。此外，上述的一个或更多个软件和/或硬件资源可以配置成一种服务，用于允许用户训练或执行信息推理，诸如图像识别、语音识别或其他人工智能服务。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图11的系统中使用，以用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或体系架构、或神经网络用例计算出的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

自主车辆

图12A示出了根据至少一个实施例的自主车辆1200的示例。在至少一个实施例中，自主车辆1200(在本文中可替代地称为“车辆1200”)可以是但不限于客运车辆，例如汽车、卡车、公共汽车，和/或容纳一个或更多个乘客的另一种类型的车辆。在至少一个实施例中，车辆1200可以是用于拖运货物的半牵引车-拖车卡车。在至少一个实施例中，车辆1200可以是飞机、机器人车辆或其他类型的车辆。

可以根据由美国运输部下属的国家公路交通安全管理局(“NHTSA”)和汽车工程师学会(“SAE”)“与用于道路机动车辆的驾驶自动化系统有关的术语的分类法和定义(Taxonomy and Definitions for Terms Related to Driving Automation Systems forOn-Road Motor Vehicles)”(例如，于2018年6月15日发布的标准号J3016-201806，于2016年9月30日发布的标准号J3016-201609，以及该标准的以前和将来的版本)定义的自动化级别来描述自主车辆。在至少一个实施例中，车辆1200可能够具有根据自主驾驶级别的级别1至级别5中的一个或更多个的功能。例如，在至少一个实施例中，车辆1200可能够具有条件自动化(级别3)、高度自动化(级别4)和/或全自动化(级别5)，这取决于实施例。

在至少一个实施例中，车辆1200可以包括但不限于组件，诸如底盘、车身、车轮(例如2、4、6、8、18个等)、轮胎、车轴和车辆的其他组件。在至少一个实施例中，车辆1200可以包括但不限于推进系统1250，诸如内燃机、混合动力装置、全电动发动机和/或另一种推进系统类型。在至少一个实施例中，推进系统1250可以连接至车辆1200的传动系，其可以包括但不限于变速器，用于使得能够推进车辆1200。在至少一个实施例中，可以响应于从油门(throttle)/加速器1252接收信号来控制推进系统1250。

在至少一个实施例中，当推进系统1250正在运行时(例如，当车辆1200在运动时)，转向系统1254(其可以包括但不限于方向盘)用于使车辆1200转向(例如，沿着期望的路径或路线)。在至少一个实施例中，转向系统1254可以从转向致动器1256接收信号。在至少一个实施例中，对于全自动化(级别5)功能，方向盘可以是可选的。在至少一个实施例中，制动传感器系统1246可以用于响应于从制动致动器1248和/或制动传感器接收到信号来操作车辆制动器。

在至少一个实施例中，一个或更多个控制器1236，其可以包括但不限于一个或更多个片上系统(“SoC”)(图12A中未示出)和/或图形处理单元(“GPU”)，向车辆1200的一个或更多个组件和/或系统提供信号(例如，代表命令)。例如，在至少一个实施例中，一个或更多个控制器1236可以发送信号以经由制动致动器1248操作车辆制动，经由一个或更多个转向致动器1256操作转向系统1254，经由一个或更多个油门/加速器1252操作推进系统1250。在至少一个实施例中，一个或更多个控制器1236可以包括一个或更多个车载(例如，集成)计算设备，其处理传感器信号并输出操作命令(例如，表示命令的信号)以实现自主驾驶和/或协助人类驾驶员驾驶车辆1200。在至少一个实施例中，一个或更多个控制器1236可以包括用于自主驾驶功能的第一控制器，用于功能性安全功能的第二控制器，用于人工智能功能(例如计算机视觉)的第三控制器，用于信息娱乐功能的第四控制器，用于紧急状况下的冗余的第五控制器和/或其他控制器。在至少一个实施例中，单个控制器可以处理上述功能中的两个或更多个，两个或更多个控制器可以处理单个功能和/或其任何组合。

在至少一个实施例中，一个或更多个控制器1236响应于从一个或更多个传感器(例如，传感器输入)接收的传感器数据，提供用于控制车辆1200的一个或更多个组件和/或系统的信号。在至少一个实施例中，传感器数据可以从例如但不限于以下传感器接收：一个或更多个全球导航卫星系统(“GNSS”)传感器1258(例如，一个或更多个全球定位系统传感器)、一个或更多个RADAR传感器1260、一个或更多个超声波传感器1262、一个或更多个LIDAR传感器1264、一个或更多个惯性测量单元(IMU)传感器1266(例如，一个或更多个加速度计、一个或更多个陀螺仪、一个或更多个磁罗盘、一个或更多个磁力计等)、一个或更多个麦克风1296、一个或更多个立体相机1268、一个或更多个广角相机1270(例如鱼眼相机)、一个或更多个红外相机1272、一个或更多个环绕相机1274(例如，360度相机)、远程相机(图12A中未示出)、中程相机(图12A中未示出)、一个或更多个速度传感器1244(例如，用于测量车辆1200的速度)、一个或更多个振动传感器1242、一个或更多个转向传感器1240、一个或更多个制动传感器(例如，作为制动传感器系统1246的一部分)和/或其他传感器类型。

在至少一个实施例中，一个或更多个控制器1236可以从车辆1200的仪表板1232接收输入(例如，由输入数据表示)并经由人机接口(“HMI”)显示器1234、声音信号器、扬声器和/或经由车辆1200的其他组件提供输出(例如，由输出数据、显示数据等表示)。在至少一个实施例中，输出可包括信息，诸如车速、速度、时间、地图数据(例如，高清地图(图12A中未示出)、位置数据(例如，车辆1200的位置，例如在地图上)、方向、其他车辆的位置(例如，占用网格)、关于对象的信息以及由一个或更多个控制器1236感知到的对象的状态等。例如，在至少一个实施例中，HMI显示器1234可以显示关于一个或更多个对象的存在的信息(例如，路牌、警告标志、交通信号灯变化等)和/或关于驾驶操纵车辆已经、正在或将要制造的信息(例如，现在改变车道、在两英里内到达出口34B等)。

在至少一个实施例中，车辆1200进一步包括网络接口1224，其可以使用一个或更多个无线天线1226和/或一个或更多个调制解调器通过一个或更多个网络进行通信。例如，在至少一个实施例中，网络接口1224可能够通过长期演进(“LTE”)、宽带码分多址(“WCDMA”)、通用移动电信系统(“UMTS”)、全球移动通信系统(“GSM”)、IMT-CDMA多载波(“CDMA2000”)网络等进行通信。在至少一个实施例中，一个或更多个无线天线1226还可以使用一个或更多个局域网(诸如Bluetooth、Bluetooth Low Energy(LE)、Z-Wave、ZigBee等)和/或一个或更多个低功耗广域网(“LPWAN”)(诸如LoRaWAN、SigFox等协议)，实现环境中的对象(例如，车辆、移动设备等)之间的通信。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供了关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图12A的系统中使用，以用于至少部分地基于本文所述的使用神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算出的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图12B示出了根据至少一个实施例的图12A的自主车辆1200的相机位置和视野的示例。在至少一个实施例中，相机和各自的视野是一个示例实施例，并且不旨在进行限制。例如，在至少一个实施例中，可以包括附加的和/或替代的相机和/或相机可以位于车辆1200上的不同位置。

在至少一个实施例中，用于相机的相机类型可以包括但不限于可以适于与车辆1200的组件和/或系统一起使用的数字相机。在至少一个实施例中，一个或更多个相机可以以汽车安全完整性等级(“ASIL”)B和/或其他ASIL进行操作。在至少一个实施例中，相机类型可能够具有任何图像捕获速率，诸如60帧每秒(fps)、120fps、240fps等，这取决于实施例。在至少一个实施例中，相机可能够使用滚动快门、全局快门、其他类型的快门或其组合。在至少一个实施例中，滤色器阵列可以包括红色透明透明透明(“RCCC”)滤色器阵列、红色透明透明蓝色(“RCCB”)滤色器阵列、红色蓝色绿色透明(“RBGC”)滤色器阵列、Foveon X3滤色器阵列、拜耳(Bayer)传感器(“RGGB”)滤色器阵列、单色传感器滤色器阵列和/或其他类型的滤色器阵列。在至少一个实施例中，可以使用透明像素相机，诸如具有RCCC、RCCB和/或RBGC滤色器阵列的相机，以努力提高光敏性。

在至少一个实施例中，一个或更多个相机可以用于执行高级驾驶员辅助系统(“ADAS”)功能(例如，作为冗余或故障-安全设计的一部分)。例如，在至少一个实施例中，可以安装多功能单目相机以提供包括车道偏离警告、交通标志辅助和智能大灯控制的功能。在至少一个实施例中，一个或更多个相机(例如，所有相机)可以同时记录并提供图像数据(例如，视频)。

在至少一个实施例中，可以将一个或更多个相机安装在安装组件中，诸如定制设计的(三维(“3D”)打印的)组件，以便去除杂散光和来自车辆1200内的反射光(例如，来自仪表板的在挡风玻璃镜中反射的反射光)，其可能会干扰相机的图像数据捕获能力。关于后视镜安装组件，在至少一个实施例中，后视镜组件可以是3D打印定制的，使得相机安装板匹配后视镜的形状。在至少一个实施例中，一个或更多个相机可以被集成到后视镜中。在至少一个实施例中，对于侧视相机，一个或更多个相机也可以集成在舱室的每个角落处的四个支柱内。

在至少一个实施例中，具有包括车辆1200前面的环境的各部分的视野的相机(例如，前向相机)可以用于环视，以帮助识别前方路径和障碍物，以及在一个或更多个控制器1236和/或控制SoC的帮助下辅助提供对于生成占用网格和/或确定优选的车辆路径至关重要的信息。在至少一个实施例中，前向相机可以用于执行许多与LIDAR相似的ADAS功能，包括但不限于紧急制动、行人检测和避免碰撞。在至少一个实施例中，前向相机还可以用于ADAS功能和系统，包括但不限于车道偏离警告(“LDW”)、自动巡航控制(“ACC”)和/或其他功能(诸如交通标志识别)。

在至少一个实施例中，各种各样的相机可以用于前向配置，包括例如包括CMOS(“互补金属氧化物半导体”)彩色成像器的单目相机平台。在至少一个实施例中，广角相机1270可以用于感知从外围进入视图的对象(例如，行人、交叉口交通或自行车)。尽管在图12B中仅示出了一个广角相机1270，但是在其他实施例中，车辆1200上可以有任何数量(包括零)的广角相机。在至少一个实施例中，任何数量的远程相机1298(例如，远视立体相机对)可用于基于深度的对象检测，尤其是对于尚未针对其训练神经网络的对象。在至少一个实施例中，一个或更多个远程相机1298还可以用于对象检测和分类以及基本对象跟踪。

在至少一个实施例中，任何数量的立体相机1268也可以包括在前向配置中。在至少一个实施例中，一个或更多个立体相机1268可以包括集成控制单元，该集成控制单元包括可扩展处理单元，其可以提供可编程逻辑(“FPGA”)和具有在单个芯片上集成的控制器局域网(“CAN”)或以太网接口的多核心微处理器。在至少一个实施例中，这样的单元可以用于生成车辆1200的环境的3D地图，包括对图像中所有点的距离估计。在至少一个实施例中，一个或更多个立体相机1268可以包括但不限于紧凑型立体视觉传感器，其可以包括但不限于两个相机镜头(左右分别一个)和图像处理芯片，其可以测量从车辆1200到目标对象的距离并使用所生成的信息(例如，元数据)来激活自主紧急制动和车道偏离警告功能。在至少一个实施例中，除了本文所述的那些之外或代替本文所述的那些，还可以使用其他类型的立体相机1268。

在至少一个实施例中，具有包括车辆1200侧面的环境的各部分的视野的相机(例如，侧视相机)可以用于环视，其提供用于创建和更新占据网格的信息，以及生成侧面撞击碰撞警告。例如，在至少一个实施例中，环绕相机1274(例如，如图12B所示的四个环绕相机)可以定位在车辆1200上。在至少一个实施例中，一个或更多个环绕相机1274可以包括但不限于任意数量和组合的广角相机、一个或更多个鱼目相机、一个或更多个360度相机和/或类似相机。例如，在至少一个实施例中，四个鱼目相机可以位于车辆1200的前、后和侧面。在至少一个实施例中，车辆1200可以使用三个环绕相机1274(例如，左、右和后面)，并且可以利用一个或更多个其他相机(例如，前向相机)作为第四个环视相机。

在至少一个实施例中，具有包括车辆1200后方的环境的各部分的视野的相机(例如，后视相机)可以用于停车辅助、环视、后方碰撞警告、以及创建和更新占用网格。在至少一个实施例中，可以使用各种各样的相机，包括但不限于还适合作为一个或更多个前向相机(例如，远程相机1298和/或一个或更多个中程相机1276、一个或更多个立体相机1268、一个或更多个红外相机1272等)的相机，如本文所述。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供了关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图12B的系统中使用，以用于至少部分地基于本文所述的使用神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算出的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图12C是示出了根据至少一个实施例的图12A的自主车辆1200的示例系统架构的框图。在至少一个实施例中，图12C中的车辆1200的组件、特征和系统中的每一个都被示出为经由总线1202连接。在至少一个实施例中，总线1202可包括但不限于CAN数据接口(在本文中可替代地称为“CAN总线”)。在至少一个实施例中，CAN可以是车辆1200内部的网络，用于辅助控制车辆1200的各种特征和功能，例如制动器的致动、加速、制动、转向、雨刷等。在至少一个实施例中，总线1202可以被配置成具有数十个甚至数百个节点，每个节点都具有其自己的唯一标识符(例如，CAN ID)。在至少一个实施例中，可以读取总线1202以找到方向盘角度、地面速度、发动机每分钟转动次数(“RPM”)、按钮位置和/或其他车辆状态指示器。在至少一个实施例中，总线1202可以是符合ASIL B的CAN总线。

在至少一个实施例中，除了CAN之外或代替CAN，还可使用FlexRay和/或以太网(Ethernet)协议。在至少一个实施例中，可以有形成总线1202的任意数量的总线，其可以包括但不限于零或更多的CAN总线，零或更多的FlexRay总线，零或更多的以太网总线，和/或零或更多的使用不同协议的其他类型的总线。在至少一个实施例中，两个或更多个总线可以用于执行不同的功能，和/或可以用于冗余。例如，第一总线可以用于碰撞避免功能，并且第二总线可以用于致动控制。在至少一个实施例中，总线1202中的每个总线可以与车辆1200的任何组件通信，并且总线1202中的两个或更多个总线可以与对应的组件通信。在至少一个实施例中，任何数量的片上系统(“SoC”)1204(例如，SoC 1204(A)和SoC 1204(B))中的每一个，一个或更多个控制器1236中的每一个和/或车辆内的每个计算机都可以访问相同的输入数据(例如，来自车辆1200的传感器的输入)，并且可以连接到公共总线，诸如CAN总线。

在至少一个实施例中，车辆1200可以包括一个或更多个控制器1236，诸如本文关于图12A所描述的那些。在至少一个实施例中，控制器1236可以用于各种各样的功能。在至少一个实施例中，控制器1236可以耦合到车辆1200的各种其他组件和系统中的任何一个，并且可以用于控制车辆1200、车辆1200的人工智能、车辆1200的信息娱乐和/或其他功能。

在至少一个实施例中，车辆1200可以包括任何数量的SoC 1204。在至少一个实施例中，SoC 1204中的每一个可以包括但不限于中央处理单元(“一个或更多个CPU”)1206、图形处理单元(“一个或更多个GPU”)1208、一个或更多个处理器1210、一个或更多个高速缓存1212、一个或更多个加速器1214、一个或更多个数据存储1216和/或其他未图示的组件和特征。在至少一个实施例中，一个或更多个SoC 1204可以用于在各种各样的平台和系统中控制车辆1200。例如，在至少一个实施例中，一个或更多个SoC 1204可以与高清(“HD”)地图1222一起组合在系统(例如，车辆1200的系统)中，该高清地图1222可以经由网络接口1224从一个或更多个服务器(图12C中未示出)获得地图刷新和/或更新。

在至少一个实施例中，一个或更多个CPU 1206可以包括CPU集群或CPU复合体(在本文中可替代地称为“CCPLEX”)。在至少一个实施例中，一个或更多个CPU 1206可以包括多个核心和/或二级(“L2”)高速缓存。例如，在至少一个实施例中，一个或更多个CPU 1206可以在一致的(coherent)多处理器配置中包括八个核心。在至少一个实施例中，一个或更多个CPU 1206可以包括四个双核心集群，其中每个集群具有专用的L2高速缓存(例如，2兆字节(MB)L2高速缓存)。在至少一个实施例中，一个或更多个CPU 1206(例如，CCPLEX)可以被配置成支持同时的集群操作，这使得一个或更多个CPU 1206的集群的任何组合在任何给定的时间都可以是活动的。

在至少一个实施例中，一个或更多个CPU 1206可以实现电源管理功能，这些功能包括但不限于以下特征中的一个或更多个：空闲时可以自动对各个硬件块进行时钟门控以节省动态功率；当该核心由于执行等待中断(“WFI”)/等待事件(“WFE”)指令而未主动执行指令时，可以对每个核心时钟进行门控；每个核心都可以独立地进行功率门控；当所有核心都被时钟门控或功率门控时，每个核心集群都可以被独立地进行时钟门控；以及/或当所有核心都被功率门控时，每个核心集群都可以被独立地进行功率门控。在至少一个实施例中，一个或更多CPU 1206可以进一步实现用于管理功率状态的增强算法，其中指定了允许的功率状态和预期的唤醒时间，并且硬件/微代码确定了针对核心、集群和CCPLEX要输入的最佳功率状态。在至少一个实施例中，处理核心可以在软件中支持简化的功率状态进入序列，其中工作被卸载给微代码。

在至少一个实施例中，一个或更多个GPU 1208可以包括集成的GPU(在本文中可替代地称为“iGPU”)。在至少一个实施例中，一个或更多个GPU 1208可以是可编程的，并且对于并行工作负载可以是高效的。在至少一个实施例中，一个或更多个GPU 1208可以使用增强的张量指令集。在至少一个实施例中，一个或更多个GPU 1208可以包括一个或更多个流式微处理器，其中每个流式微处理器可以包括一级(“L1”)高速缓存(例如，具有至少96KB的存储容量的L1高速缓存)，以及两个或更多个流式微处理器可以共享L2高速缓存(例如，具有512KB存储容量的L2高速缓存)。在至少一个实施例中，一个或更多个GPU 1208可以包括至少八个流式微处理器。在至少一个实施例中，一个或更多个GPU 1208可以使用一个或更多个计算机应用程序编程接口(API)。在至少一个实施例中，一个或更多个GPU 1208可以使用一个或更多个并行计算平台和/或编程模型(例如，NVIDIA的CUDA模型)。

在至少一个实施例中，一个或更多个GPU 1208可以被功率优化以在汽车和嵌入式用例中获得最佳性能。例如，在至少一个实施例中，可以在鳍式场效应晶体管(“FinFET”)电路上制造一个或更多个GPU 1208。在至少一个实施例中，每个流式微处理器可以包含分区为多个块的多个混合精度处理核心。例如但不限于，可以将64个FP32核心和32个FP64核心分区为四个处理块。在至少一个实施例中，可以为每个处理块分配16个FP32核心、8个FP64核心、16个INT32核心、用于深度学习矩阵算术的两个混合精度NVIDIA张量核心、零级(“L0”)指令高速缓存、调度器(例如线程束调度器)或定序器、分派单元和/或64KB寄存器文件。在至少一个实施例中，流式微处理器可以包括独立的并行整数和浮点数据路径，用于采用计算和寻址运算的混合来提供对工作负载的高效执行。在至少一个实施例中，流式微处理器可以包括独立的线程调度能力，以实现更细粒度的同步和并行线程之间的协作。在至少一个实施例中，流式微处理器可以包括组合的L1数据高速缓存和共享存储器单元，以便在简化编程的同时提高性能。

在至少一个实施例中，一个或更多个GPU 1208可以包括高带宽存储器(“HBM”)和/或16GB HBM2存储器子系统，在一些示例中用于提供约900GB/秒的峰值存储器带宽。在至少一个实施例中，除了HBM存储器或代替HBM存储器，还可以使用同步图形随机存取存储器(“SGRAM”)，诸如第五代图形双倍数据速率类型的同步随机存取存储器(“GDDR5”)。

在至少一个实施例中，一个或更多个GPU 1208可以包括统一存储器技术。在至少一个实施例中，地址转换服务(“ATS”)支持可以用于允许一个或更多个GPU 1208直接访问一个或更多个CPU 1206页表。在至少一个实施例中，当一个或更多个GPU 1208中的GPU的内存管理单元(“MMU”)经历未命中(miss)时，可以将地址转换请求发送到一个或更多个CPU1206。作为响应，在至少一个实施例中，一个或更多个CPU 1206中的2个CPU可以在其页表中查找地址的虚拟-物理映射并将转换发送回一个或更多个GPU 1208。在至少一个实施例中，统一存储器技术可以允许单个统一虚拟地址空间用于一个或更多个CPU 1206和一个或更多个GPU 1208两者的存储器，从而简化了一个或更多个GPU 1208的编程以及将应用程序移植到一个或更多个GPU 1208。

在至少一个实施例中，一个或更多个GPU 1208可以包括任意数量的访问计数器，其可以跟踪一个或更多个GPU 1208对其他处理器的存储器的访问频率。在至少一个实施例中，一个或更多个访问计数器可以帮助确保将内存页移动到最频繁访问页面的处理器的物理存储器，从而提高存储器范围在处理器之间共享的效率。

在至少一个实施例中，一个或更多个SoC 1204可以包括任何数量的高速缓存1212，包括本文所述的那些。例如，在至少一个实施例中，一个或更多个高速缓存1212可以包括可用于一个或更多个CPU 1206和一个或更多个GPU 1208两者(例如，连接到一个或更多个CPU 1206和一个或更多个GPU 1208)的三级(“L3”)高速缓存。在至少一个实施例中，一个或更多个高速缓存1212可以包括回写高速缓存，该回写高速缓存可以诸如通过使用高速缓存一致性协议(例如，MEI、MESI、MSI等)来跟踪各行的状态。在至少一个实施例中，尽管可以使用较小的高速缓存大小，但取决于实施例，L3高速缓存可以包括4MB存储器或更多。

在至少一个实施例中，一个或更多个SoC 1204可以包括一个或更多个加速器1214(例如，硬件加速器、软件加速器或其组合)。在至少一个实施例中，一个或更多个SoC 1204可以包括硬件加速集群，其可以包括优化的硬件加速器和/或大的片上存储器。在至少一个实施例中，大的片上存储器(例如4MB的SRAM)可以使硬件加速集群能够加速神经网络和其他计算。在至少一个实施例中，硬件加速集群可以用于补充一个或更多个GPU 1208并且卸载一个或更多个GPU 1208的一些任务(例如，以释放一个或更多个GPU 1208的更多周期以执行其他任务)。在至少一个实施例中，一个或更多个加速器1214可以用于足够稳定以经得起加速考验的目标工作负载(例如，感知、卷积神经网络(“CNN”)、循环神经网络(“RNN”)等)。在至少一个实施例中，CNN可以包括基于区域或区域卷积神经网络(“RCNN”)和快速RCNN(例如，如用于对象检测)或其他类型的CNN。

在至少一个实施例中，一个或更多个加速器1214(例如，硬件加速集群)可以包括一个或更多个深度学习加速器(“DLA”)。在至少一个实施例中，一个或更多个DLA可以包括但不限于一个或更多个张量处理单元(“TPU”)，其可以被配置成每秒提供额外的10万亿次运算用于深度学习应用程序和推理。在至少一个实施例中，TPU可以是被配置成并被优化用于执行图像处理功能(例如，用于CNN、RCNN等)的加速器。在至少一个实施例中，可以针对神经网络类型和浮点运算以及推理的特定集合进一步优化一个或更多个DLA。在至少一个实施例中，一个或更多个DLA的设计可以提供比典型的通用GPU更高的每毫米性能，并且通常大大超过CPU的性能。在至少一个实施例中，一个或更多个TPU可执行若干功能，包括支持例如INT8、INT16和FP16数据类型以用于特征和权重的单实例卷积功能以及后处理器功能。在至少一个实施例中，一个或更多个DLA可以针对各种功能中的任何功能，在经处理或未处理的数据上快速且高效地执行神经网络，尤其是CNN，包括例如但不限于：用于使用来自相机传感器的数据进行对象识别和检测的CNN；用于使用来自相机传感器的数据进行距离估计的CNN；用于使用来自麦克风的数据进行紧急车辆检测以及识别和检测的CNN；用于使用来自相机传感器的数据进行人脸识别和车主识别的CNN；和/或用于保护和/或安全相关事件的CNN。

在至少一个实施例中，一个或更多个DLA可以执行一个或更多个GPU 1208的任何功能，并且通过使用推理加速器，例如，设计者可以将一个或更多个DLA或一个或更多个GPU1208作为目标用于任何功能。例如，在至少一个实施例中，设计者可以将CNN的处理和浮点运算集中在一个或更多个DLA上，并将其他功能留给一个或更多个GPU 1208和/或一个或更多个加速器1214。

在至少一个实施例中，一个或更多个加速器1214可以包括可编程视觉加速器(“PVA”)，其在本文中可以替代地称为计算机视觉加速器。在至少一个实施例中，PVA可以被设计和配置为加速用于高级驾驶员辅助系统(“ADAS”)1238、自主驾驶、增强现实(“AR”)应用程序和/或虚拟现实(“VR”)应用程序的计算机视觉算法。在至少一个实施例中，PVA可以在性能和灵活性之间提供平衡。例如，在至少一个实施例中，每个PVA都可以包括例如但不限于任何数量的精简指令集计算机(“RISC”)核心、直接存储器访问(“DMA”)和/或任何数量的向量处理器。

在至少一个实施例中，RISC核心可以与图像传感器(例如，本文描述的任何相机的图像传感器)、图像信号处理器等交互。在至少一个实施例中，每个RISC核心可以包括任何数量的存储器。在至少一个实施例中，取决于实施例，RISC核心可以使用多种协议中的任何一种。在至少一个实施例中，RISC核心可以执行实时操作系统(“RTOS”)。在至少一个实施例中，可以使用一个或更多个集成电路设备、专用集成电路(“ASIC”)和/或存储器设备来实现RISC核心。例如，在至少一个实施例中，RISC核心可以包括指令高速缓存和/或紧密耦合的RAM。

在至少一个实施例中，DMA可以使PVA的组件能够独立于一个或更多个CPU 1206访问系统存储器。在至少一个实施例中，DMA可以支持用于向PVA提供优化的任何数量的特征，包括但不限于，支持多维寻址和/或循环寻址。在至少一个实施例中，DMA可以支持多达六个或更多个寻址的维度，其可以包括但不限于块宽度、块高度、块深度、水平块步进、垂直块步进和/或深度步进。

在至少一个实施例中，向量处理器可以是可编程处理器，其可以设计为高效且灵活地执行用于计算机视觉算法的编程并提供信号处理能力。在至少一个实施例中，PVA可以包括PVA核心和两个向量处理子系统分区。在至少一个实施例中，PVA核心可以包括处理器子系统、一个或更多个DMA引擎(例如，两个DMA引擎)和/或其他外围设备。在至少一个实施例中，向量处理子系统可以操作为PVA的主处理引擎，并且可以包括向量处理单元(“VPU”)、指令高速缓存和/或向量存储器(例如“VMEM”)。在至少一个实施例中，VPU核心可以包括数字信号处理器，诸如，例如单指令多数据(“SIMD”)、超长指令字(“VLIW”)数字信号处理器。在至少一个实施例中，SIMD和VLIW的组合可以提高吞吐量和速度。

在至少一个实施例中，每个向量处理器可以包括指令高速缓存并且可以耦合到专用存储器。因此，在至少一个实施例中，每个向量处理器可以被配置为独立于其他向量处理器而执行。在至少一个实施例中，特定PVA中包括的向量处理器可以被配置为采用数据并行性。例如，在至少一个实施例中，单个PVA中包括的多个向量处理器可以执行通用计算机视觉算法，但是是在图像的不同区域上。在至少一个实施例中，包括在特定PVA中的向量处理器可以在一个图像上同时执行不同的计算机视觉算法，或者甚至在序列图像或图像的各部分上执行不同的算法。在至少一个实施例中，在硬件加速集群中可以包括任何数量的PVA，并且在每个PVA中可以包括任何数量的向量处理器。在至少一个实施例中，PVA可以包括附加的纠错码(“ECC”)存储器，用于增强整体系统安全性。

在至少一个实施例中，一个或更多个加速器1214可以包括片上计算机视觉网络和静态随机存取存储器(“SRAM”)，用于为一个或更多个加速器1214提供高带宽、低延时SRAM。在至少一个实施例中，片上存储器可以包括至少4MB SRAM，其包括例如但不限于八个现场可配置的内存块，PVA和DLA均可以对其进行访问。在至少一个实施例中，每对存储器块可以包括高级外围总线(“APB”)接口、配置电路、控制器和多路复用器。在至少一个实施例中，可以使用任何类型的存储器。在至少一个实施例中，PVA和DLA可以经由为PVA和DLA提供对存储器的高速访问的主干网(backbone)来访问存储器。在至少一个实施例中，主干网可以包括片上计算机视觉网络，其将PVA和DLA互连到存储器(例如，使用APB)。

在至少一个实施例中，片上计算机视觉网络可以包括接口，该接口在传输任何控制信号/地址/数据之前确定PVA和DLA均提供就绪且有效的信号。在至少一个实施例中，接口可以提供用于发送控制信号/地址/数据的单独的相位和单独的信道，以及用于连续数据传输的突发型通信。在至少一个实施例中，尽管可以使用其他标准和协议，但是接口可以符合国际标准化组织(“ISO”)26262或国际电工委员会(“IEC”)61508标准。

在至少一个实施例中，一个或更多个SoC 1204可以包括实时光线追踪硬件加速器。在至少一个实施例中，实时光线追踪硬件加速器可以用于快速且高效地确定对象的位置和范围(例如，在世界模型内)以生成实时可视化模拟，以用于RADAR信号解释，用于声音传播合成和/或分析，用于SONAR系统的模拟，用于通用波传播模拟，用于与用于定位和/或其他功能的LIDAR数据进行比较，和/或用于其他用途。

在至少一个实施例中，一个或更多个加速器1214可具有用于自主驾驶的广泛用途。在至少一个实施例中，PVA可以用于ADAS和自主车辆中的关键处理阶段。在至少一个实施例中，在低功耗和低延时下PVA的能力与需要可预测的处理的算法域良好匹配。换句话说，PVA在半密集或密集的常规计算中表现出色，即使在小型数据集上也是如此，这些数据集可能需要具有低延时和低功耗的可预测的运行时间。在至少一个实施例中，诸如在车辆1200中，PVA可被设计为运行经典的计算机视觉算法，因为它们在对象检测和整数数学运算方面可以是高效的。

例如，根据技术的至少一个实施例，PVA被用于执行计算机立体视觉。在至少一个实施例中，可以在一些示例中使用基于半全局匹配的算法，但是这并不意味着是限制性的。在至少一个实施例中，用于3-5级自主驾驶的应用程序在运行中使用运动估计/立体匹配(例如，从运动恢复结构、行人识别、车道检测等)。在至少一个实施例中，PVA可以对来自两个单目相机的输入执行计算机立体视觉功能。

在至少一个实施例中，PVA可以用于执行密集的光流。例如，在至少一个实施例中，PVA可以处理原始RADAR数据(例如，使用4D快速傅立叶变换)以提供处理后的RADAR数据。在至少一个实施例中，例如，PVA用于通过处理原始飞行时间数据以提供处理后的飞行时间数据，来进行飞行时间深度处理。

在至少一个实施例中，DLA可用于运行任何类型的网络以增强控制和驾驶安全性，包括例如但不限于神经网络，其输出用于每个对象检测的置信度的测量结果。在至少一个实施例中，可以将置信度表示或解释为概率，或者表示为提供每个检测相比于其他检测的相对“权重”。在至少一个实施例中，置信度测量结果使系统能够做出进一步的决策，即关于哪些检测应当被认为是真阳性检测而不是假阳性检测。在至少一个实施例中，系统可以为置信度设置阈值，并且仅将超过阈值的检测视为真阳性检测。在使用自动紧急制动(“AEB”)系统的实施例中，假阳性检测将导致车辆自动执行紧急制动，这显然是不希望的。在至少一个实施例中，高度置信的检测可以被认为是AEB的触发。在至少一个实施例中，DLA可以运行用于回归置信度值的神经网络。在至少一个实施例中，神经网络可以将参数的至少一些子集作为其输入，例如包围盒尺寸，(例如，从另一子系统)获得的地平面估计，与从神经网络和/或其他传感器(例如，一个或更多个LIDAR传感器1264或一个或更多个RADAR传感器1260)获得的车辆1200方向、距离、对象的3D位置估计相关的一个或更多个IMU传感器1266的输出。

在至少一个实施例中，一个或更多个SoC 1204可以包括一个或更多个数据存储(store)1216(例如，存储器)。在至少一个实施例中，一个或更多个数据存储1216可以是一个或更多个SoC 1204的片上存储器，其可以存储要在一个或更多个GPU 1208和/或DLA上执行的神经网络。在至少一个实施例中，一个或更多个数据存储1216可以具有足够大的容量以存储神经网络的多个实例以用于冗余和安全。在至少一个实施例中，一个或更多个数据存储1216可以包括一个或更多个L2或L3高速缓存。

在至少一个实施例中，一个或更多个SoC 1204可以包括任何数量的处理器1210(例如，嵌入式处理器)。在至少一个实施例中，一个或更多个处理器1210可以包括启动和电源管理处理器，该启动和电源管理处理器可以是专用处理器和子系统，用于处理启动电源和管理功能以及相关的安全执行。在至少一个实施例中，启动和电源管理处理器可以是一个或更多个SoC 1204的启动序列的一部分，并且可以提供运行时电源管理服务。在至少一个实施例中，启动功率和管理处理器可以提供时钟和电压编程，辅助系统低功率状态转换，一个或更多个SoC 1204热和温度传感器管理和/或一个或更多个SoC 1204功率状态管理。在至少一个实施例中，每个温度传感器可以实现为其输出频率与温度成比例的环形振荡器，并且一个或更多个SoC 1204可以使用环形振荡器来检测一个或更多个CPU 1206，一个或更多个GPU 1208和/或一个或更多个加速器1214的温度。在至少一个实施例中，如果确定温度超过阈值，则启动和电源管理处理器可以进入温度故障例程，并将一个或更多个SoC1204置于较低功率状态和/或将车辆1200置于司机的安全停车模式(例如，使车辆1200安全停车)。

在至少一个实施例中，一个或更多个处理器1210可以进一步包括一组嵌入式处理器，其可以用作音频处理引擎，所述音频处理引擎可以是音频子系统，其通过多个接口以及广泛且灵活范围的音频I/O接口为多通道音频实现全硬件支持。在至少一个实施例中，音频处理引擎是专用处理器核心，其具有带专用RAM的数字信号处理器。

在至少一个实施例中，一个或更多个处理器1210可以进一步包括常开(always-on)处理器引擎，该引擎可以提供必要的硬件特征以支持低功率传感器管理和唤醒用例。在至少一个实施例中，常开处理器引擎可以包括但不限于处理器核心、紧密耦合的RAM、支持外围设备(例如，定时器和中断控制器)、各种I/O控制器外围设备以及路由逻辑。

在至少一个实施例中，一个或更多个处理器1210可以进一步包括安全集群引擎，该安全集群引擎包括但不限于用于处理汽车应用程序的安全管理的专用处理器子系统。在至少一个实施例中，安全集群引擎可以包括但不限于两个或更多个处理器核心、紧密耦合的RAM、支持外围设备(例如，定时器、中断控制器等)和/或路由逻辑。在安全模式下，在至少一个实施例中，两个或更多个核心可以以锁步模式操作，并且可以用作具有用于检测其操作之间的任何差异的比较逻辑的单个核心。在至少一个实施例中，一个或更多个处理器1210可以进一步包括实时相机引擎，该实时相机引擎可以包括但不限于用于处理实时相机管理的专用处理器子系统。在至少一个实施例中，一个或更多个处理器1210可以进一步包括高动态范围信号处理器，该高动态范围信号处理器可以包括但不限于图像信号处理器，该图像信号处理器是作为相机处理管线的一部分的硬件引擎。

在至少一个实施例中，一个或更多个处理器1210可以包括视频图像合成器，该视频图像合成器可以是处理块(例如，在微处理器上实现)，该处理块实现视频回放应用程序产生最终的图像以用于播放器窗口所需要的视频后处理功能。在至少一个实施例中，视频图像合成器可以在一个或更多个广角相机1270、一个或更多个环绕相机1274和/或一个或更多个舱内监控相机传感器上执行镜头畸变校正。在至少一个实施例中，优选地，由在SoC1204的另一实例上运行的神经网络来监控舱内监控相机传感器，该神经网络被配置为识别舱内事件并相应地做出响应。在至少一个实施例中，舱内系统可以执行但不限于唇读以激活蜂窝服务和拨打电话、指示电子邮件、改变车辆的目的地、激活或改变车辆的信息娱乐系统和设置、或者提供语音激活的网上冲浪。在至少一个实施例中，当车辆以自主模式运行时，某些功能对于驾驶员是可用的，否则其是禁用的。

在至少一个实施例中，视频图像合成器可以包括用于空间和时间降噪两者的增强的时间降噪。例如，在至少一个实施例中，在视频中发生运动的情况下，降噪适当地对空间信息进行加权，从而减小由相邻帧提供的信息的权重。在至少一个实施例中，在图像或图像的一部分不包括运动的情况下，由视频图像合成器执行的时间降噪可以使用来自先前图像的信息来降低当前图像中的噪声。

在至少一个实施例中，视频图像合成器还可以被配置为对输入的立体镜头帧执行立体校正。在至少一个实施例中，当正在使用操作系统桌面时，视频图像合成器还可以用于用户接口合成，并且不需要一个或更多个GPU 1208来连续地渲染新表面。在至少一个实施例中，当对一个或更多个GPU 1208供电并其是活动的以进行3D渲染时，视频图像合成器可以被用于卸载一个或更多个GPU 1208以改善性能和响应性。

在至少一个实施例中，SoC 1204中的一个或更多个SoC可以进一步包括用于从相机接收视频和输入的移动工业处理器接口(“MIPI”)相机串行接口、高速接口和/或可用于相机和相关像素输入功能的视频输入块。在至少一个实施例中，一个或更多个SoC 1204可以进一步包括输入/输出控制器，该输入/输出控制器可以由软件控制并且可以被用于接收未提交给特定角色的I/O信号。

在至少一个实施例中，SoC 1204中的一个或更多个SoC可以进一步包括广泛的外围接口，用于使得能够与外围设备、音频编码器/解码器(“编解码器”)，电源管理和/或其他设备通信。在至少一个实施例中，一个或更多个SoC 1204可用于处理来自(例如，通过千兆位多媒体串行链路和以太网通道连接的)相机、传感器(例如，一个或更多个LIDAR传感器1264，一个或更多个RADAR传感器1260等，其可以通过以太网通道连接)的数据，来自总线1202的数据(例如，车辆1200的速度、方向盘位置等)，来自一个或更多个GNSS传感器1258(例如，通过以太网总线或CAN总线连接的)的数据等。在至少一个实施例中，SoC 1204中的一个或更多个SoC可以进一步包括专用高性能大规模存储控制器，其可以包括它们自己的DMA引擎，并且可以用于将一个或更多个CPU 1206从常规数据管理任务释放出来。

在至少一个实施例中，一个或更多个SoC 1204可以是具有灵活架构的端到端平台，其跨越自动化级别3-5级，从而提供利用并有效使用计算机视觉和ADAS技术来实现多样性和冗余，并提供用于灵活、可靠的驾驶软件栈以及深度学习工具的平台的综合的功能安全架构。在至少一个实施例中，一个或更多个SoC 1204可以比常规系统更快、更可靠，并且甚至更加能量高效和空间高效。例如，在至少一个实施例中，一个或更多个加速器1214当与一个或更多个CPU 1206、一个或更多个GPU 1208以及一个或更多个数据存储1216相结合时，可以提供用于3-5级自主车辆的快速、高效的平台。

在至少一个实施例中，计算机视觉算法可以在CPU上执行，CPU可以使用高级编程语言(例如C)配置为在各种视觉数据上执行各种处理算法。然而，在至少一个实施例中，CPU通常不能满足许多计算机视觉应用程序的性能要求，例如，诸如与执行时间和功耗有关的性能要求。在至少一个实施例中，许多CPU不能实时地执行复杂的对象检测算法，该算法被用于车载ADAS应用程序和实际3-5级自主车辆中。

本文所述的实施例允许同时和/或顺序地执行多个神经网络，并且允许将结果组合在一起以实现3-5级自主驾驶功能。例如，在至少一个实施例中，在DLA或离散GPU(例如，一个或更多个GPU 1220)上执行的CNN可包括文本和单词识别，从而允许读取和理解交通标志，包括神经网络尚未针对其被专门训练的标志。在至少一个实施例中，DLA还可包括神经网络，该神经网络能够识别、解释并提供标志的语义理解，并将该语义理解传递给在CPU复合体上运行的路径规划模块。

在至少一个实施例中，对于3、4或5级的驾驶，可以同时运行多个神经网络。例如，在至少一个实施例中，警告标志，其声明“小心：闪烁的灯指示结冰状况(Caution:flashinglights indicate icy conditions)”，连同电灯一起，可以由若干神经网络独立地或共同地解释。在至少一个实施例中，可以由第一部署的神经网络(例如，已经训练的神经网络)将该警告标志本身识别为交通标志，可以由第二部署的神经网络来解释文本“闪烁的灯指示结冰状况”，其通知车辆的路径规划软件(优选地在CPU复合体上执行)：当检测到闪烁的灯时，就会存在结冰状况。在至少一个实施例中，可以通过在多个帧上操作第三部署的神经网络来识别闪烁的灯，向车辆的路径规划软件通知存在(或不存在)闪烁的灯。在至少一个实施例中，所有三个神经网络可以同时运行，例如在DLA内和/或在一个或更多个GPU 1208上。

在至少一个实施例中，用于人脸识别和车辆所有者识别的CNN可以使用来自相机传感器的数据来识别授权驾驶员和/或车辆1200的所有者的存在。在至少一个实施例中，当所有者接近驾驶员门并打开灯时，常开传感器处理引擎可用于解锁车辆，并且在安全模式下，当所有者离开该车辆时，可用于禁用该车辆。以此方式，一个或更多个SoC 1204提供防止盗窃和/或劫车的保护。

在至少一个实施例中，用于应急车辆检测和识别的CNN可以使用来自麦克风1296的数据来检测和识别应急车辆警报器。在至少一个实施例中，一个或更多个SoC 1204使用CNN来对环境和城市声音进行分类，以及对视觉数据进行分类。在至少一个实施例中，训练在DLA上运行的CNN来识别应急车辆的相对接近速度(例如，通过使用多普勒效应)。在至少一个实施例中，还可以训练CNN来识别特定于车辆正在其中运行的局部区域的应急车辆，如由一个或更多个GNSS传感器1258所识别的。在至少一个实施例中，当在欧洲运行时，CNN将寻求检测欧洲警报器，而在北美洲时，CNN将寻求仅识别北美警报器。在至少一个实施例中，一旦检测到应急车辆，就可以在一个或更多个超声波传感器1262的辅助下使用控制程序来执行应急车辆安全例程、使车辆减速、将车辆驶至路边、停车、和/或使车辆闲置，直到应急车辆通过。

在至少一个实施例中，车辆1200可以包括一个或更多个CPU 1218(例如，一个或更多个分立的CPU或一个或更多个dCPU)，其可以经由高速互连(例如PCIe)耦合到一个或更多个SoC 1204。在至少一个实施例中，一个或更多个CPU 1218可以包括例如X86处理器。一个或更多个CPU 1218可用于执行各种功能中的任何功能，例如包括在ADAS传感器和一个或更多个SoC 1204之间仲裁可能不一致的结果，和/或监控一个或更多个控制器1236的状态和健康和/或片上信息娱乐系统(“信息娱乐SoC”)1230。在至少一个实施例中，SoC 1204包括一个或更多个互连，并且互连可以包括快速外围组件互连(PCIe)。

在至少一个实施例中，车辆1200可以包括一个或更多个GPU 1220(例如，一个或更多个分立的GPU或一个或更多个dGPU)，其可以经由高速互连(例如NVIDIA的NVLINK通道)耦合到一个或更多个SoC 1204。在至少一个实施例中，一个或更多个GPU 1220可以提供附加的人工智能功能，例如通过执行冗余和/或不同的神经网络，并且可以用于至少部分地基于来自车辆1200的传感器的输入(例如，传感器数据)来训练和/或更新神经网络。

在至少一个实施例中，车辆1200可以进一步包括网络接口1224，其可以包括但不限于一个或更多个无线天线1226(例如，用于不同通信协议的一个或更多个无线天线，诸如蜂窝天线、蓝牙天线等)。在至少一个实施例中，网络接口1224可以用于实现到互联网云服务(例如，与服务器和/或其他网络设备)、与其他车辆、和/或与计算设备(例如乘客的客户端设备)的无线连接。在至少一个实施例中，为了与其他车辆通信，可以在车辆1200和另一车辆之间建立直接链路和/或可以建立间接链路(例如，通过网络和互联网)。在至少一个实施例中，可以使用车辆到车辆的通信链路来提供直接链路。在至少一个实施例中，车辆到车辆的通信链路可以向车辆1200提供关于车辆1200附近的车辆(例如，车辆1200前面、侧面和/或后面的车辆)的信息。在至少一个实施例中，该前述功能可以是车辆1200的协作自适应巡航控制功能的一部分。

在至少一个实施例中，网络接口1224可以包括SoC，其提供调制和解调功能并使一个或更多个控制器1236能够通过无线网络进行通信。在至少一个实施例中，网络接口1224可以包括射频前端，用于从基带到射频的上转换以及从射频到基带的下转换。在至少一个实施例中，可以以任何技术上可行的方式执行频率转换。例如，可以通过公知的过程和/或使用超外差(super-heterodyne)过程来执行频率转换。在至少一个实施例中，射频前端功能可以由单独的芯片提供。在至少一个实施例中，网络接口可以包括用于通过LTE、WCDMA、UMTS、GSM、CDMA2000、蓝牙、蓝牙LE、Wi-Fi、Z-Wave、ZigBee、LoRaWAN和/或其他无线协议进行通信的无线功能。

在至少一个实施例中，车辆1200可以进一步包括一个或更多个数据存储1228，其可以包括但不限于片外(例如，一个或更多个片外SoC 1204)存储。在至少一个实施例中，一个或更多个数据存储1228可以包括但不限于一个或更多个存储元件，包括RAM、SRAM、动态随机存取存储器(“DRAM”)、视频随机存取存储器(“VRAM”)、闪存、硬盘和/或可以存储至少一位数据的其他组件和/或设备。

在至少一个实施例中，车辆1200可以进一步包括一个或更多个GNSS传感器1258(例如，GPS和/或辅助GPS传感器)，以辅助地图绘制、感知、占用网格生成和/或路径规划功能。在至少一个实施例中，可以使用任何数量的GNSS传感器1258，包括例如但不限于使用具有以太网到串行接口(例如RS-232)桥的USB连接器的GPS。

在至少一个实施例中，车辆1200可以进一步包括一个或更多个RADAR传感器1260。在至少一个实施例中，一个或更多个RADAR传感器1260可以由车辆1200用于远程车辆检测，即使在黑暗和/或恶劣天气条件下。在至少一个实施例中，RADAR功能安全等级可以是ASILB。在至少一个实施例中，一个或更多个RADAR传感器1260可以使用CAN总线和/或总线1202(例如，用于传输由一个或更多个RADAR传感器1260生成的数据)来进行控制和访问对象跟踪数据，在某些示例中可以访问以太网通道以访问原始数据。在至少一个实施例中，可以使用各种各样的RADAR传感器类型。例如但不限于，一个或更多个RADAR传感器1260可适合于前、后和侧面RADAR使用。在至少一个实施例中，一个或更多个RADAR传感器1260中的一个或更多个传感器是脉冲多普勒RADAR传感器。

在至少一个实施例中，一个或更多个RADAR传感器1260可以包括不同的配置，例如具有窄视野的远程、具有宽视野的短程、短程侧面覆盖等。在至少一个实施例中，远程RADAR可以用于自适应巡航控制功能。在至少一个实施例中，远程RADAR系统可以提供通过两次或更多次独立扫描(例如在250m(米)范围内)实现的宽广的视野。在至少一个实施例中，一个或更多个RADAR传感器1260可以帮助在静态对象和运动对象之间区分，并且可以被ADAS系统1238用于紧急制动辅助和前向碰撞警告。在至少一个实施例中，包括在远程RADAR系统中的一个或更多个传感器1260可以包括但不限于具有多个(例如六个或更多个)固定RADAR天线以及高速CAN和FlexRay接口的单基地(monostatic)多模态RADAR。在至少一个实施例中，采用六个天线，中央四个天线可以创建聚焦的波束图，该波束图设计为以较高的速度记录车辆1200的周围环境，而相邻车道的交通干扰最小。在至少一个实施例中，其他两个天线可以扩大视野，从而使其能够快速检测进入或离开车辆1200的车道的车辆。

在至少一个实施例中，作为示例，中程RADAR系统可包括多达160m(前)或80m(后)的范围，以及多达42度(前)或150度(后)的视野。在至少一个实施例中，短程RADAR系统可以包括但不限于被设计成安装在后保险杠的两端的任意数量的RADAR传感器1260。当安装在后保险杠的两端时，在至少一个实施例中，RADAR传感器系统可以产生两个光束，该两个光束不断地监测车辆后部方向和附近的盲点。在至少一个实施例中，短程RADAR系统可以在ADAS系统1238中用于盲点检测和/或车道改变辅助。

在至少一个实施例中，车辆1200可以进一步包括一个或更多个超声波传感器1262。在至少一个实施例中，可以定位在车辆1200的前、后和/或侧面位置的一个或更多个超声波传感器1262可以用于停车辅助和/或创建和更新占用网格。在至少一个实施例中，可以使用各种各样的超声波传感器1262，并且可以将不同的超声波传感器1262用于不同的检测范围(例如2.5m、4m)。在至少一个实施例中，超声波传感器1262可以在ASIL B的功能安全等级下操作。

在至少一个实施例中，车辆1200可以包括一个或更多个LIDAR传感器1264。在至少一个实施例中，一个或更多个LIDAR传感器1264可以用于对象和行人检测、紧急制动、避免碰撞和/或其他功能。在至少一个实施例中，一个或更多个LIDAR传感器1264可以在功能安全等级ASIL B下操作。在至少一个实施例中，车辆1200可以包括可以使用以太网通道(例如，以将数据提供给千兆以太网交换机)的多个(例如，两个、四个、六个等)LIDAR传感器1264。

在至少一个实施例中，一个或更多个LIDAR传感器1264可能够提供针对360度视野的对象及其距离的列表。在至少一个实施例中，市售的一个或更多个LIDAR传感器1264例如可以具有大约100m的广告范围，具有2cm-3cm的精度，并且支持100Mbps的以太网连接。在至少一个实施例中，可以使用一个或更多个非突出的LIDAR传感器。在这样的实施例中，一个或更多个LIDAR传感器1264可以包括可以嵌入到车辆1200的前、后、侧面和/或拐角位置中的小型设备。在至少一个实施例中，一个或更多个LIDAR传感器1264，在这样的实施例中，即使对于低反射率的对象，也可以提供多达120度的水平视野和35度的竖直视野，并且具有200m的范围。在至少一个实施例中，可将前向安装的一个或更多个LIDAR传感器1264配置为用于45度至135度之间的水平视野。

在至少一个实施例中，还可以使用LIDAR技术(诸如3D闪光LIDAR)。在至少一个实施例中，3D闪光LIDAR使用激光闪光作为传输源，以照亮车辆1200周围多达约200m。在至少一个实施例中，闪光LIDAR单元包括但不限于接收器，该接收器记录激光脉冲传播时间和每个像素上的反射光，该像素又对应于从车辆1200到对象的范围。在至少一个实施例中，闪光LIDAR可以允许利用每个激光闪光来生成周围环境的高度准确且无失真的图像。在至少一个实施例中，可以部署四个闪光LIDAR传感器，在车辆1200的每一侧都部署一个。在至少一个实施例中，3D闪光LIDAR系统包括但不限于除了风扇(例如非扫描LIDAR设备)以外没有移动部件的固态3D凝视(staring)阵列LIDAR相机。在至少一个实施例中，闪光LIDAR设备可以每帧使用5纳秒的I类(人眼安全)激光脉冲，并且可以捕获反射激光，作为3D测距点云和共同登记的强度数据。

在至少一个实施例中，车辆1200还可包括一个或更多个IMU传感器1266。在至少一个实施例中，一个或更多个IMU传感器1266可位于车辆1200的后轴中心。在至少一个实施例中，一个或更多个IMU传感器1266可以包括，例如但不限于，一个或更多个加速度计、一个或更多个磁力计、一个或更多个陀螺仪、一个或更多个磁罗盘、和/或其他传感器类型。在至少一个实施例中，例如在六轴应用中，一个或更多个IMU传感器1266可以包括但不限于加速度计和陀螺仪。在至少一个实施例中，例如在九轴应用中，一个或更多个IMU传感器1266可以包括但不限于加速度计、陀螺仪和磁力计。

在至少一个实施例中，一个或更多个IMU传感器1266可以实现为结合了微机电系统(“MEMS”)惯性传感器、高灵敏度GPS接收器和高级卡尔曼过滤算法的微型高性能GPS辅助惯性导航系统(“GPS/INS”)，用于提供对位置、速度和姿态的估计。在至少一个实施例中，一个或更多个IMU传感器1266可使车辆1200能够通过直接观测和关联从GPS到一个或更多个IMU传感器1266的速度变化来估计其驶向，而无需来自磁传感器的输入。在至少一个实施例中，一个或更多个IMU传感器1266和一个或更多个GNSS传感器1258可以组合在单个集成单元中。

在至少一个实施例中，车辆1200可以包括放置在车辆1200内和/或其周围的一个或更多个麦克风1296。在至少一个实施例中，一个或更多个麦克风1296可以用于应急车辆检测和识别。

在至少一个实施例中，车辆1200可以进一步包括任何数量的相机类型，包括一个或更多个立体相机1268、一个或更多个广角相机1270、一个或更多个红外相机1272、一个或更多个环绕相机1274、一个或更多个远程相机1298、一个或更多个中程相机1276和/或其他相机类型。在至少一个实施例中，相机可用于捕获车辆1200的整个外围周围的图像数据。在至少一个实施例中，所使用的相机的类型取决于车辆1200。在至少一个实施例中，相机类型的任何组合可以用于在车辆1200周围提供必要的覆盖。在至少一个实施例中，所部署的相机的数量可以根据实施例而不同。例如，在至少一个实施例中，车辆1200可以包括六个相机、七个相机、十个相机、十二个相机或其他数量的相机。在至少一个实施例中，相机可以支持作为示例但不限于千兆位多媒体串行链路(“GMSL”)和/或千兆位以太网通信。在至少一个实施例中，本文先前参照图12A和图12B更详细地描述了每个相机。

在至少一个实施例中，车辆1200可以进一步包括一个或更多个振动传感器1242。在至少一个实施例中，一个或更多个振动传感器1242可以测量车辆1200的部件(例如，轴)的振动。例如，在至少一个实施例中，振动的变化可以指示路面的变化。在至少一个实施例中，当使用两个或更多个振动传感器1242时，振动之间的差异可以用于确定路面的摩擦或打滑(例如，当在动力驱动轴和自由旋转轴之间存在振动差异时)。

在至少一个实施例中，车辆1200可以包括ADAS系统1238。在至少一个实施例中，ADAS系统1238在一些示例中可以包括但不限于SoC。在至少一个实施例中，ADAS系统1238可以包括但不限于任何数量和任何组合的自主/自适应/自动巡航控制(“ACC”)系统、协作自适应巡航控制(“CACC”)系统、前方碰撞警告(“FCW”)系统、自动紧急制动(“AEB”)系统、车道偏离警告(“LDW”)系统、车道保持辅助(“LKA”)系统、盲区警告(“BSW”)系统、后方交叉交通警告(“RCTW”)系统、碰撞警告(“CW”)系统、车道居中(“LC”)系统和/或其他系统、特征和/或功能。

在至少一个实施例中，ACC系统可以使用一个或更多个RADAR传感器1260、一个或更多个LIDAR传感器1264和/或任何数量的相机。在至少一个实施例中，ACC系统可以包括纵向ACC系统和/或横向ACC系统。在至少一个实施例中，纵向ACC系统监视并控制到紧接在车辆1200前方的另一车辆的距离，并自动调节车辆1200的速度以保持与前方车辆的安全距离。在至少一个实施例中，横向ACC系统执行距离保持，并在需要时建议车辆1200改变车道。在至少一个实施例中，横向ACC与其他ADAS应用程序相关，例如LC和CW。

在至少一个实施例中，CACC系统使用来自其他车辆的信息，该信息可以经由网络接口1224和/或一个或更多个无线天线1226经由无线链路或者通过网络连接(例如，通过互联网)间接地从其他车辆接收。在至少一个实施例中，直接链路可以由车辆到车辆(“V2V”)通信链路提供，而间接链路可以由基础设施到车辆(“I2V”)通信链路提供。通常，V2V通信提供关于紧接在前的车辆(例如，紧接在车辆1200前方并与之在同一车道上的车辆)的信息，而I2V通信提供关于更前方交通的信息。在至少一个实施例中，CACC系统可以包括I2V和V2V信息源之一或两者。在至少一个实施例中，在给定车辆1200前方的车辆的信息的情况下，CACC系统可以更可靠，并且具有改善交通流的平滑度并减少道路拥堵的可能性。

在至少一个实施例中，FCW系统被设计成警告驾驶员危险，以便该驾驶员可以采取纠正措施。在至少一个实施例中，FCW系统使用前向相机和/或一个或更多个RADAR传感器1260，其耦合至专用处理器、DSP、FPGA和/或ASIC，其被电耦合以提供驾驶员反馈，诸如显示器、扬声器和/或振动组件。在至少一个实施例中，FCW系统可以提供警告，诸如以声音、视觉警告、振动和/或快速制动脉冲的形式。

在至少一个实施例中，AEB系统检测与另一车辆或其他对象的即将发生的前向碰撞，并且如果驾驶员在指定的时间或距离参数内未采取纠正措施，则可以自动施加制动。在至少一个实施例中，AEB系统可以使用耦合到专用处理器、DSP、FPGA和/或ASIC的一个或更多个前向相机和/或一个或更多个RADAR传感器1260。在至少一个实施例中，当AEB系统检测到危险时，它通常首先警告驾驶员采取纠正措施以避免碰撞，并且，如果该驾驶员没有采取纠正措施，则该AEB系统可以自动施加制动以试图防止或至少减轻预测碰撞的影响。在至少一个实施例中，AEB系统可以包括诸如动态制动支持和/或碰撞迫近制动之类的技术。

在至少一个实施例中，当车辆1200越过车道标记时，LDW系统提供视觉、听觉和/或触觉警告，诸如方向盘或座椅振动，以警告驾驶员。在至少一个实施例中，当驾驶员诸如通过激活转向信号指示有意的车道偏离时，LDW系统不激活。在至少一个实施例中，LDW系统可以使用耦合到专用处理器、DSP、FPGA和/或ASIC的面向前面的相机，其被电耦合以提供诸如显示器、扬声器和/或振动组件之类的驾驶员反馈。在至少一个实施例中，LKA系统是LDW系统的一种变型。在至少一个实施例中，如果车辆1200开始离开其车道，则LKA系统提供转向输入或制动以校正车辆1200。

在至少一个实施例中，BSW系统检测并警告驾驶员车辆处于汽车的盲区中。在至少一个实施例中，BSW系统可以提供视觉、听觉和/或触觉警报，以指示合并或改变车道是不安全的。在至少一个实施例中，当驾驶员使用转向信号时，BSW系统可以提供附加警告。在至少一个实施例中，BSW系统可以使用耦合到专用处理器、DSP、FPGA和/或ASIC的一个或更多个面向后面的相机和/或一个或更多个RADAR传感器1260，其电耦合到驾驶员反馈，诸如显示器、扬声器和/或振动组件。

在至少一个实施例中，当车辆1200在倒车时在后相机范围之外检测到对象时，RCTW系统可以提供视觉、听觉和/或触觉通知。在至少一个实施例中，RCTW系统包括AEB系统，用于确保车辆制动被应用以避免碰撞。在至少一个实施例中，RCTW系统可以使用耦合到专用处理器、DSP、FPGA和/或ASIC的一个或更多个面向后方的RADAR传感器1260，其被电耦合以提供诸如显示器、扬声器和/或振动组件之类的驾驶员反馈。

在至少一个实施例中，常规的ADAS系统可能易于产生误报结果，这可能使驾驶员烦恼和分散注意力，但通常不是灾难性的，因为常规的ADAS系统会警告驾驶员并允许该驾驶员决定安全性状况是否真正存在并相应地采取动作。在至少一个实施例中，在结果冲突的情况下，车辆1200自己决定是否听从主计算机或辅助计算机(例如，控制器1236中的第一控制器或第二控制器)的结果。例如，在至少一个实施例中，ADAS系统1238可以是用于将感知信息提供给备用计算机合理性模块的备用和/或辅助计算机。在至少一个实施例中，备用计算机合理性监控器可以在硬件组件上运行冗余的各种软件，以检测感知和动态驾驶任务中的故障。在至少一个实施例中，可以将来自ADAS系统1238的输出提供给监督MCU。在至少一个实施例中，如果来自主计算机的输出和来自辅助计算机的输出冲突，则监督MCU决定如何协调冲突以确保安全操作。

在至少一个实施例中，主计算机可以配置为向监督MCU提供置信度分数，其指示主计算机对所选结果的置信度。在至少一个实施例中，如果该置信度分数超过阈值，则该监督MCU可以遵循该主计算机的指示，而不管该辅助计算机是否提供冲突或不一致的结果。在至少一个实施例中，在置信度分数不满足阈值的情况下，并且在主计算机和辅助计算机指示不同的结果(例如，冲突)的情况下，监督MCU可以在计算机之间仲裁以确定适当的结果。

在至少一个实施例中，监督MCU可以配置为运行神经网络，该神经网络被训练和配置为至少部分地基于来自主计算机的输出和来自辅助计算机的输出来确定该辅助计算机提供错误警报的条件。在至少一个实施例中，监督MCU中的一个或更多个神经网络可以学习何时可以信任辅助计算机的输出，以及何时不能信任。例如，在至少一个实施例中，当该辅助计算机是基于RADAR的FCW系统时，该监督MCU中的一个或更多个神经网络可以学习FCW系统何时正在识别实际上不是危险的金属对象，例如会触发警报的排水格栅或井盖。在至少一个实施例中，当辅助计算机是基于相机的LDW系统时，当存在骑自行车的人或行人并且实际上车道偏离是最安全的操作时，监督MCU中的神经网络可以学习超驰控制(override)LDW。在至少一个实施例中，监督MCU可以包括适合于运行具有关联的存储器的一个或更多个神经网络的DLA或GPU中的至少一个。在至少一个实施例中，监督MCU可以包括和/或被包括为一个或更多个SoC 1204的组件。

在至少一个实施例中，ADAS系统1238可以包括使用传统的计算机视觉规则执行ADAS功能的辅助计算机。在至少一个实施例中，该辅助计算机可以使用经典计算机视觉规则(如果-则)，并且监督MCU中的一个或更多个神经网络的存在可以提高可靠性、安全性和性能。例如，在至少一个实施例中，多样化的实现方式和有意的非同一性使得整个系统更加容错，尤其是对于由软件(或软件-硬件接口)功能引起的故障。例如，在至少一个实施例中，如果在主计算机上运行的软件中存在软件漏洞或错误，并且在辅助计算机上运行的不完全相同的软件代码提供了一致的总体结果，则监督MCU可以对总体结果是正确的具有更大的置信度，并且该主计算机上的软件或硬件中的漏洞不会导致重大错误。

在至少一个实施例中，可以将ADAS系统1238的输出馈入到主计算机的感知块和/或主计算机的动态驾驶任务块中。例如，在至少一个实施例中，如果ADAS系统1238由于正前方的对象而指示前向碰撞警告，则感知块可以在识别出对象时使用该信息。在至少一个实施例中，如本文所述，辅助计算机可以具有其自己的神经网络，该神经网络经过训练，从而降低了误报的风险。

在至少一个实施例中，车辆1200可以进一步包括信息娱乐SoC 1230(例如，车载信息娱乐系统(IVI))。尽管被示出和描述为SoC，但是在至少一个实施例中，信息娱乐系统SoC1230可以不是SoC，并且可以包括但不限于两个或更多个分立组件。在至少一个实施例中，信息娱乐SoC1230可以包括但不限于硬件和软件的组合，其可以用于提供音频(例如，音乐、个人数字助理、导航指令、新闻、广播等)、视频(例如，电视、电影、流媒体等)、电话(例如，免提通话)、网络连接(例如，LTE、WiFi等)和/或信息服务(例如，导航系统、后停车辅助、无线电数据系统、与车辆相关的信息，例如燃油水平、总覆盖距离、制动燃油水平、油位、车门打开/关闭、空气过滤器信息等)给车辆1200。例如，信息娱乐SoC 1230可以包括收音机、磁盘播放器、导航系统、视频播放器、USB和蓝牙连接、车载电脑、车载娱乐系统、WiFi、方向盘音频控制、免提语音控制、平视显示器(“HUD”)、HMI显示器1234、远程信息处理设备、控制面板(例如，用于控制各种组件、特征和/或系统和/或与之交互)和/或其他组件。在至少一个实施例中，信息娱乐SoC 1230可以进一步用于向车辆1200的一个或更多个用户提供信息(例如，视觉和/或听觉信息)，诸如来自ADAS系统1238的信息、自主驾驶信息(诸如规划的车辆操纵)、轨迹、周围环境信息(例如，交叉路口信息、车辆信息、道路信息等)和/或其他信息。

在至少一个实施例中，信息娱乐SoC 1230可以包括任何数量和类型的GPU功能。在至少一个实施例中，信息娱乐SoC 1230可以通过总线1202与车辆1200的其他设备、系统和/或组件进行通信。在至少一个实施例中，信息娱乐SoC 1230可以耦合到监督MCU，使得信息娱乐系统的GPU可以在一个或更多个主控制器1236(例如，车辆1200的主计算机和/或备用计算机)发生故障的情况下执行一些自动驾驶功能。在至少一个实施例中，信息娱乐SoC1230可以将车辆1200置于司机到安全停车模式，如本文所述。

在至少一个实施例中，车辆1200可以进一步包括仪表板1232(例如，数字仪表板、电子仪表板、数字仪表面板等)。在至少一个实施例中，仪表板1232可以包括但不限于控制器和/或超级计算机(例如，分立的控制器或超级计算机)。在至少一个实施例中，仪表板1232可以包括但不限于任何数量和组合的一组仪表，例如车速表、燃油水平、油压、转速表、里程表、转弯指示器、换档位置指示器、一个或更多个安全带警告灯、一个或更多个停车制动警告灯、一个或更多个发动机故障灯、辅助约束系统(例如，安全气囊)信息、照明控件、安全系统控件、导航信息等。在某些示例中，信息可以是在信息娱乐SoC 1230和仪表板1232之间显示和/或共享。在至少一个实施例中，仪表板1232可以被包括，作为信息娱乐SoC 1230的一部分，反之亦然。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供了关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图12A的系统中使用，以用于至少部分地基于本文所述的使用神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算出的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图12D是根据至少一个实施例的在一个或更多个基于云的服务器与图12A的自主车辆1200之间进行通信的系统的图。在至少一个实施例中，系统可以包括但不限于一个或更多个服务器1278、一个或更多个网络1290以及任何数量和类型的车辆，包括车辆1200。在至少一个实施例中，一个或更多个服务器1278可以包括但不限于，多个GPU 1284(A)-1284(H)(在本文中统称为GPU 1284)、PCIe交换机1282(A)-1282(D)(在本文中统称为PCIe交换机1282)，和/或CPU 1280(A)-1280(B)(在本文中统称为CPU 1280)。在至少一个实施例中，GPU 1284、CPU 1280和PCIe交换机1282可以与高速互连进行互连，诸如，例如但不限于，由NVIDIA开发的NVLink接口1288和/或PCIe连接1286。在至少一个实施例中，GPU 1284经由NVLink和/或NVSwitch SoC连接，GPU 1284和PCIe交换机1282经由PCIe互连连接。尽管示出了八个GPU 1284、两个CPU 1280和四个PCIe交换机1282，但这并不旨在是限制性的。在至少一个实施例中，一个或更多个服务器1278中的每一个可以包括但不限于以任何组合的任意数量的GPU 1284、CPU 1280和/或PCIe交换机1282。例如，在至少一个实施例中，一个或更多个服务器1278可各自包括八个、十六个、三十二个和/或更多个GPU 1284。

在至少一个实施例中，一个或更多个服务器1278可以通过一个或更多个网络1290从车辆接收表示图像的图像数据，该图像示出了意外的或改变的道路状况，诸如最近开始的道路工程。在至少一个实施例中，一个或更多个服务器1278可以通过一个或更多个网络1290向车辆发送经更新的等神经网络1292和/或地图信息1294，包括但不限于关于交通和道路状况的信息。在至少一个实施例中，对地图信息1294的更新可以包括但不限于对HD地图1222的更新，诸如关于建筑工地、坑洼、便道、洪水和/或其他障碍物的信息。在至少一个实施例中，神经网络1292和/或地图信息1294可以是已由从环境中的任何数量的车辆接收的数据中表示的新训练和/或经验产生的，和/或至少基于在数据中心处执行的训练(例如，使用一个或更多个服务器1278和/或其他服务器)。

在至少一个实施例中，一个或更多个服务器1278可以用于至少部分地基于训练数据来训练机器学习模型(例如，神经网络)。在至少一个实施例中，训练数据可以由车辆生成，和/或可以在模拟中生成(例如，使用游戏引擎)。在至少一个实施例中，标记任何数量的训练数据(例如，在关联的神经网络受益于监督学习的情况下)和/或经历其他预处理。在至少一个实施例中，不对任何数量的训练数据进行标记和/或预处理(例如，在关联的神经网络不需要监督学习的情况下)。在至少一个实施例中，一旦机器学习模型被训练，机器学习模型就可以被车辆使用(例如，通过一个或更多个网络1290发送到车辆，和/或机器学习模型可以由一个或更多个服务器1278使用以远程监控车辆。

在至少一个实施例中，一个或更多个服务器1278可以从车辆接收数据并且将数据应用于最新的实时神经网络以用于实时智能推理。在至少一个实施例中，一个或更多个服务器1278可以包括由一个或更多个GPU 1284供电的深度学习超级计算机和/或专用AI计算机，例如由NVIDIA开发的DGX和DGX Station机器。然而，在至少一个实施例中，一个或更多个服务器1278可以包括使用CPU供电的数据中心的深度学习基础设施。

在至少一个实施例中，一个或更多个服务器1278的深度学习基础设施可能够进行快速、实时的推理，并且可以使用该能力来评估和验证车辆1200中处理器、软件和/或关联硬件的健康。例如，在至少一个实施例中，深度学习基础设施可以从车辆1200接收周期性更新，诸如图像序列和/或车辆1200在该图像序列中所定位的对象(例如，经由计算机视觉和/或其他机器学习对象分类技术)。在至少一个实施例中，深度学习基础设施可以运行其自己的神经网络以识别对象并将它们与车辆1200所识别的对象进行比较，并且，如果结果不匹配且深度学习基础设施断定车辆1200中的AI正在发生故障，则一个或更多个服务器1278可以将信号发送到车辆1200，其指示车辆1200的故障-安全计算机采取控制、通知乘客并完成安全停车操作。

在至少一个实施例中，一个或更多个服务器1278可以包括一个或更多个GPU 1284和一个或更多个可编程推理加速器(例如NVIDIA的TensorRT 3设备)。在至少一个实施例中，GPU驱动的服务器和推理加速的组合可以使实时响应成为可能。在至少一个实施例中，诸如在性能不太关键的情况下，可以将由CPU、FPGA和其他处理器驱动的服务器用于推理。在至少一个实施例中，一个或更多个硬件结构915用于执行一个或更多个实施例。本文结合图9A和/或图9B提供关于硬件结构915的细节。

计算机系统

图13是示出根据至少一个实施例的示例性计算机系统的框图，该示例性计算机系统可以是具有互连的设备和组件的系统，片上系统(SOC)或它们的某种形成有处理器的组合，该处理器可以包括用于执行指令的执行单元。在至少一个实施例中，根据本公开，诸如在本文所述的实施例中，计算机系统1300可以包括但不限于组件，诸如处理器1302，用于采用执行单元(包括逻辑)来执行用于过程数据的算法。在至少一个实施例中，计算机系统1300可以包括处理器，诸如可从加利福尼亚州圣克拉拉市的英特尔公司(IntelCorporation of Santa Clara,California)获得的

实施例可以用在其他设备中，诸如手持设备和嵌入式应用程序。手持设备的一些示例包括蜂窝电话、互联网协议(Internet Protocol)设备、数码相机、个人数字助理(“PDA”)和手持PC。在至少一个实施例中，嵌入式应用程序可以包括微控制器、数字信号处理器(“DSP”)、片上系统、网络计算机(“NetPC”)、机顶盒、网络集线器、广域网(“WAN”)交换机，或根据至少一个实施例可执行一个或更多个指令的任何其他系统。

在至少一个实施例中，计算机系统1300可包括但不限于处理器1302，该处理器1302可包括但不限于一个或更多个执行单元1308，用于根据本文描述的技术执行机器学习模型训练和/或推理。在至少一个实施例中，计算机系统1300是单处理器台式机或服务器系统，但是在另一实施例中，计算机系统1300可以是多处理器系统。在至少一个实施例中，处理器1302可以包括但不限于例如复杂指令集计算机(“CISC”)微处理器、精简指令集计算(“RISC”)微处理器、超长指令字(“VLIW”)微处理器、实现指令集组合的处理器，或任何其他处理器设备，诸如数字信号处理器。在至少一个实施例中，处理器1302可以耦合到处理器总线1310，该处理器总线1310可以在处理器1302与计算机系统1300中的其他组件之间传输数据信号。

在至少一个实施例中，处理器1302可以包括但不限于1级(“L1”)内部高速缓存存储器(“cache”)1304。在至少一个实施例中，处理器1302可以具有单个内部高速缓存或多级内部高速缓存。在至少一个实施例中，高速缓存存储器可以驻留在处理器1302的外部。取决于特定的实现方式和需求，其他实施例还可以包括内部和外部高速缓存的组合。在至少一个实施例中，寄存器文件1306可以在各种寄存器中存储不同类型的数据，包括但不限于整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器。

在至少一个实施例中，包括但不限于执行整数和浮点运算的逻辑的执行单元1308也位于处理器1302中。在至少一个实施例中，处理器1302还可以包括微代码(“ucode”)只读存储器(“ROM”)，其存储某些宏指令的微代码。在至少一个实施例中，执行单元1308可以包括用于处理打包指令集1309的逻辑。在至少一个实施例中，通过将打包指令集1309包括在通用处理器以及要执行指令的关联电路的指令集中，可以使用处理器1302中的打包数据来执行由许多多媒体应用程序使用的操作。在至少一个实施例中，可以通过使用处理器的数据总线的全宽度对打包数据执行操作来更高效地加速和执行许多多媒体应用程序，这可以消除在该处理器的数据总线上传输较小的数据单元以一次对一个数据元素执行一个或更多个操作的需求。

在至少一个实施例中，执行单元1308还可以用在微控制器、嵌入式处理器、图形设备、DSP和其他类型的逻辑电路中。在至少一个实施例中，计算机系统1300可以包括但不限于存储器1320。在至少一个实施例中，存储器1320可以是动态随机存取存储器(“DRAM”)设备、静态随机存取存储器(“SRAM”)设备、闪存设备或其他存储器设备。在至少一个实施例中，存储器1320可以存储由处理器1302可以执行的数据信号表示的一个或更多个指令1319和/或数据1321。

在至少一个实施例中，系统逻辑芯片可以耦合到处理器总线1310和存储器1320。在至少一个实施例中，系统逻辑芯片可以包括但不限于存储器控制器集线器(“MCH”)1316，并且处理器1302可以经由处理器总线1310与MCH 1316通信。在至少一个实施例中，MCH1316可以提供到存储器1320的高带宽存储器路径1318，以用于指令和数据存储以及用于图形命令、数据和纹理的存储。在至少一个实施例中，MCH 1316可以在处理器1302、存储器1320和计算机系统1300中的其他组件之间引导数据信号，并且在处理器总线1310、存储器1320和系统I/O接口1322之间桥接数据信号。在至少一个实施例中，系统逻辑芯片可以提供用于耦合到图形控制器的图形端口。在至少一个实施例中，MCH 1316可以通过高带宽存储器路径1318耦合到存储器1320，并且图形/视频卡1312可以通过加速图形端口(“AGP”)互连1314耦合到MCH 1316。

在至少一个实施例中，计算机系统1300可以使用系统I/O接口1322作为专有集线器接口总线来将MCH 1316耦合到I/O控制器集线器(“ICH”)1330。在至少一个实施例中，ICH1330可以经由本地I/O总线提供与某些I/O设备的直接连接。在至少一个实施例中，本地I/O总线可以包括但不限于用于将外围设备连接到存储器1320、芯片组和处理器1302的高速I/O总线。示例可以包括但不限于音频控制器1329、固件集线器(“闪存BIOS”)1328、无线收发器1326、数据存储1324、包含用户输入和键盘接口1325的传统I/O控制器1323、串行扩展端口1327(诸如通用串行总线(“USB”)端口)和网络控制器1334。在至少一个实施例中，数据存储1324可以包括硬盘驱动器、软盘驱动器、CD-ROM设备、闪存设备或其他大容量存储设备。

在至少一个实施例中，图13示出了包括互连的硬件设备或“芯片”的系统，而在其他实施例中，图13可以示出示例性SoC。在至少一个实施例中，图13中示出的设备可以利用专有互连、标准化互连(例如，PCIe)或其某种组合进行互连。在至少一个实施例中，计算机系统1300的一个或更多个组件使用计算快速链路(CXL)互连来进行互连。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图13的系统中使用，用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图14是示出根据至少一个实施例的用于利用处理器1410的电子设备1400的框图。在至少一个实施例中，电子设备1400可以是，例如但不限于，笔记本电脑、塔式服务器、机架服务器、刀片服务器、膝上型计算机、台式计算机、平板电脑、移动设备、电话、嵌入式计算机或任何其他合适的电子设备。

在至少一个实施例中，电子设备1400可以包括但不限于通信地耦合到任何合适数量或种类的组件、外围设备、模块或设备的处理器1410。在至少一个实施例中，处理器1410使用总线或接口耦合，诸如I

在至少一个实施例中，图14可以包括显示器1424、触摸屏1425、触摸板1430、近场通信单元(“NFC”)1445、传感器集线器1440、热传感器1446、快速芯片组(“EC”)1435、受信平台模块(“TPM”)1438、BIOS/固件/闪存(“BIOS，FW Flash”)1422、DSP 1460、驱动器1420(诸如固态磁盘(“SSD”)或硬盘驱动器(“HDD”))、无线局域网单元(“WLAN”)1450、蓝牙单元1452、无线广域网单元(“WWAN”)1456、全球定位系统(GPS)单元1455、相机(“USB 3.0相机”)1454(诸如USB 3.0相机)和/或以例如LPDDR3标准实现的低功耗双倍数据速率(“LPDDR”)存储器单元(“LPDDR3”)1415。这些组件可以各自以任何合适的方式实现。

在至少一个实施例中，其他组件可以通过本文所述的组件通信地耦合到处理器1410。在至少一个实施例中，加速度计1441、环境光传感器(“ALS”)1442、罗盘1443和陀螺仪1444可以通信地耦合到传感器集线器1440。在至少一个实施例中，热传感器1439、风扇1437、键盘1436和触摸板1430可以通信地耦合到EC 1435。在至少一个实施例中，扬声器1463、耳机1464和麦克风(“mic”)1465可以通信地耦合到音频单元(“音频编解码器和D类放大器”)1462，其又可以通信地耦合到DSP 1460。在至少一个实施例中，音频单元1462可以包括例如但不限于音频编码器/解码器(“编解码器”)和D类放大器。在至少一个实施例中，SIM卡(“SIM”)1457可以通信地耦合到WWAN单元1456。在至少一个实施例中，组件(诸如WLAN单元1450和蓝牙单元1452以及WWAN单元1456)可以被实现为下一代形式因子(“NGFF”)。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图14的系统中使用，用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路

图15示出了根据至少一个实施例的计算机系统1500。在至少一个实施例中，计算机系统1500配置为实现贯穿本公开描述的各种过程和方法。

在至少一个实施例中，计算机系统1500包括但不限于至少一个中央处理单元(“CPU”)1502，其连接到使用任何合适协议实现的通信总线1510，诸如PCI(“外围组件互连”)、外围组件互连快速(“PCI-Express”)、AGP(“加速图形端口”)、超传输或任何其他总线或点对点通信协议。在至少一个实施例中，计算机系统1500包括但不限于主存储器1504和控制逻辑(例如，实现为硬件、软件或其组合)，并且数据被存储在可采取随机存取存储器(“RAM”)形式的主存储器1504中。在至少一个实施例中，网络接口子系统(“网络接口”)1522提供到其他计算设备和网络的接口，用于使用计算机系统1500从其他系统接收数据以及将数据发送到其他系统。

在至少一个实施例中，计算机系统1500在至少一个实施例中包括但不限于输入设备1508、并行处理系统1512和显示设备1506，它们可以使用常规的阴极射线管(“CRT”)、液晶显示器(“LCD”)、发光二极管(“LED”)显示器、等离子显示器或其他合适的显示技术来实现。在至少一个实施例中，从输入设备1508(诸如键盘、鼠标、触摸板、麦克风等)接收用户输入。在至少一个实施例中，本文描述的每个模块可以位于单个半导体平台上以形成处理系统。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图15的系统中使用，以至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算出的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路

图16示出了根据至少一个实施例的计算机系统1600。在至少一个实施例中，计算机系统1600包括但不限于计算机1610和USB盘1620。在至少一个实施例中，计算机1610可以包括但不限于任何数量和类型的处理器(未示出)和存储器(未示出)。在至少一个实施例中，计算机1610包括但不限于服务器、云实例、膝上型计算机和台式计算机。

在至少一个实施例中，USB盘1620包括但不限于处理单元1630、USB接口1640和USB接口逻辑1650。在至少一个实施例中，处理单元1630可以是能够执行指令的任何指令执行系统、装置或设备。在至少一个实施例中，处理单元1630可以包括但不限于任何数量和类型的处理核心(未示出)。在至少一个实施例中，处理单元1630包括专用集成电路(“ASIC”)，该专用集成电路被优化为执行与机器学习相关联的任何数量和类型的操作。例如，在至少一个实施例中，处理单元1630是张量处理单元(“TPC”)，其被优化以执行机器学习推理操作。在至少一个实施例中，处理单元1630是视觉处理单元(“VPU”)，其被优化以执行机器视觉和机器学习推理操作。

在至少一个实施例中，USB接口1640可以是任何类型的USB连接器或USB插座。例如，在至少一个实施例中，USB接口1640是用于数据和电源的USB 3.0Type-C插座。在至少一个实施例中，USB接口1640是USB 3.0Type-A连接器。在至少一个实施例中，USB接口逻辑1650可以包括使处理单元1630能够经由USB连接器1640与设备(例如计算机1610)相接口的任何数量和类型的逻辑。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图16的系统中使用，用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算出的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路

图17A示出了示例性架构，其中多个GPU 1710(1)-1710(N)通过高速链路1740(1)-1740(N)(例如，总线、点对点互连等)通信地耦合到多个多核心处理器1705(1)-1705(M)。在至少一个实施例中，高速链路1740(1)-1740(N)支持4GB/s、30GB/s、80GB/s或更高的通信吞吐量。在至少一个实施例中，可以使用各种互连协议，包括但不限于PCIe 4.0或5.0以及NVLink 2.0。在各个图中，“N”和“M”表示正整数，其值可因图而异。在至少一个实施例中，多个GPU 1710(1)-1710(N)中的一个或更多个GPU包括如图20A和图20B中公开的一个或更多个图形核心(也被简称为“核心”)2000。在至少一个实施例中，一个或更多个图形核心2000可以被称为流式多处理器(“SM”)、流处理器(“SP”)、流处理单元(“SPU”)、计算单元(“CU”)、执行单元(“EU”)、和/或切片，其中，在本上下文中，切片可以指处理单元(例如，16个核心、光线追踪单元、线程引导器或调度器)中的处理资源的一部分。

此外，在至少一个实施例中，两个或更多个GPU 1710通过高速链路1729(1)-1729(2)互连，该高速链路可以使用与用于高速链路1740(1)-1740(N)的协议/链路类似或不同的协议/链路来实现。类似地，两个或更多个多核心处理器1705可以通过高速链路1728连接，该高速链路可以是以20GB/s、30GB/s、120GB/s或更高的速度运行的对称多处理器(SMP)总线。可替代地，可以使用类似的协议/链路(例如，通过公共互连结构)来完成图17A中所示的各种系统组件之间的所有通信。

在至少一个实施例中，每个多核心处理器1705分别经由存储器互连1726(1)-1726(M)通信地耦合到处理器存储器1701(1)-1701(M)，并且每个GPU 1710(1)-1710(N)分别通过GPU存储器互连1750(1)-1750(N)通信地耦合到GPU存储器1720(1)-1720(N)。在至少一个实施例中，存储器互连1726和1750可以利用相似或不同的存储器访问技术。作为示例而非限制，处理器存储器1701(1)-1701(M)和GPU存储器1720可以是易失性存储器，诸如动态随机存取存储器(DRAM)(包括堆叠的DRAM)、图形DDR SDRAM(GDDR)(例如GDDR5、GDDR6)，或高带宽存储器(HBM)，和/或可以是非易失性存储器，诸如3D XPoint或Nano-Ram。在至少一个实施例中，处理器存储器1701的某些部分可以是易失性存储器，而另一部分可以是非易失性存储器(例如，使用两级存储器(2LM)层次结构)。

如本文所述，尽管各个多核心处理器1705和GPU 1710可以分别物理地耦合到特定存储器1701、1720，和/或可以实现统一存储器架构，其中虚拟系统地址空间(也称为“有效地址”空间)分布在各个物理存储器之间。例如，处理器存储器1701(1)-1701(M)可以各自包括64GB的系统存储器地址空间，并且GPU存储器1720(1)-1720(N)可以各自包括32GB的系统存储器地址空间，从而当M＝2且N＝4时，导致总计256GB的可寻址存储器。N和M的其他值是可能的。

图17B示出了根据一个示例性实施例的用于多核心处理器1707和图形加速模块1746之间的互连的附加细节。在至少一个实施例中，图形加速模块1746可以包括集成在线路卡上的一个或更多个GPU芯片，该线路卡经由高速链路1740(例如，PCIe总线、NVLink等)耦合到处理器1707。在至少一个实施例中，图形加速模块1746可以替代地集成在具有处理器1707的封装或芯片上。

在至少一个实施例中，处理器1707包括多个核心1760A-1760D(其可被称为“执行单元”)，每个核心都具有转换后备缓冲区(“TLB”)1761A-1761D和一个或更多个高速缓存1762A-1762D。在至少一个实施例中，核心1760A-1760D可以包括未示出的用于执行指令和处理数据的各种其他组件。在至少一个实施例中，高速缓存1762A-1762D可以包括1级(L1)和2级(L2)高速缓存。此外，一个或更多个共享高速缓存1756可以被包括在高速缓存1762A-1762D中，并且由各组核心1760A-1760D共享。例如，处理器1707的一个实施例包括24个核心，每个核心具有其自己的L1高速缓存，12个共享的L2高速缓存，和12个共享的L3高速缓存。在该实施例中，两个相邻核心共享一个或更多个L2和L3高速缓存。在至少一个实施例中，处理器1707和图形加速模块1746与系统存储器1714连接，该系统存储器1714可以包括图17A中的处理器存储器1701(1)-1701(M)。

在至少一个实施例中，通过一致性总线1764经由核心间通信为存储在各个高速缓存1762A-1762D、1756和系统存储器1714中的数据和指令维护一致性。在至少一个实施例中，例如，每个高速缓存可以具有与其相关联的高速缓存一致性逻辑/电路，以响应于检测到对特定高速缓存行的读取或写入通过一致性总线1764进行通信。在至少一个实施例中，通过一致性总线1764实现高速缓存监听协议，以监听(snoop)高速缓存访问。

在至少一个实施例中，代理电路1725将图形加速模块1746通信地耦合到一致性总线1764，从而允许图形加速模块1746作为核心1760A-1760D的对等方参与高速缓存一致性协议。特别地，在至少一个实施例中，接口1735通过高速链路1740提供到代理电路1725的连接，并且接口1737将图形加速模块1746连接到高速链路1740。

在至少一个实施例中，加速器集成电路1736代表图形加速模块1746的多个图形处理引擎1731(1)-1731(N)提供高速缓存管理、存储器访问、上下文管理和中断管理服务。在至少一个实施例中，图形处理引擎1731(1)-1731(N)可各自包括单独的图形处理单元(GPU)。在至少一个实施例中，图形加速模块1746的多个图形处理引擎1731(1)-1731(N)包括如结合图20A和图20B所讨论的一个或更多个图形核心2000。在至少一个实施例中，图形处理引擎1731(1)-1731(N)替代地可以包括GPU内的不同类型的图形处理引擎，诸如图形执行单元、媒体处理引擎(例如，视频编码器/解码器)、采样器和blit(区块搬运)引擎。在至少一个实施例中，图形加速模块1746可以是具有多个图形处理引擎1731(1)-1731(N)的GPU，或者图形处理引擎1731(1)-1731(N)可以是集成在通用封装、线路卡或芯片上的各个GPU。

在至少一个实施例中，加速器集成电路1736包括用于执行各种存储器管理功能(诸如虚拟到物理存储器转换(也称为有效到真实存储器转换))的内存管理单元(MMU)1739，还包括用于访问系统存储器1714的存储器访问协议。在至少一个实施例中，MMU 1739还可包括转换后备缓冲区(“TLB”)(未示出)，用于高速缓存虚拟/有效到物理/真实地址转换。在至少一个实施例中，高速缓存1738可以存储用于图形处理引擎1731(1)-1731(N)高效地访问的命令和数据。在至少一个实施例中，可能使用获取单元1744，将存储在高速缓存1738和图形存储器1733(1)-1733(M)中的数据与核心高速缓存1762A-1762D、1756和系统存储器1714保持一致。如前所述，这可以代表高速缓存1738和存储器1733(1)-1733(M)经由代理电路1725来实现(例如，将与处理器高速缓存1762A-1762D、1756上的高速缓存行的修改/访问有关的更新发送到高速缓存1738，并从高速缓存1738接收更新)。

在至少一个实施例中，一组寄存器1745存储由图形处理引擎1731(1)-1731(N)执行的线程的上下文数据，并且上下文管理电路1748管理线程上下文。例如，上下文管理电路1748可以执行保存和恢复操作，以在上下文切换期间保存和恢复各个线程的上下文(例如，其中保存第一线程并且存储第二线程，以便可以由图形处理引擎执行第二线程)。例如，上下文管理电路1748在上下文切换时，可以将当前寄存器值存储到存储器中的(例如，由上下文指针标识的)指定区域。然后，当返回到上下文时可以恢复寄存器值。在至少一个实施例中，中断管理电路1747接收并处理从系统设备接收的中断。

在至少一个实施例中，MMU 1739将来自图形处理引擎1731的虚拟/有效地址转换为系统存储器1714中的真实/物理地址。在至少一个实施例中，加速器集成电路1736支持多个(例如，4、8、16个)图形加速器模块1746和/或其他加速器设备。在至少一个实施例中，图形加速器模块1746可以专用于在处理器1707上执行的单个应用程序，或者可以在多个应用程序之间共享。在至少一个实施例中，呈现了虚拟化的图形执行环境，其中图形处理引擎1731(1)-1731(N)的资源与多个应用程序或虚拟机(VM)共享。在至少一个实施例中，可以基于与VM和/或应用程序相关联的处理要求和优先级，将资源细分为“切片(slice)”，其被分配给不同的VM和/或应用程序。

在至少一个实施例中，加速器集成电路1736作为图形加速模块1746的系统的桥来执行，并提供地址转换和系统存储器高速缓存服务。另外，在至少一个实施例中，加速器集成电路1736可以为主机处理器提供虚拟化设施，以管理图形处理引擎1731(1)-1731(N)的虚拟化、中断和存储器管理。

在至少一个实施例中，由于图形处理引擎1731(1)-1731(N)的硬件资源被明确地映射到主机处理器1707看到的真实地址空间，因此任何主机处理器都可以使用有效地址值直接寻址这些资源。在至少一个实施例中，加速器集成电路1736的一个功能是图形处理引擎1731(1)-1731(N)的物理分离，使得它们在系统看来为独立的单元。

在至少一个实施例中，一个或更多个图形存储器1733(1)-1733(M)分别耦合到每个图形处理引擎1731(1)-1731(N)，且N＝M。在至少一个实施例中，图形存储器1733(1)-1733(M)存储正在由每个图形处理引擎1731(1)-1731(N)处理的指令和数据。在至少一个实施例中，图形存储器1733(1)-1733(M)可以是易失性存储器，诸如DRAM(包括堆叠的DRAM)、GDDR存储器(例如，GDDR5、GDDR6)或HBM，和/或可以是非易失性存储器，诸如3D XPoint或Nano-Ram。

在至少一个实施例中，为了减少高速链路1740上的数据流量，可使用偏置技术来确保存储在图形存储器1733(1)-1733(M)中的数据是图形处理引擎1731(1)-1731(N)最常使用的，并且优选地是核心1760A-1760D不使用(至少不经常使用)的数据。类似地，在至少一个实施例中，偏置机制试图将核心需要的(并且优选地，图形处理引擎1731(1)-1731(N)不需要的)数据保持在高速缓存1762A-1762D、1756和系统存储器1714中。

图17C示出了另一个示例性实施例，其中加速器集成电路1736被集成在处理器1707内。在该实施例中，图形处理引擎1731(1)-1731(N)经由接口1737和接口1735(同样，其可以是任何形式的总线或接口协议)通过高速链路1740直接与加速器集成电路1736通信。在至少一个实施例中，加速器集成电路1736可以执行与关于图17B描述的操作类似的操作，但是由于它紧密靠近一致性总线1764和高速缓存1762A-1762D、1756，可能具有更高的吞吐量。在至少一个实施例中，加速器集成电路支持不同的编程模型，该编程模型包括进程专用的编程模型(无图形加速模块虚拟化)和共享编程模型(具有虚拟化)，所述编程模型可以包括由加速器集成电路1736控制的编程模型和由图形加速模块1746控制的编程模型。

在至少一个实施例中，图形处理引擎1731(1)-1731(N)专用于单个操作系统下的单个应用程序或进程。在至少一个实施例中，单个应用程序可以将其他应用程序请求汇聚(funnel)到图形处理引擎1731(1)-1731(N)，从而在VM/分区内提供虚拟化。

在至少一个实施例中，图形处理引擎1731(1)-1731(N)可以由多个VM/应用程序分区共享。在至少一个实施例中，共享模型可以使用系统管理程序(hypervisor)来虚拟化图形处理引擎1731(1)-1731(N)，以允许每个操作系统进行访问。在至少一个实施例中，对于没有管理程序的单分区系统，操作系统拥有图形处理引擎1731(1)-1731(N)。在至少一个实施例中，操作系统可以虚拟化图形处理引擎1731(1)-1731(N)，以提供对每个进程或应用程序的访问。

在至少一个实施例中，图形加速模块1746或个体图形处理引擎1731(1)-1731(N)使用进程句柄(handle)来选择进程元素。在至少一个实施例中，进程元素被存储在系统存储器1714中，并且可使用本文所述的有效地址到真实地址转换技术来寻址。在至少一个实施例中，进程句柄可以是特定于实现方式的值，其在向图形处理引擎1731(1)-1731(N)注册其上下文时被提供给主机进程(即，调用系统软件以将进程元素添加到进程元素链接列表)。在至少一个实施例中，进程句柄的较低16位可以是进程元素在进程元素链接列表中的偏移量。

图17D示出了示例性加速器集成切片1790。在至少一个实施例中，“切片”包括加速器集成电路1736的处理资源的指定部分。在至少一个实施例中，应用程序是系统存储器1714中的有效地址空间1782，其存储进程元素1783。在至少一个实施例中，响应于来自在处理器1707上执行的应用程序1780的GPU调用1781，存储进程元素1783。在至少一个实施例中，进程元素1783包含对应的应用程序1780的进程状态。在至少一个实施例中，包含在进程元素1783中的工作描述符(WD)1784可以是由应用程序请求的单个作业，或者可以包含指向作业队列的指针。在至少一个实施例中，WD 1784是指向应用程序的有效地址空间1782中的作业请求队列的指针。

在至少一个实施例中，图形加速模块1746和/或各个图形处理引擎1731(1)-1731(N)可以由系统中的所有进程或进程子集共享。在至少一个实施例中，可以包括用于设置进程状态并将WD 1784发送到图形加速模块1746以在虚拟化环境中开始作业的基础设施。

在至少一个实施例中，进程专用的编程模型是特定于实现方式的。在至少一个实施例中，在该模型中，单个进程拥有图形加速模块1746或个体图形处理引擎1731。在至少一个实施例中，当图形加速模块1746由单个进程拥有时，管理程序初始化用于所拥有的分区的加速器集成电路，当指派了图形加速模块1746时，操作系统初始化用于所拥有的进程的加速器集成电路1736。

在至少一个实施例中，在操作中，加速器集成切片1790中的WD获取单元1791获取下一个WD 1784，其包括要由图形加速模块1746的一个或更多个图形处理引擎完成的工作的指示。在至少一个实施例中，来自WD 1784的数据可以存储在寄存器1745中，并由MMU1739、中断管理电路1747和/或上下文管理电路1748使用，如图所示。例如，MMU 1739的一个实施例包括用于访问OS虚拟地址空间1785内的段/页表1786的段/页面漫游(walk)电路。在至少一个实施例中，中断管理电路1747可以处理从图形加速模块1746接收的中断事件1792。在至少一个实施例中，当执行图形操作时，由图形处理引擎1731(1)-1731(N)生成的有效地址1793被MMU 1739转换为真实地址。

在至少一个实施例中，为每个图形处理引擎1731(1)-1731(N)和/或图形加速模块1746复制寄存器1745，并且该寄存器1745可以由管理程序或操作系统初始化。在至少一个实施例中，这些复制的寄存器中的每一个可以被包括在加速器集成切片1790中。可以由管理程序初始化的示例性寄存器在表1中示出。

表1-管理程序初始化的寄存器

表2中示出了可由操作系统初始化的示例性寄存器。

表2-操作系统初始化的寄存器

在至少一个实施例中，每个WD 1784特定于特定的图形加速模块1746和/或图形处理引擎1731(1)-1731(N)。在至少一个实施例中，它包含图形处理引擎1731(1)-1731(N)完成工作所需的所有信息，或者它可以是指向存储器位置的指针，在该存储器位置应用程序已经设置了要完成的工作的命令队列。

图17E示出了共享模型的一个示例性实施例的附加细节。该实施例包括管理程序真实地址空间1798，其中存储了进程元素列表1799。在至少一个实施例中，可经由管理程序1796来访问管理程序真实地址空间1798，所述管理程序1796虚拟化用于操作系统1795的图形加速模块引擎。

在至少一个实施例中，共享编程模型允许来自系统中的所有分区或分区子集的所有进程或进程子集使用图形加速模块1746。在至少一个实施例中，存在两种编程模型，其中图形加速模块1746由多个进程和分区共享，在运行中间切片共享和图形定向共享。

在至少一个实施例中，在该模型中，系统管理程序1796拥有图形加速模块1746，并使其功能可用于所有操作系统1795。在至少一个实施例中，对于图形加速模块1746通过系统管理程序1796支持虚拟化，图形加速模块1746可以遵守某些要求，诸如(1)应用程序的作业请求必须是自主的(即，不需要在作业之间保持状态)，或者图形加速模块1746必须提供上下文保存和恢复机制，(2)图形加速模块1746保证应用程序的作业请求在指定的时间量内完成，包括任何转换错误，或者图形加速模块1746提供了抢占(preempt)作业处理的能力，并且(3)在有向共享编程模型中进行操作时，必须确保图形加速模块1746在进程之间的公平性。

在至少一个实施例中，需要应用程序1780使用图形加速模块类型、工作描述符(WD)、权限屏蔽寄存器(AMR)值和上下文保存/恢复区域指针(CSRP)进行操作系统1795系统调用。在至少一个实施例中，图形加速模块类型描述了用于系统调用的目标加速功能。在至少一个实施例中，图形加速模块类型可以是特定于系统的值。在至少一个实施例中，WD是专门为图形加速模块1746格式化的，并且可以采用图形加速模块1746命令、指向用户定义的结构的有效地址指针、指向命令队列的有效地址指针的形式，或描述要由图形加速模块1746完成的工作的任何其他数据结构的形式。

在至少一个实施例中，AMR值是用于当前进程的AMR状态。在至少一个实施例中，传递给操作系统的值与设置AMR的应用程序类似。在至少一个实施例中，如果加速器集成电路1736(未示出)和图形加速模块1746的实现不支持用户权限屏蔽覆写寄存器(UAMOR)，则在管理程序调用中传递AMR之前，操作系统可以将当前UAMOR值应用于AMR值。在至少一个实施例中，管理程序1796可以在将AMR放入进程元素1783中之前选择性地应用当前权限屏蔽覆写寄存器(AMOR)值。在至少一个实施例中，CSRP是寄存器1745中的一个，所述寄存器包含应用程序的有效地址空间1782中的区域的有效地址，以供图形加速模块1746保存和恢复上下文状态。在至少一个实施例中，如果不需要在作业之间保存状态或者当作业被抢占时，则该指针是可选的。在至少一个实施例中，上下文保存/恢复区域可以是固定的系统存储器。

在接收到系统调用时，操作系统1795可以验证应用程序1780已经注册并且被授予使用图形加速模块1746的权限。然后，在至少一个实施例中，操作系统1795使用表3中所示的信息来调用管理程序1796。

表3-操作系统到管理程序的调用参数

在至少一个实施例中，在接收到管理程序调用时，管理程序1796验证操作系统1795已注册并被授予使用图形加速模块1746的权限。然后，在至少一个实施例中，管理程序1796将进程元素1783放入对应的图形加速模块1746类型的进程元素链接列表中。在至少一个实施例中，进程元素可以包括表4中所示的信息。

表4-进程元素信息

在至少一个实施例中，管理程序初始化多个加速器集成切片1790寄存器1745。

如图17F所示，在至少一个实施例中，使用统一存储器，所述统一存储器可经由用于访问物理处理器存储器1701(1)-1701(N)和GPU存储器1720(1)-1720(N)的公共虚拟存储器地址空间来寻址。在该实现方式中，在GPU 1710(1)-1710(N)上执行的操作利用相同的虚拟/有效存储器地址空间来访问处理器存储器1701(1)-1701(M)，反之亦然，从而简化了可编程性。在至少一个实施例中，虚拟/有效地址空间的第一部分被分配给处理器存储器1701(1)，第二部分被分配给第二处理器存储器1701(N)，第三部分被分配给GPU存储器1720(1)，以此类推。在至少一个实施例中，由此整个虚拟/有效存储器空间(有时称为有效地址空间)分布在处理器存储器1701和GPU存储器1720中的每一个上，从而允许任何处理器或GPU采用映射到任何物理存储器的虚拟地址来访问该存储器。

在至少一个实施例中，一个或更多个MMU 1739A-1739E内的偏置/一致性管理电路1794A-1794E确保一个或更多个主机处理器(例如，1705)与GPU 1710的高速缓存之间的高速缓存一致性，并实现指示应在其中存储某些类型的数据的物理存储器的偏置技术。在至少一个实施例中，虽然在图17F中示出了偏置/一致性管理电路1794A-1794E的多个实例，但可以在一个或更多个主机处理器1705的MMU内和/或在加速器集成电路1736内实现偏置/一致性电路。

一个实施例允许将GPU存储器1720映射为系统存储器的一部分，并使用共享虚拟存储器(SVM)技术进行访问，但不会遭受与全系统高速缓存一致性相关联的性能缺陷。在至少一个实施例中，GPU存储器1720作为系统存储器被访问而无需繁重的高速缓存一致性开销的能力为GPU卸载提供了有利的操作环境。在至少一个实施例中，该布置允许主机处理器1705的软件设置操作数并访问计算结果，而没有传统的I/O DMA数据复制的开销。在至少一个实施例中，这样的传统复制包括驱动程序调用、中断和存储器映射I/O(MMIO)访问，相对于简单的存储器访问而言，这些访问的效率均较低。在至少一个实施例中，在没有高速缓存一致性开销的情况下访问GPU存储器1720的能力对于卸载的计算的执行时间而言可能是关键的。在至少一个实施例中，例如，在具有大量流式写入存储器流量的情况下，高速缓存一致性开销可以显著降低GPU 1710所看到的有效写入带宽。在至少一个实施例中，操作数设置的效率、结果访问的效率和GPU计算的效率可能会在确定GPU卸载的有效性方面发挥作用。

在至少一个实施例中，GPU偏置和主机处理器偏置的选择由偏置跟踪器数据结构驱动。在至少一个实施例中，例如，可以使用偏置表，所述偏置表可以是页面粒度结构(例如，以内存页的粒度来控制)，该页面粒度结构包括每GPU附加的内存页1或2位。在至少一个实施例中，在GPU 1710中具有或不具有偏置高速缓存(例如，用于高速缓存偏置表的频繁/最近使用的条目)的情况下，可以在一个或更多个GPU存储器1720的被盗(stolen)存储器范围中实现偏置表。替代地，在至少一个实施例中，可以在GPU内维护整个偏置表。

在至少一个实施例中，在实际访问GPU存储器之前，访问与对GPU附加存储器1720的每次访问相关联的偏置表条目，从而引起以下操作。在至少一个实施例中，来自GPU 1710的在GPU偏置中找到其页面的本地请求被直接转发到对应的GPU存储器1720。在至少一个实施例中，来自GPU的在主机偏置中找到其页面的本地请求被转发至处理器1705(例如，通过本文所述的高速链路)。在至少一个实施例中，来自处理器1705的在主机处理器偏置中找到所请求页面的请求完成了与正常存储器读取类似的请求。替代地，可以将指向GPU偏置页面的请求转发到GPU 1710。在至少一个实施例中，如果GPU当前不使用页面，则GPU可将页面迁移到主机处理器偏置。在至少一个实施例中，页面的偏置状态可以通过基于软件的机制、基于硬件辅助的软件的机制、或者在有限组的情况下通过纯粹基于硬件的机制来改变。

在至少一个实施例中，一种用于改变偏置状态的机制采用API调用(例如OpenCL)，所述API调用又调用GPU的设备驱动程序，所述设备驱动程序又发送消息(或使命令描述符入队)到GPU，引导GPU改变偏置状态，并在某些迁移中在主机中执行高速缓存刷新操作。在至少一个实施例中，高速缓存刷新操作用于从主机处理器1705偏置迁移到GPU偏置，但是不用于相反的迁移。

在至少一个实施例中，高速缓存一致性是通过暂时渲染主机处理器1705无法高速缓存的GPU偏置页面来维护的。在至少一个实施例中，为了访问这些页面，处理器1705可以请求来自GPU 1710的访问，GPU 1710可以或可以不立即授予访问权限。因此，在至少一个实施例中，为了减少处理器1705和GPU 1710之间的通信，确保GPU偏置页面是GPU所需的页面而不是主机处理器1705所需的页面是有益的，反之亦然。

一个或更多个硬件结构915用于执行一个或更多个实施例。在本文中可以结合图9A和/或图9B提供关于一个或更多个硬件结构915的细节。

图18示出了根据本文描述的各个实施例的示例性集成电路和关联的图形处理器，其可以使用一个或更多个IP核心来制造。除了图示的之外，在至少一个实施例中还可以包括其他逻辑和电路，包括附加的图形处理器/核心、外围接口控制器或通用处理器核心。

图18是示出根据至少一个实施例的可使用一个或更多个IP核心制造的芯片集成电路1800上的示例性系统的框图。在至少一个实施例中，集成电路1800包括一个或更多个应用程序处理器1805(例如，CPU)、至少一个图形处理器1810，并且可以另外包括图像处理器1815和/或视频处理器1820，其中任意一个可以是模块化IP核心。在至少一个实施例中，集成电路1800包括外围或总线逻辑，其包括USB控制器1825、UART控制器1830、SPI/SDIO控制器1835和I

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在集成电路1800中用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路

图19A和图19B示出了根据本文描述的各个实施例的示例性集成电路和关联的图形处理器，其可以使用一个或更多个IP核心来制造。除了图示的之外，在至少一个实施例中可以包括其他逻辑和电路，包括附加的图形处理器/核心、外围接口控制器或通用处理器核心。

图19A和图19B是示出根据本文描述的实施例的在SoC内使用的示例性图形处理器的框图。图19A示出了根据至少一个实施例的片上系统集成电路的示例性图形处理器1910，其可以使用一个或更多个IP核心来制造。图19B示出了根据至少一个实施例的片上系统集成电路的附加示例性图形处理器1940，其可以使用一个或更多个IP核心来制造。在至少一个实施例中，图19A的图形处理器1910是低功率图形处理器核心。在至少一个实施例中，图19B的图形处理器1940是更高性能的图形处理器核心。在至少一个实施例中，每个图形处理器1910、1940可以是图19的图形处理器1910的变体。

在至少一个实施例中，图形处理器1910包括顶点处理器1905和一个或更多个片段处理器1915A-1915N(例如1915A、1915B、1915C、1915D至1915N-1和1915N)。在至少一个实施例中，图形处理器1910可以经由单独的逻辑来执行不同的着色器程序，使得顶点处理器1905被优化以执行针对顶点着色器程序的操作，而一个或更多个片段处理器1915A-1915N执行针对片段或像素着色器程序的片段(例如，像素)着色操作。在至少一个实施例中，顶点处理器1905执行3D图形管线的顶点处理阶段并生成图元和顶点数据。在至少一个实施例中，一个或更多个片段处理器1915A-1915N使用由顶点处理器1905生成的图元和顶点数据来产生在显示设备上显示的帧缓冲区。在至少一个实施例中，一个或更多个片段处理器1915A-1915N被优化以执行如在OpenGL API中所提供的片段着色器程序，该OpenGL API可以用于执行与在Direct 3D API中所提供的像素着色器程序类似的操作。

在至少一个实施例中，图形处理器1910附加地包括一个或更多个内存管理单元(MMU)1920A-1920B、一个或更多个高速缓存1925A-1925B和一个或更多个电路互连1930A-1930B。在至少一个实施例中，一个或更多个MMU 1920A-1920B为图形处理器1910(包括为顶点处理器1905和/或片段处理器1915A-1915N)提供虚拟到物理地址映射，除了存储在一个或更多个高速缓存1925A-1925B中的顶点或图像/纹理数据之外，其还可以引用存储在存储器中的顶点或图像/纹理数据。在至少一个实施例中，一个或更多个MMU 1920A-1920B可以与系统内的其他MMU同步，包括与图19的一个或更多个应用程序处理器1905、图像处理器1915和/或视频处理器1920相关联的一个或更多个MMU，使得每个处理器1905-1920可以参与共享或统一的虚拟存储器系统。在至少一个实施例中，一个或更多个电路互连1930A-1930B使图形处理器1910能够经由SoC的内部总线或经由直接连接与SoC内的其他IP核心相接口。

在至少一个实施例中，图形处理器1940包括如图19B所示的一个或更多个着色器核心1955A-1955N(例如，1955A、1955B、1955C、1955D、1955E、1955F到1955N-1和1955N)，其提供了统一的着色器核心架构，其中单个核心或类型或核心可以执行所有类型的可编程着色器代码，包括用于实现顶点着色器、片段着色器和/或计算着色器的着色器程序代码。在至少一个实施例中，着色器核心的数量可以变化。在至少一个实施例中，图形处理器1940包括核心间任务管理器1945，其充当线程分派器，用于将执行线程分派给一个或更多个着色器核心1955A-1955N和分块单元1958，以加速基于图块的渲染的分块操作，其中在图像空间中细分了场景的渲染操作，例如，以利用场景内的局部空间一致性或优化内部高速缓存的使用。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图19A和/或图19B的集成电路中使用以至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路

图20A-20B示出了根据本文描述的实施例的附加示例性图形处理器逻辑。在至少一个实施例中，结合图20A-20B示出和描述的组件被集成到单个系统中，诸如图形处理单元(GPU)、SoC或另一类型的处理器。在至少一个实施例中，图20A示出了可以包括在图18的图形处理器1810内的图形核心2000，并且在至少一个实施例中，其可以是如图19B所示的统一着色器核心1955A-1955N。图20B示出了在至少一个实施例中的适合于在多芯片模块上部署的高度并行的通用图形处理单元(“GPGPU”，其也可称为“图形处理单元”)2030。在至少一个实施例中，图形处理单元2030是包括图形处理器的GPGPU。在至少一个实施例中，集成电路1800包括图形核心2000，例如，用于形成集成电路和/或用于形成SoC，其中，这种集成电路和/或这种SoC执行本文描述的操作。

在至少一个实施例中，图形核心2000包括共享指令高速缓存2002、纹理单元2018和高速缓存/共享存储器2020(例如，包括L1、L2、L3、末级高速缓存或其他高速缓存)，它们对于图形核心2000内的执行资源是共用的。在至少一个实施例中，图形核心2000可包括多个切片2001A-2001N或每个核心的分区，并且图形处理器可包括图形核心2000的多个实例。在至少一个实施例中，每个切片2001A-2001N是指图形核心2000。在至少一个实施例中，切片2001A-2001N具有多个子切片，这些子切片是切片2001A-2001N的一部分。在至少一个实施例中，切片2001A-2001N独立于其他切片或依赖于其他切片。在至少一个实施例中，切片2001A-2001N可包括支持逻辑，所述支持逻辑包括本地指令高速缓存2004A-2004N、线程调度器(定序器)2006A-2006N、线程分派器2008A-2008N和一组寄存器2010A-2010N。在至少一个实施例中，切片2001A-2001N可以包括一组附加功能单元(AFU 2012A-2012N)、浮点单元(FPU 2014A-2014N)、整数算术逻辑单元(ALU 2016A-2016N)、地址计算单元(ACU 2013A-2013N)、双精度浮点单元(DPFPU 2015A-2015N)和矩阵处理单元(MPU 2017A-2017N)。在至少一个实施例中，MPU 2017A-2017N被称为矩阵引擎。

在至少一个实施例中，每个切片2001A-2001N包括用于浮点和整数向量运算的一个或更多个引擎以及用于在AI、机器学习或大数据集工作负载中加速卷积和矩阵运算的一个或更多个引擎。在至少一个实施例中，一个或更多个切片2001A-2001N包括用于计算向量(例如，计算向量的数学运算)的一个或更多个向量引擎。在至少一个实施例中，向量引擎可以在16位浮点(也称为“FP16”)、32位浮点(也称为“FP32”)或64位浮点(也称为“FP64”)中计算向量运算。在至少一个实施例中，一个或更多个切片2001A-2001N包括16个向量引擎，其与16个矩阵数学单元配对以计算矩阵/张量运算，其中向量引擎和数学单元通过矩阵扩展来展示。在至少一个实施例中，处理单元(例如，16个核心和光线追踪单元或8个核心)的处理资源的指定部分的切片、线程调度器、线程分派器和用于处理器的附加功能单元。在至少一个实施例中，图形核心2000包括用于例如在计算张量运算时计算矩阵运算的一个或更多个矩阵引擎。

在至少一个实施例中，一个或更多个切片2001A-2001N包括用于计算光线追踪操作的一个或更多个光线追踪单元(例如，每个切片2001A-2001N有16个光线追踪单元)。在至少一个实施例中，光线追踪单元计算光线遍历、三角形相交、包围盒相交、或其他光线追踪操作。

在至少一个实施例中，一个或更多个切片2001A-2001N包括媒体切片，该媒体切片对数据进行编码、解码和/或转码；对数据进行缩放和/或格式转换；和/或对视频数据执行视频质量操作。

在至少一个实施例中，一个或更多个切片2001A-2001N链接至L2高速缓存和存储器结构、链接连接器、高带宽存储器(HBM)(例如，HBM2e、HDM3)栈和媒体引擎。在至少一个实施例中，一个或更多个切片2001A-2001N包括多个核心(例如，16个核心)以及与每个核心配对的多个光线追踪单元(例如，16个)。在至少一个实施例中，一个或更多个切片2001A-2001N具有一个或更多个L1高速缓存。在至少一个实施例中，一个或更多个切片2001A-2001N包括一个或更多个向量引擎；一个或更多个指令高速缓存，用于存储指令；一个或更多个L1高速缓存，用于高速缓存数据；一个或更多个共享本地存储器(SLM)，用于存储例如对应于指令的数据；一个或更多个采样器，用于对数据进行采样；一个或更多个光线追踪单元，用于执行光线追踪操作；一个或更多个几何单元，用于在几何管线中执行操作和/或将几何变换应用于顶点或多边形；一个或更多个光栅化器，用于描述向量图形格式(例如，形状)的图像并将其转换成光栅图像(例如，一系列像素、点或线，其在一起显示时创建由形状表示的图像)；一个或更多个分层深度缓冲区(Hiz)，用于缓存数据；和/或一个或更多个像素后端。在至少一个实施例中，切片2001A-2001N包括存储器结构，例如L2高速缓存。

在至少一个实施例中，FPU 2014A-2014N可以执行单精度(32位)和半精度(16位)浮点运算，而DPFPU 2015A-2015N执行双精度(64位)浮点运算。在至少一个实施例中，ALU2016A-2016N可以以8位、16位和32位精度执行可变精度整数运算，并且可以被配置用于混合精度运算。在至少一个实施例中，MPU 2017A-2017N还可被配置用于混合精度矩阵运算，包括半精度浮点运算和8位整数运算。在至少一个实施例中，MPU 2017A-2017N可以执行各种矩阵运算以加速机器学习应用程序框架，包括使得能够支持加速的通用矩阵到矩阵乘法(GEMM)。在至少一个实施例中，AFU 2012A-2012N可以执行浮点单元或整数单元不支持的附加逻辑运算，包括三角函数运算(例如，正弦等)。逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图形核心2000中使用，用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。

在至少一个实施例中，图形核心2000包括附接到交换机和GPU-GPU桥的互连和链接结构子层，该GPU-GPU桥使多个图形处理器2000(例如，8个)能够通过加载/存储单元(LSU)、数据传送单元和多个图形处理器2000的同步语义在无需彼此附接的情况下进行互连。在至少一个实施例中，互连包括标准化互连(例如，PCIe)或其一些组合。

在至少一个实施例中，图形核心2000包括多个瓦片(tile)。在至少一个实施例中，瓦片是个体管芯或者一个或更多个管芯，其中各个管芯可以采用互连(例如，嵌入式多管芯互连桥(EMIB))进行连接。在至少一个实施例中，图形核心2000包括计算瓦片、存储器瓦片(例如，其中存储器瓦片可由不同瓦片或不同芯片组(诸如Rambo瓦片)独占访问)、衬底瓦片、基瓦片、HMB瓦片、链接瓦片和EMIB瓦片，其中所有瓦片一起封装在图形核心2000中，作为GPU的一部分。在至少一个实施例中，图形核心2000可在单个封装(也称为“多瓦片封装”)中包括多个瓦片。在至少一个实施例中，计算瓦片可以具有8个图形核心2000、L1高速缓存；并且基瓦片可以具有与PCIe 5.0、HBM2e、MDFI和EMIB的主机接口，链接瓦片具有与嵌入式交换机的8条链路、8个端口。在至少一个实施例中，各瓦片采用细间距的36微米微凸块(例如，铜柱)与面对面(F2F)芯片上芯片键合进行连接。在至少一个实施例中，图形核心2000包括存储器结构(该存储器结构包括存储器)，并且是可由多个瓦片访问的瓦片。在至少一个实施例中，图形核心2000将其自己的硬件上下文存储、访问或加载到存储器中，其中硬件上下文是在进程恢复之前从寄存器加载的一组数据，并且其中硬件上下文可以指示硬件的状态(例如，GPU的状态)。

在至少一个实施例中，图形核心2000包括串行器/解串器(SERDES)电路，该电路将串行数据流转换为并行数据流，或将并行数据流转换为串行数据流。

在至少一个实施例中，图形核心2000包括高速一致性统一结构(GPU到GPU)、加载/存储单元、批量数据传输和同步语义、以及通过嵌入式交换机连接的GPU，其中GPU-GPU桥由控制器控制。

在至少一个实施例中，图形核心2000执行API，其中所述API对图形核心2000的硬件进行抽象，并且使用指令来访问库以执行数学运算(例如，数学内核库)、深度神经网络操作(例如，深度神经网络库)、向量操作、集体通信、线程构建块、视频处理、数据分析库和/或光线追踪操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路

图20B示出了在至少一个实施例中的通用处理单元(GPGPU)2030，其可以被配置为使得高度并行的计算操作能够由图形处理单元的阵列来执行。在至少一个实施例中，GPGPU2030可以直接链接到GPGPU 2030的其他实例，以创建多GPU集群，以提高用于深度神经网络的训练速度。在至少一个实施例中，GPGPU 2030包括主机接口2032，用于实现与主机处理器的连接。在至少一个实施例中，主机接口2032是PCI Express接口。在至少一个实施例中，主机接口2032可以是厂商专用的通信接口或通信结构。在至少一个实施例中，GPGPU 2030接收来自主机处理器的命令，并使用全局调度器2034(其可被称为线程定序器和/或异步计算引擎)将与那些命令相关联的执行线程分配给一组计算集群2036A-2036H。在至少一个实施例中，计算集群2036A-2036H共享高速缓存存储器2038。在至少一个实施例中，高速缓存存储器2038可以用作计算集群2036A-2036H内的高速缓存存储器的更高级别的高速缓存。在至少一个实施例中，计算集群2036A-2036H包括切片或被称为“切片”。在至少一个实施例中，GPGPU 2030为SoC的一部分，例如集成电路1800的一部分(图18)。

在至少一个实施例中，GPGPU 2030包括存储器2044A-2044B，其经由一组存储器控制器2042A-2042B(例如，用于HBM2e的一个或更多个控制器)与计算集群2036A-2036H耦合。在至少一个实施例中，存储器2044A-2044B可以包括各种类型的存储器设备，其包括动态随机存取存储器(DRAM)或图形随机存取存储器，诸如同步图形随机存取存储器(SGRAM)，其包括图形双倍数据速率(GDDR)存储器。

在至少一个实施例中，计算集群2036A-2036H每个都包括一组图形核心，诸如图20A的图形核心2000，该图形核心可以包括多种类型的整数和浮点逻辑单元，这些逻辑单元可以在包括适用于机器学习计算的精度范围上执行计算操作。例如，在至少一个实施例中，每个计算集群2036A-2036H中的浮点单元的至少子集可以被配置为执行16位或32位浮点运算，而浮点单元的不同子集可以被配置为执行64位浮点运算。

在至少一个实施例中，GPGPU 2030的多个实例可以被配置为操作为计算集群。在至少一个实施例中，计算集群2036A-2036H用于同步和数据交换的通信在实施例之间变化。在至少一个实施例中，GPGPU 2030的多个实例通过主机接口2032进行通信。在至少一个实施例中，GPGPU 2030包括I/O集线器2039，其将GPGPU 2030与GPU链路2040耦合，该GPU链路2040实现到GPGPU 2030的其他实例的直接连接。在至少一个实施例中，GPU链路2040耦合到专用GPU到GPU桥，该桥实现GPGPU 2030的多个实例之间的通信和同步。在至少一个实施例中，GPU链路2040与高速互连耦合，以向其他GPGPU或并行处理器发送和接收数据。在至少一个实施例中，GPGPU 2030的多个实例位于单独的数据处理系统中，并且经由可经由主机接口2032访问的网络设备进行通信。在至少一个实施例中，除主机接口2032之外或作为其替代，GPU链路2040也可被配置为实现到主机处理器的连接。

在至少一个实施例中，GPGPU 2030可以被配置为训练神经网络。在至少一个实施例中，可以在推理平台内使用GPGPU 2030。在至少一个实施例中，在使用GPGPU 2030进行推理的情况下，相对于使用GPGPU 2030训练神经网络时，GPGPU 2030可以包括更少的计算集群2036A-2036H。在至少一个实施例中，与存储器2044A-2044B相关联的存储器技术可以在推理和训练配置之间有所不同，其中更高带宽的存储器技术专用于训练配置。在至少一个实施例中，GPGPU 2030的推理配置可以支持推理特定指令。例如，在至少一个实施例中，推理配置可以提供对一个或更多个8位整数点积指令的支持，该指令可以在部署的神经网络的推理操作期间使用。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在GPGPU 2030中使用，用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路

图21是示出了根据至少一个实施例的计算系统2100的框图。在至少一个实施例中，计算系统2100包括具有经由可包括存储器集线器2105的互连路径通信的一个或更多个处理器2102和系统存储器2104的处理子系统2101。在至少一个实施例中，存储器集线器2105可以是芯片组组件内的单独组件，或者可以集成在一个或更多个处理器2102内。在至少一个实施例中，存储器集线器2105经由通信链路2106与I/O子系统2111耦合。在至少一个实施例中，I/O子系统2111包括I/O集线器2107，所述I/O集线器可以使计算系统2100能够接收来自一个或更多个输入设备2108的输入。在至少一个实施例中，I/O集线器2107可以使显示控制器能够向一个或更多个显示设备2110A提供输出，所述显示控制器可以包括在一个或更多个处理器2102中。在至少一个实施例中，与I/O集线器2107耦合的一个或更多个显示设备2110A可以包括本地、内部或嵌入式显示设备。

在至少一个实施例中，处理子系统2101包括经由总线或其他通信链路2113耦合到存储器集线器2105的一个或更多个并行处理器2112。在至少一个实施例中，通信链路2113可以使用基于通信链路技术或协议(诸如但不限于PCI Express)的任何数量的标准之一，或者可以是特定于供应商的通信接口或通信结构。在至少一个实施例中，一个或更多个并行处理器2112形成计算集中的并行或向量处理系统，所述系统可以包括大量处理核心和/或处理集群，诸如集成众核(MIC)处理器。在至少一个实施例中，一个或更多个并行处理器2112中的一些或全部并行处理器形成图形处理子系统，所述图形处理子系统可以将像素输出到经由I/O集线器2107耦合的一个或更多个显示设备2110A之一。在至少一个实施例中，一个或更多个并行处理器2112还可以包括显示控制器和显示接口(未示出)，用于实现到一个或更多个显示设备2110B的直接连接。在至少一个实施例中，一个或更多个并行处理器2112包括一个或更多个核心，诸如本文讨论的图形核心2000。

在至少一个实施例中，系统存储单元2114可以连接到I/O集线器2107，以提供用于计算系统2100的存储机制。在至少一个实施例中，I/O交换机2116可以用于提供接口机制，用于实现I/O集线器2107与其他组件之间的连接，该其他组件例如可以集成到平台中的网络适配器2118和/或无线网络适配器2119，以及可以经由一个或更多个附加设备2120添加的各种其他设备。在至少一个实施例中，网络适配器2118可以是以太网适配器或另一有线网络适配器。在至少一个实施例中，无线网络适配器2119可以包括Wi-Fi、蓝牙、近场通信(NFC)或包括一个或更多个无线电设备的其他网络设备中的一个或更多个。

在至少一个实施例中，计算系统2100可以包括也可连接到I/O集线器2107的未明确示出的其他组件，所述其他组件包括USB或其他端口连接、光学存储驱动器、视频捕获设备等。在至少一个实施例中，可以使用任何合适的协议(诸如基于PCI(外围组件互连)的协议(例如PCI-Express)或其他总线或点对点通信接口和/或协议(诸如NV-Link高速互连或互连协议)来实现互连图21中各个组件的通信路径。

在至少一个实施例中，一个或更多个并行处理器2112包括为图形和视频处理而优化的电路，所述电路包括例如视频输出电路，并构成图形处理单元(GPU)，例如，一个或更多个并行处理器2112包括图形核心2000。在至少一个实施例中，一个或更多个并行处理器2112包括为通用处理而优化的电路。在至少一个实施例中，计算系统2100的组件可以与单个集成电路上的一个或更多个其他系统元件集成。例如，在至少一个实施例中，一个或更多个并行处理器2112、存储器集线器2105、一个或更多个处理器2102和I/O集线器2107，可以被集成到片上系统(SoC)集成电路中。在至少一个实施例中，计算系统2100的组件可以被集成到单个封装中，以形成系统级封装(SIP)配置。在至少一个实施例中，计算系统2100的组件的至少一部分可以被集成到多芯片模块(MCM)中，所述多芯片模块可以与其他多芯片模块一起互连到模块化计算系统中。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在系统2100中使用，以用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路

处理器

图22A示出了根据至少一个实施例的并行处理器2200。在至少一个实施例中，并行处理器2200的各个组件可以使用一个或更多个集成电路设备来实现，诸如可编程处理器、专用集成电路(ASIC)或现场可编程门阵列(FPGA)。在至少一个实施例中，所示的并行处理器2200是根据示例性实施例的图21所示的一个或更多个并行处理器2112的变体。在至少一个实施例中，并行处理器2200包括一个或更多个图形核心2000。

在至少一个实施例中，并行处理器2200包括并行处理单元2202。在至少一个实施例中，并行处理单元2202包括I/O单元2204，其使得能够与其他设备进行通信，包括并行处理单元2202的其他实例。在至少一个实施例中，I/O单元2204可以直接连接到其他设备。在至少一个实施例中，I/O单元2204经由使用集线器或交换机接口(例如，存储器集线器2205)与其他设备连接。在至少一个实施例中，存储器集线器2205与I/O单元2204之间的连接形成通信链路2213。在至少一个实施例中，I/O单元2204与主机接口2206和存储器交叉开关2216连接，其中主机接口2206接收用于执行处理操作的命令，而存储器交叉开关2216接收用于执行存储器操作的命令。

在至少一个实施例中，当主机接口2206经由I/O单元2204接收命令缓冲区时，主机接口2206可以将用于执行那些命令的工作操作引导到前端2208。在至少一个实施例中，前端2208与调度器2210(其可称为定序器)耦合，调度器2210被配置成将命令或其他工作项分配给处理集群阵列2212。在至少一个实施例中，调度器2210确保在将任务分配给处理集群阵列2212中的集群之前，处理集群阵列2212被正确地配置并且处于有效状态。在至少一个实施例中，调度器2210经由在微控制器上执行的固件逻辑来实现。在至少一个实施例中，微控制器实现的调度器2210可被配置成以粗粒度和细粒度执行复杂的调度和工作分配操作，从而实现对在处理集群阵列2212上执行的线程的快速抢占和上下文切换。在至少一个实施例中，主机软件可以证明用于经由多个图形处理路径之一在处理集群阵列2212上进行调度的工作负载。在至少一个实施例中，工作负载然后可以由包括调度器2210的微控制器内的调度器2210逻辑在处理集群阵列2212上自动分配。

在至少一个实施例中，处理集群阵列2212可以包括多达“N”个处理集群(例如，集群2214A、集群2214B到集群2214N)，其中“N”代表正整数(其可以是与其他图中使用的整数不同的整数“N”)。在至少一个实施例中，处理集群阵列2212的每个集群2214A-2214N可以执行大量并发线程。在至少一个实施例中，调度器2210可以使用各种调度和/或工作分配算法将工作分配给处理集群阵列2212中的集群2214A-2214N，这些算法可以根据针对每种类型的程序或计算产生的工作负载而变化。在至少一个实施例中，调度可以由调度器2210动态地处理，或者可以在配置为由处理集群阵列2212执行的程序逻辑的编译期间部分地由编译器逻辑来辅助。在至少一个实施例中，处理集群阵列2212中的不同集群2214A-2214N可被分配用于处理不同类型的程序或用于执行不同类型的计算。

在至少一个实施例中，处理集群阵列2212可以被配置成执行各种类型的并行处理操作。在至少一个实施例中，处理集群阵列2212被配置成执行通用并行计算操作。例如，在至少一个实施例中，处理集群阵列2212可以包括用于执行处理任务的逻辑，该处理任务包括对视频和/或音频数据的过滤，执行建模操作，包括物理操作以及执行数据转换。

在至少一个实施例中，处理集群阵列2212被配置成执行并行图形处理操作。在至少一个实施例中，处理集群阵列2212可以包括用于支持这种图形处理操作的执行的附加逻辑，包括但不限于执行纹理操作的纹理采样逻辑，以及曲面细分逻辑和其他顶点处理逻辑。在至少一个实施例中，处理集群阵列2212可以被配置成执行与图形处理有关的着色器程序，诸如但不限于顶点着色器、曲面细分着色器、几何着色器和像素着色器。在至少一个实施例中，并行处理单元2202可以经由I/O单元2204从系统存储器传送数据以进行处理。在至少一个实施例中，在处理期间，可以在处理期间将传送的数据存储到片上存储器(例如，并行处理器存储器2222)，然后将其写回到系统存储器。

在至少一个实施例中，当并行处理单元2202用于执行图形处理时，调度器2210可以被配置成将处理工作负载划分为近似相等大小的任务，以更好地实现将图形处理操作分配给处理集群阵列2212中的多个集群2214A-2214N。在至少一个实施例中，处理集群阵列2212的各部分可以被配置成执行不同类型的处理。例如，在至少一个实施例中，第一部分可以被配置成执行顶点着色和拓扑生成，第二部分可以被配置成执行曲面细分和几何着色，并且第三部分可以被配置成执行像素着色或其他屏幕空间操作，以产生用于显示的渲染图像。在至少一个实施例中，可以将由集群2214A-2214N中的一个或更多个产生的中间数据存储在缓冲区中，以允许在集群2214A-2214N之间传送中间数据以供进一步处理。

在至少一个实施例中，处理集群阵列2212可以经由调度器2210接收要执行的处理任务，该调度器2210从前端2208接收定义处理任务的命令。在至少一个实施例中，处理任务可以包括要处理的数据的索引，例如，表面(补丁)数据、原始数据、顶点数据和/或像素数据，以及状态参数和定义如何处理数据的命令(例如，要执行什么程序)。在至少一个实施例中，调度器2210可以被配置成获取与任务相对应的索引，或者可以从前端2208接收索引。在至少一个实施例中，前端2208可以被配置成确保在启动由传入命令缓冲区(例如，批缓冲区(batch-buffer)、推送缓冲区等)指定的工作负载之前，处理集群阵列2212被配置成处于有效状态。

在至少一个实施例中，并行处理单元2202的一个或更多个实例中的每一个可以与并行处理器存储器2222耦合。在至少一个实施例中，可以经由存储器交叉开关2216访问并行处理器存储器2222，所述存储器交叉开关2216可以接收来自处理集群阵列2212以及I/O单元2204的存储器请求。在至少一个实施例中，存储器交叉开关2216可以经由存储器接口2218访问并行处理器存储器2222。在至少一个实施例中，存储器接口2218可以包括多个分区单元(例如，分区单元2220A、分区单元2220B到分区单元2220N)，其可各自耦合至并行处理器存储器2222的一部分(例如，存储器单元)。在至少一个实施例中，分区单元2220A-2220N的数量被配置为等于存储器单元的数量，使得第一分区单元2220A具有对应的第一存储器单元2224A，第二分区单元2220B具有对应的第二存储器单元2224B，第N分区单元2220N具有对应的第N存储器单元2224N。在至少一个实施例中，分区单元2220A-2220N的数量可以不等于存储器单元的数量。

在至少一个实施例中，存储器单元2224A-2224N可以包括各种类型的存储器设备，包括动态随机存取存储器(DRAM)或图形随机存取存储器，诸如同步图形随机存取存储器(SGRAM)，包括图形双倍数据速率(GDDR)存储器。在至少一个实施例中，存储器单元2224A-2224N还可包括3D堆叠存储器，包括但不限于高带宽存储器(HBM、HBM2e、或HDM3)。在至少一个实施例中，可以跨存储器单元2224A-2224N来存储诸如帧缓冲区或纹理映射之类的渲染目标，从而允许分区单元2220A-2220N并行地写入每个渲染目标的各部分，以高效地使用并行处理器存储器2222的可用带宽。在至少一个实施例中，可以排除并行处理器存储器2222的本地实例，以有利于利用系统存储器以及本地高速缓存存储器的统一存储器设计。

在至少一个实施例中，处理集群阵列2212中的集群2214A-2214N中的任何一个都可以处理将被写入并行处理器存储器2222内的任何存储器单元2224A-2224N中的数据。在至少一个实施例中，存储器交叉开关2216可以被配置为将每个集群2214A-2214N的输出传输到任何分区单元2220A-2220N或另一个集群2214A-2214N，另一个集群2214A-2214N可以对输出执行附加处理操作。在至少一个实施例中，每个集群2214A-2214N可以通过存储器交叉开关2216与存储器接口2218通信，以从各种外部存储器设备读取或写入各种外部存储器设备。在至少一个实施例中，存储器交叉开关2216具有用于与I/O单元2204通信的到存储器接口2218的连接，以及到并行处理器存储器2222的本地实例的连接，其使得不同处理集群2214A-2214N内的处理单元能够与系统存储器或不是并行处理单元2202本地的其他存储器进行通信。在至少一个实施例中，存储器交叉开关2216可以使用虚拟通道来分离集群2214A-2214N和分区单元2220A-2220N之间的业务流。

在至少一个实施例中，可以在单个附加卡上提供并行处理单元2202的多个实例，或者可以将多个附加卡互连。在至少一个实施例中，并行处理单元2202的不同实例可以被配置成相互操作，即使不同实例具有不同数量的处理核心、不同数量的本地并行处理器存储器和/或其他配置差异。例如，在至少一个实施例中，并行处理单元2202的一些实例可以包括相对于其他实例而言更高精度的浮点单元。在至少一个实施例中，包含并行处理单元2202或并行处理器2200的一个或更多个实例的系统可以以各种配置和形式因子来实现，包括但不限于台式计算机、膝上型计算机或手持式个人计算机、服务器、工作站、游戏控制台和/或嵌入式系统。

图22B是根据至少一个实施例的分区单元2220的框图。在至少一个实施例中，分区单元2220是图22A的分区单元2220A-2220N之一的实例。在至少一个实施例中，分区单元2220包括L2高速缓存2221、帧缓冲区接口2225和ROP 2226(光栅操作单元)。在至少一个实施例中，L2高速缓存2221是读/写高速缓存，其被配置成执行从存储器交叉开关2216和ROP2226接收的加载和存储操作。在至少一个实施例中，L2高速缓存2221将读取未命中和紧急回写请求输出到帧缓冲区接口2225以进行处理。在至少一个实施例中，还可以经由帧缓冲区接口2225将更新发送到帧缓冲区以进行处理。在至少一个实施例中，帧缓冲区接口2225与并行处理器存储器中的存储器单元(诸如图22A的存储器单元2224A-2224N(例如，在并行处理器存储器2222内))之一相接合。

在至少一个实施例中，ROP 2226是处理单元，其执行光栅操作，诸如模版、z测试、混合等。在至少一个实施例中，ROP 2226然后输出存储在图形存储器中的经处理的图形数据。在至少一个实施例中，ROP 2226包括压缩逻辑，用于压缩被写入存储器的深度或颜色数据并解压缩从存储器读取的深度或颜色数据。在至少一个实施例中，压缩逻辑可以是利用多种压缩算法中的一种或更多种的无损压缩逻辑。在至少一个实施例中，ROP 2226执行的压缩的类型可以基于要压缩的数据的统计特性而变化。例如，在至少一个实施例中，基于每图块对深度和颜色数据执行增量颜色压缩。

在至少一个实施例中，ROP 2226包括在每个处理集群内(例如，图22A的集群2214A-2214N)，而不是在分区单元2220内。在至少一个实施例中，通过存储器交叉开关2216传送对像素数据而不是像素片段数据的读取和写入请求。在至少一个实施例中，经处理的图形数据可以在显示设备(诸如图21的一个或更多个显示设备2110之一)上显示，由处理器2102路由以供进一步处理，或者由图22A的并行处理器2200内的处理实体之一路由以供进一步处理。

图22C是根据至少一个实施例的并行处理单元内的处理集群2214的框图。在至少一个实施例中，处理集群是图22A的处理集群2214A-2214N之一的实例。在至少一个实施例中，处理集群2214可以被配置成并行执行许多线程，其中“线程”是指在特定的一组输入数据上执行的特定程序的实例。在至少一个实施例中，单指令多数据(SIMD)指令发布技术用于支持大量线程的并行执行而无需提供多个独立的指令单元。在至少一个实施例中，使用单指令多线程(SIMT)技术来支持使用公共指令单元对大量通常同步的线程的并行执行，该公共指令单元被配置成向每个处理集群内的一组处理引擎发出指令。

在至少一个实施例中，可以经由将处理任务分配给SIMT并行处理器的管线管理器2232来控制处理集群2214的操作。在至少一个实施例中，管线管理器2232从图22A的调度器2210接收指令，并且经由图形多处理器2234和/或纹理单元2236管理这些指令的执行。在至少一个实施例中，图形多处理器2234是SIMT并行处理器的示例性实例。然而，在至少一个实施例中，处理集群2214内可以包括不同架构的各种类型的SIMT并行处理器。在至少一个实施例中，处理集群2214内可以包括图形多处理器2234的一个或更多个实例。在至少一个实施例中，图形多处理器2234可以处理数据，并且数据交叉开关2240可以用于将经处理的数据分配到多个可能的目的地(包括其他着色器单元)之一。在至少一个实施例中，管线管理器2232可以通过指定要经由数据交叉开关2240分配的经处理的数据的目的地来促进对经处理的数据的分配。

在至少一个实施例中，处理集群2214内的每个图形多处理器2234可以包括相同的一组功能执行逻辑(例如，算术逻辑单元、加载-存储单元等)。在至少一个实施例中，可以以管线化方式配置功能执行逻辑，其中可以在先前的指令完成之前发出新的指令。在至少一个实施例中，功能执行逻辑支持各种操作，包括整数和浮点算术、比较操作、布尔运算、比特移位和各种代数函数的计算。在至少一个实施例中，可以利用一些功能单元硬件来执行不同的操作，并且可以存在功能单元的任何组合。

在至少一个实施例中，传送到处理集群2214的指令构成线程。在至少一个实施例中，跨一组并行处理引擎执行的一组线程是线程组。在至少一个实施例中，线程组对不同的输入数据执行通用程序。在至少一个实施例中，线程组内的每个线程可被指派给图形多处理器2234内的不同处理引擎。在至少一个实施例中，线程组可包括比图形多处理器2234内的处理引擎的数量更少的线程。在至少一个实施例中，当线程组包括的线程数少于处理引擎的数量时，一个或更多个处理引擎在正在处理该线程组的循环期间可以是空闲的。在至少一个实施例中，线程组还可以包括比图形多处理器2234内的处理引擎的数量更多的线程。在至少一个实施例中，当线程组包括比图形多处理器2234内的处理引擎的数量更多的线程时，可以在连续的时钟周期内执行处理。在至少一个实施例中，可以在图形多处理器2234上并发地执行多个线程组。

在至少一个实施例中，图形多处理器2234包括内部高速缓存存储器，用于执行加载和存储操作。在至少一个实施例中，图形多处理器2234可以放弃内部高速缓存并使用处理集群2214内的高速缓存存储器(例如，L1高速缓存2248)。在至少一个实施例中，每个图形多处理器2234还可以访问分区单元(例如，图22A的分区单元2220A-2220N)内的L2高速缓存，这些分区单元在所有处理集群2214之间共享并且可以用于在线程之间传输数据。在至少一个实施例中，图形多处理器2234还可以访问片外全局存储器，其可以包括本地并行处理器存储器和/或系统存储器中的一个或更多个。在至少一个实施例中，并行处理单元2202外部的任何存储器都可以用作全局存储器。在至少一个实施例中，处理集群2214包括图形多处理器2234的多个实例，它们可以共享可以存储在L1高速缓存2248中的公共指令和数据。

在至少一个实施例中，每个处理集群2214可以包括被配置成将虚拟地址映射到物理地址的内存管理单元(“MMU”)2245。在至少一个实施例中，MMU 2245的一个或更多个实例可以驻留在图22A的存储器接口2218内。在至少一个实施例中，MMU 2245包括一组页表条目(PTE)，其用于将虚拟地址映射到图块的物理地址以及可选地映射到高速缓存行索引。在至少一个实施例中，MMU 2245可以包括地址转换后备缓冲区(TLB)或可以驻留在图形多处理器2234或L1高速缓存2248或处理集群2214内的高速缓存。在至少一个实施例中，物理地址被处理以分配表面数据访问局部性，以在分区单元之间进行高效的请求交错。在至少一个实施例中，高速缓存行索引可以用于确定对高速缓存行的请求是命中还是未命中。

在至少一个实施例中，可以配置处理集群2214，使得每个图形多处理器2234耦合到纹理单元2236，以执行纹理映射操作，该纹理映射操作确定纹理样本位置、读取纹理数据以及过滤纹理数据。在至少一个实施例中，根据需要，从内部纹理L1高速缓存(未示出)或从图形多处理器2234内的L1高速缓存中读取纹理数据，并从L2高速缓存、本地并行处理器存储器或系统存储器中获取纹理数据。在至少一个实施例中，每个图形多处理器2234将经处理的任务输出到数据交叉开关2240，以将经处理的任务提供给另一处理集群2214以进行进一步处理，或将经处理的任务存储在L2高速缓存、本地并行处理器存储器中，或经由存储器交叉开关2216存储在系统存储器中。在至少一个实施例中，preROP 2242(预光栅操作单元)被配置成从图形多处理器2234接收数据，并将数据引导至ROP单元，该ROP单元可以与本文所述的分区单元(例如，图22A的分区单元2220A-2220N)一起定位。在至少一个实施例中，PreROP 2242单元可以执行针对颜色混合、组织像素颜色数据以及执行地址转换的优化。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图形处理集群2214中使用，用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图22D示出了根据至少一个实施例的图形多处理器2234。在至少一个实施例中，图形多处理器2234与处理集群2214的管线管理器2232耦合。在至少一个实施例中，图形多处理器2234具有执行管线，该执行管线包括但不限于指令高速缓存2252、指令单元2254、地址映射单元2256、寄存器文件2258、一个或更多个通用图形处理单元(GPGPU)核心2262和一个或更多个加载/存储单元2266，其中一个或更多个加载/存储单元2266可执行加载/存储操作以加载/存储对应于执行操作的指令。在至少一个实施例中，GPGPU核心2262和加载/存储单元2266经由存储器和高速缓存互连2268与高速缓存存储器2272和共享存储器2270耦合。在至少一个实施例中，在至少一个实施例中，GPGPU核心2262是SoC的一部分，例如图18中的集成电路1800的一部分。

在至少一个实施例中，指令高速缓存2252从管线管理器2232接收要执行的指令流。在至少一个实施例中，指令被高速缓存在指令高速缓存2252中并且被分派以供指令单元2254执行。在至少一个实施例中，指令单元2254可以分派指令作为线程组(例如，线程束、波前、波)，其中线程组中的每个线程被指派给GPGPU核心2262内的不同执行单元。在至少一个实施例中，指令可以通过在统一地址空间内指定地址来访问任何本地、共享或全局地址空间。在至少一个实施例中，地址映射单元2256可以用于将统一地址空间中的地址转换成可以由加载/存储单元2266访问的不同的存储器地址。

在至少一个实施例中，寄存器文件2258为图形多处理器2234的功能单元提供了一组寄存器。在至少一个实施例中，寄存器文件2258为连接到图形多处理器2234的功能单元(例如，GPGPU核心2262、加载/存储单元2266)的数据路径的操作数提供了临时存储。在至少一个实施例中，在每个功能单元之间划分寄存器文件2258，使得为每个功能单元分配寄存器文件2258的专用部分。在至少一个实施例中，寄存器文件2258在图形多处理器2234正在执行的不同线程束(其可被称为波前和/或波)之间划分。

在至少一个实施例中，GPGPU核心2262可以各自包括用于执行图形多处理器2234的指令的浮点单元(FPU)和/或整数算术逻辑单元(ALU)。在至少一个实施例中，各个GPGPU核心2262的架构可以相似或架构可以不同。在至少一个实施例中，GPGPU核心2262的第一部分包括单精度FPU和整数ALU，而GPGPU核心的第二部分包括双精度FPU。在至少一个实施例中，FPU可以实现用于浮点算法的IEEE 754-2008标准或启用可变精度浮点算法。在至少一个实施例中，图形多处理器2234可以附加地包括一个或更多个固定功能或特殊功能单元，用于执行特定功能，诸如复制矩形或像素混合操作。在至少一个实施例中，GPGPU核心2262中的一个或更多个也可以包括固定或特殊功能逻辑。

在至少一个实施例中，GPGPU核心2262包括能够对多组数据执行单个指令的SIMD逻辑。在至少一个实施例中，GPGPU核心2262可以物理地执行SIMD4、SIMD8和SIMD16指令，并且在逻辑上执行SIMD1、SIMD2和SIMD32指令。在至少一个实施例中，用于GPGPU核心的SIMD指令可以在编译时由着色器编译器生成，或者在执行针对单程序多数据(SPMD)或SIMT架构编写和编译的程序时自动生成。在至少一个实施例中，可以经由单个SIMD指令来执行为SIMT执行模型配置的程序的多个线程。例如，在至少一个实施例中，可以经由单个SIMD8逻辑单元并行执行实施相同或相似操作的八个SIMT线程。

在至少一个实施例中，存储器和高速缓存互连2268是将图形多处理器2234的每个功能单元连接到寄存器文件2258和共享存储器2270的互连网络。在至少一个实施例中，存储器和高速缓存互连2268是交叉开关互连，其允许加载/存储单元2266在共享存储器2270和寄存器文件2258之间实现加载和存储操作。在至少一个实施例中，寄存器文件2258可以以与GPGPU核心2262相同的频率操作，从而在GPGPU核心2262和寄存器文件2258之间进行数据传输的延时非常低。在至少一个实施例中，共享存储器2270可以用于实现在图形多处理器2234内的功能单元上执行的线程之间的通信。在至少一个实施例中，高速缓存存储器2272可以用作例如数据高速缓存，用于高速缓存在功能单元和纹理单元2236之间通信的纹理数据。在至少一个实施例中，共享存储器2270也可以用作程序管理的高速缓存。在至少一个实施例中，除了存储在高速缓存存储器2272中的自动高速缓存的数据之外，在GPGPU核心2262上执行的线程还可以以编程方式将数据存储在共享存储器中。

在至少一个实施例中，如本文所述的并行处理器或GPGPU通信地耦合到主机/处理器核心，以加速图形操作、机器学习操作、图案分析操作以及各种通用GPU(GPGPU)功能。在至少一个实施例中，GPU可以通过总线或其他互连(例如，诸如PCIe或NVLink之类的高速互连)通信地耦合到主机处理器/核心。在至少一个实施例中，SoC包括如本文所述的并行处理器或GPGPU，其中所述并行处理器或所述SoC在上执行。在至少一个实施例中，GPU可以与核心集成在封装或芯片上，并通过封装或芯片内部的内部处理器总线/互连通信地耦合到核心。在至少一个实施例中，不管GPU连接的方式如何，处理器核心都可以以工作描述符中包含的命令/指令序列的形式向该GPU分配工作。在至少一个实施例中，该GPU然后使用专用电路/逻辑来高效地处理这些命令/指令。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图形多处理器2234中使用，用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图23示出了根据至少一个实施例的多GPU计算系统2300。在至少一个实施例中，多GPU计算系统2300可以包括经由主机接口交换机2304耦合到多个通用图形处理单元(GPGPU)2306A-D的处理器2302。在至少一个实施例中，主机接口交换机2304是将处理器2302耦合到PCI Express总线的PCI Express交换机设备，处理器2302可以通过PCIExpress总线与GPGPU 2306A-D通信。在至少一个实施例中，GPGPU 2306A-D可以经由一组高速P2P(点对点)GPU到GPU链路2316进行互连。在至少一个实施例中，GPU到GPU链路2316经由专用GPU链路连接到GPGPU 2306A-D中的每一个。在至少一个实施例中，P2P GPU链路2316使得能够在每个GPGPU 2306A-D之间进行直接通信，而无需通过处理器2302所连接的主机接口总线2304进行通信。在至少一个实施例中，在GPU到GPU业务被定向到P2P GPU链路2316的情况下，主机接口总线2304保持可用于系统存储器访问或例如经由一个或更多个网络设备与多GPU计算系统2300的其他实例进行通信。虽然在至少一个实施例中，GPGPU 2306A-D经由主机接口交换机2304连接到处理器2302，但是在至少一个实施例中，处理器2302包括对P2P GPU链路2316的直接支持，并且可以直接连接到GPGPU 2306A-D。在至少一个实施例中，GPGPU 2306A-D是SoC的一部分，诸如图18中的集成电路1800的一部分，其中GPGPU 2306A-D执行本文描述的操作。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在多GPU计算系统2300中使用，用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。

在至少一个实施例中，多GPU计算系统2300包括一个或更多个图形核心2000。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图24是根据至少一个实施例的图形处理器2400的框图。在至少一个实施例中，图形处理器2400包括环形互连2402、管线前端2404、媒体引擎2437和图形核心2480A-2480N。在至少一个实施例中，环形互连2402将图形处理器2400耦合到其他处理单元，所述处理单元包括其他图形处理器或一个或更多个通用处理器核心。在至少一个实施例中，图形处理器2400是集成在多核心处理系统内的许多处理器之一。在至少一个实施例中，图形处理器2400包括图形核心2000。

在至少一个实施例中，图形处理器2400经由环形互连2402接收多批命令。在至少一个实施例中，输入的命令由管线前端2404中的命令流转化器(streamer)2403解释。在至少一个实施例中，图形处理器2400包括可扩展执行逻辑，用于经由图形核心2480A-2480N执行3D几何处理和媒体处理。在至少一个实施例中，对于3D几何处理命令，命令流转化器2403将命令提供给几何管线2436。在至少一个实施例中，对于至少一些媒体处理命令，命令流转化器2403将命令提供给视频前端2434，该视频前端与媒体引擎2437耦合。在至少一个实施例中，媒体引擎2437包括用于视频和图像后处理的视频质量引擎(VQE)2430，以及用于提供硬件加速的媒体数据编码和解码的多格式编码/解码(MFX)2433引擎。在至少一个实施例中，几何管线2436和媒体引擎2437各自生成用于由至少一个图形核心2480提供的线程执行资源的执行线程。

在至少一个实施例中，图形处理器2400包括具有(featuring)图形核心2480A-2480N(其可以是模块化的并且有时被称为核心切片)特征的可扩展线程执行资源，每个图形核心具有多个子核心2450A-2450N，2460A-2460N(有时称为核心子切片)。在至少一个实施例中，图形处理器2400可以具有任意数量的图形核心2480A。在至少一个实施例中，图形处理器2400包括具有至少第一子核心2450A和第二子核心2460A的图形核心2480A。在至少一个实施例中，图形处理器2400是具有单个子核心(例如2450A)的低功率处理器。在至少一个实施例中，图形处理器2400包括多个图形核心2480A-2480N，每个图形核心包括一组第一子核心2450A-2450N和一组第二子核心2460A-2460N。在至少一个实施例中，第一子核心2450A-2450N中的每个子核心至少包括第一组执行单元2452A-2452N和媒体/纹理采样器2454A-2454N。在至少一个实施例中，第二子核心2460A-2460N中的每个子核心至少包括第二组执行单元2462A-2462N和采样器2464A-2464N。在至少一个实施例中，每个子核心2450A-2450N、2460A-2460N共享一组共享资源2470A-2470N。在至少一个实施例中，共享资源包括共享高速缓存存储器和像素操作逻辑。在至少一个实施例中，图形处理器2400包括管线前端2404中的加载/存储单元。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915可以在图形处理器2400中使用，用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图25是根据至少一个实施例的示出用于处理器2500的微架构的框图，该处理器2500可以包括用于执行指令的逻辑电路。在至少一个实施例中，处理器2500可以执行指令，包括x86指令、ARM指令、用于专用集成电路(ASIC)的专用指令等。在至少一个实施例中，处理器2500可以包括用于存储打包数据的寄存器，诸如用加利福尼亚州圣克拉拉市的英特尔公司的MMX技术实现的微处理器中的64位宽MMX

在至少一个实施例中，处理器2500包括有序前端(“前端”)2501，用于提取要执行的指令并准备稍后在处理器管线中使用的指令。在至少一个实施例中，前端2501可以包括若干单元。在至少一个实施例中，指令预取器2526从存储器中获取指令并将指令馈送给指令解码器2528，指令解码器2528又对指令进行解码或解释。例如，在至少一个实施例中，指令解码器2528将接收到的指令解码为机器可执行的所谓的“微操作”或“微指令”(也称为“micro ops”或“uops”或“μ-ops”)的一个或更多个操作。在至少一个实施例中，指令解码器2528将指令解析为操作码和相应的数据以及控制字段，其可以由微架构使用以根据至少一个实施例来执行操作。在至少一个实施例中，跟踪高速缓存2530可以将解码的微操作组装成微操作队列2534中的程序有序的序列或跟踪以供执行。在至少一个实施例中，当跟踪高速缓存2530遇到复杂指令时，微代码ROM 2532提供完成操作所需的微操作。

在至少一个实施例中，可以将一些指令转换成单个微操作，而另一些指令则需要若干微操作来完成全部操作。在至少一个实施例中，如果需要多于四个微操作来完成一条指令，则指令解码器2528可以访问微代码ROM 2532以执行该指令。在至少一个实施例中，可以将指令解码为少量的微操作以在指令解码器2528处进行处理。在至少一个实施例中，如果需要多个微操作来完成该操作，则可以将指令存储在微代码ROM 2532中。在至少一个实施例中，跟踪高速缓存2530参考入口点可编程逻辑阵列(“PLA”)以确定正确的微指令指针，用于根据至少一个实施例从微代码ROM 2532读取微代码序列以完成一个或更多个指令。在至少一个实施例中，在微代码ROM 2532完成对指令的微操作进行序列化之后，机器的前端2501可以恢复从跟踪高速缓存2530获取微操作。

在至少一个实施例中，乱序执行引擎(“乱序引擎”)2503可以准备指令以供执行。在至少一个实施例中，乱序执行逻辑具有多个缓冲区，以使指令流平滑并重新排序，以在指令流沿管线向下走并被调度用于执行时优化性能。在至少一个实施例中，乱序执行引擎2503包括但不限于分配器/寄存器重命名器2540、存储器微操作队列2542、整数/浮点微操作队列2544、存储器调度器2546、快速调度器2502、慢速/通用浮点调度器(“慢速/通用FP调度器”)2504和简单浮点调度器(“简单FP调度器”)2506。在至少一个实施例中，快速调度器2502、慢速/通用浮点调度器2504和简单浮点调度器2506在本文中也统称为“微操作调度器2502、2504、2506”。在至少一个实施例中，分配器/寄存器重命名器2540分配每个微操作为了执行所需要的机器缓冲区和资源。在至少一个实施例中，分配器/寄存器重命名器2540将逻辑寄存器重命名为寄存器文件中的条目。在至少一个实施例中，分配器/寄存器重命名器2540还为两个微操作队列之一中的每个微操作分配条目，在存储器调度器2546和微操作调度器2502、2504、2506的前面，存储器微操作队列2542用于存储器操作和整数/浮点微操作队列2544用于非存储器操作。在至少一个实施例中，微操作调度器2502、2504、2506基于它们的从属输入寄存器操作数源的就绪性和微操作完成其操作所需的执行资源的可用性来确定何时准备好执行微操作。在至少一个实施例中，快速调度器2502可以在主时钟周期的每个一半上调度，而慢速/通用浮点调度器2504和简单浮点调度器2506可以在每主处理器时钟周期调度一次。在至少一个实施例中，微操作调度器2502、2504、2506对分派端口进行仲裁，以调度微操作以供执行。

在至少一个实施例中，执行块2511包括但不限于整数寄存器文件/旁路网络2508、浮点寄存器文件/旁路网络(“FP寄存器文件/旁路网络”)2510、地址生成单元(“AGU”)2512和2514、快速算术逻辑单元(ALU)(“快速ALU”)2516和2518、慢速算术逻辑单元(“慢速ALU”)2520、浮点ALU(“FP”)2522和浮点移动单元(“FP移动”)2524。在至少一个实施例中，整数寄存器文件/旁路网络2508和浮点寄存器文件/旁路网络2510在本文中也称为“寄存器文件2508、2510”。在至少一个实施例中，AGU 2512和2514、快速ALU 2516和2518、慢速ALU 2520、浮点ALU 2522和浮点移动单元2524在本文中也称为“执行单元2512、2514、2516、2518、2520、2522和2524”。在至少一个实施例中，执行块2511可以包括但不限于以任何组合的任意数量(包括零)和类型的寄存器文件、旁路网络、地址生成单元和执行单元。

在至少一个实施例中，寄存器网络2508、2510可以布置在微操作调度器2502、2504、2506与执行单元2512、2514、2516、2518、2520、2522和2524之间。在至少一个实施例中，整数寄存器文件/旁路网络2508执行整数运算。在至少一个实施例中，浮点寄存器文件/旁路网络2510执行浮点运算。在至少一个实施例中，寄存器网络2508、2510中的每一个可以包括但不限于旁路网络，该旁路网络可以绕过尚未写入寄存器文件中的刚刚完成的结果或将其转发到新的相关微操作。在至少一个实施例中，寄存器网络2508、2510可以彼此通信数据。在至少一个实施例中，整数寄存器文件/旁路网络2508可以包括但不限于两个单独的寄存器文件，一个寄存器文件用于低阶32位数据，另一个寄存器文件用于高阶32位数据。在至少一个实施例中，浮点寄存器文件/旁路网络2510可以包括但不限于128位宽的条目，因为浮点指令通常具有宽度为64位至128位的操作数。

在至少一个实施例中，执行单元2512、2514、2516、2518、2520、2522、2524可以执行指令。在至少一个实施例中，寄存器网络2508、2510存储微指令需要执行的整数和浮点数据操作数值。在至少一个实施例中，处理器2500可以包括但不限于任何数量的执行单元2512、2514、2516、2518、2520、2522、2524及其组合。在至少一个实施例中，浮点ALU 2522和浮点移动单元2524，可以执行浮点、MMX、SIMD、AVX和SSE或其他操作，包括专门的机器学习指令。在至少一个实施例中，浮点ALU 2522可以包括但不限于64位乘64位浮点除法器，用于执行除法、平方根和余数微操作。在至少一个实施例中，可以用浮点硬件来处理涉及浮点值的指令。在至少一个实施例中，可以将ALU操作传递给快速ALU 2516、2518。在至少一个实施例中，快速ALU 2516、2518可以以半个时钟周期的有效延时执行快速操作。在至少一个实施例中，大多数复杂的整数运算进入慢速ALU 2520，因为慢速ALU 2520可以包括但不限于用于长延时类型操作的整数执行硬件，诸如乘法器、移位、标志逻辑和分支处理。在至少一个实施例中，存储器加载/存储操作可以由AGU 2512、2514执行。在至少一个实施例中，快速ALU2516、快速ALU 2518和慢速ALU 2520可以对64位数据操作数执行整数运算。在至少一个实施例中，可以实现快速ALU 2516、快速ALU 2518和慢速ALU 2520以支持包括十六、三十二、128、256等的各种数据位大小。在至少一个实施例中，浮点ALU 2522和浮点移动单元2524可以实现为支持具有各种宽度的位的一定范围的操作数，诸如结合SIMD和多媒体指令支持128位宽打包数据操作数。

在至少一个实施例中，微操作调度器2502、2504、2506在父加载已完成执行之前分派相关(dependent)操作。在至少一个实施例中，由于可以在处理器2500中推测性地调度和执行微操作，因此处理器2500还可以包括用于处理存储器未命中的逻辑。在至少一个实施例中，如果数据高速缓存中的数据加载未命中，则可能在管线中存在正在运行的相关操作，其使调度器暂时没有正确的数据。在至少一个实施例中，一种重放(replay)机制跟踪并重新执行使用不正确数据的指令。在至少一个实施例中，可能需要重放相关操作并且可以允许完成独立操作。在至少一个实施例中，处理器的至少一个实施例的调度器和重放机制也可以设计为捕获用于文本串比较操作的指令序列。

在至少一个实施例中，“寄存器”可以指代可以用作识别操作数的指令的一部分的机载处理器存储位置。在至少一个实施例中，寄存器可以是那些可以从处理器外部使用的寄存器(从程序员的角度来看)。在至少一个实施例中，寄存器可能不限于特定类型的电路。相反，在至少一个实施例中，寄存器可以存储数据、提供数据并执行本文描述的功能。在至少一个实施例中，本文描述的寄存器可以由处理器内的电路使用任何数量的不同技术来实现，诸如专用物理寄存器、使用寄存器重命名的动态分配的物理寄存器、专用和动态分配的物理寄存器的组合等。在至少一个实施例中，整数寄存器存储32位整数数据。至少一个实施例的寄存器文件还包含八个用于打包数据的多媒体SIMD寄存器。

在至少一个实施例中，处理器2500或处理器2500的每个核心包括一个或更多个预取器、一个或更多个获取器、一个或更多个预解码器、用于对数据(例如，指令)进行解码的一个或更多个解码器、用于处理指令(例如，对应于操作或API调用的指令)的一个或更多个指令队列、用于存储微操作的一个或更多个微操作(μOP)高速缓存、一个或更多个微操作(μOP)队列、有序执行引擎、一个或更多个加载缓冲区、一个或更多个存储缓冲区、一个或更多个重排序缓冲区、一个或更多个填充缓冲区、乱序执行引擎、一个或更多个端口、一个或更多个移位和/或移位单元、一个或更多个融合乘积累加(FMA)单元、用于执行与加载/存储数据(例如，指令)相对应的加载/存储操作以执行操作(例如，执行API、API调用)的一个或更多个加载和存储单元(“LSU”)、一个或更多个矩阵乘积累加(MMA)单元、和/或用于执行关于所述处理器2500进一步描述的任何功能的一个或更多个混洗单元。在至少一个实施例中，处理器2500可以访问、使用、实施或执行与调用API相对应的指令。

在至少一个实施例中，处理器2500包括一个或更多个超路径互连(UPI)，例如，它是点对点处理器互连；一个或更多个PCIe；用于加速计算或操作的一个或更多个加速器；和/或一个或更多个存储器控制器。在至少一个实施例中，处理器2500包括耦合到一个或更多个存储器控制器的共享的最后一级高速缓存(LLC)，它可以实现跨处理器核心的共享存储器访问。

在至少一个实施例中，处理器2500或处理器2500的核心具有网格结构，其中处理器核心、片上高速缓存、存储器控制器和I/O控制器被组织成行和列，其中电线和交换机在每个交点处连接它们以允许转弯。在至少一个实施例中，处理器2500具有一个或更多个更高的存储器带宽(HMB，例如，HMBe)，用于将数据存储或将数据高速缓存在例如双倍数据速率5同步动态随机存取存储器(DDR5 SDRAM)中。在至少一个实施例中，处理器2500的一个或更多个组件使用计算快速链接(CXL)互连进行互连。在至少一个实施例中，存储器控制器使用“最近最少使用”(LRU)方法来确定存储在高速缓存中的内容。在至少一个实施例中，处理器2500包括一个或更多个PCIe(例如，PCIe 5.0)。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，可以将逻辑915的部分或全部并入执行块2511以及示出或未示出的其他存储器或寄存器。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用执行块2511中示出的一个或更多个ALU。此外，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置执行块2511的ALU以执行一种或更多种本文所述的机器学习算法、神经网络架构、用例或训练技术。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图26示出了根据至少一个实施例的深度学习应用程序处理器2600。在至少一个实施例中，深度学习应用程序处理器2600使用指令，该指令如果由深度学习应用程序处理器2600执行，则使深度学习应用程序处理器2600执行贯穿本公开描述的一些或全部过程和技术。在至少一个实施例中，深度学习应用程序处理器2600是专用集成电路(ASIC)。在至少一个实施例中，作为执行一个或更多个指令或两者的结果，应用程序处理器2600执行矩阵乘法运算或者“硬连线”到硬件中。在至少一个实施例中，深度学习应用程序处理器2600包括但不限于处理集群2610(1)-2610(12)、芯片间链路(“ICL”)2620(1)-2620(12)、芯片间控制器(“ICC”)2630(1)-2630(2)、第二代高带宽存储器(“HBM2”)2640(1)-2640(4)、存储器控制器(“Mem Ctrlr”)2642(1)-2642(4)、高带宽存储器物理层(“HBM PHY”)2644(1)-2644(4)、管理控制器中央处理单元(“管理控制器CPU”)2650、串行外围设备接口、内部集成电路和通用输入/输出块(“SPI、I

在至少一个实施例中，处理集群2610可以执行深度学习操作，包括基于一种或更多种训练技术(包括本文所述的那些技术)计算的权重参数的推理或预测操作。在至少一个实施例中，每个处理集群2610可以包括但不限于任何数量和类型的处理器。在至少一个实施例中，深度学习应用程序处理器2600可以包括任何数量和类型的处理集群2600。在至少一个实施例中，芯片间链路2620是双向的。在至少一个实施例中，芯片间链路2620和芯片间控制器2630使多个深度学习应用程序处理器2600能够交换信息，包括从执行一个或更多个神经网络中体现的一种或更多种机器学习算法而产生的激活信息。在至少一个实施例中，深度学习应用程序处理器2600可以包括任意数量(包括零)和类型的ICL 2620和ICC 2630。

在至少一个实施例中，HBM2 2640提供总共32GB的存储器。在至少一个实施例中，HBM2 2640(i)与存储器控制器2642(i)和HBM PHY 2644(i)两者相关联，其中“i”是任意整数。在至少一个实施例中，任何数量的HBM2 2640可以提供任何类型和总量的高带宽存储器，并且可以与任何数量(包括零)和类型的存储器控制器2642和HBM PHY 2644相关联。在至少一个实施例中，可以用以任何技术上可行的方式实现任何数量和类型的通信标准的任何数量和类型的块替换SPI、I

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给深度学习应用程序处理器2600的信息。在至少一个实施例中，深度学习应用程序处理器2600用于基于已经由另一处理器或系统或由深度学习应用程序处理器2600训练的经训练的机器学习模型(例如，神经网络)来推理或预测信息。在至少一个实施例中，处理器2600可以用于执行本文所述的一个或更多个神经网络用例。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图27是根据至少一个实施例的神经形态处理器2700的框图。在至少一个实施例中，神经形态处理器2700可以从神经形态处理器2700外部的源接收一个或更多个输入。在至少一个实施例中，这些输入可以被传送到神经形态处理器2700内的一个或更多个神经元2702。在至少一个实施例中，可以使用包括一个或更多个算术逻辑单元(ALU)的电路或逻辑来实现神经元2702及其组件。在至少一个实施例中，神经形态处理器2700可以包括但不限于数千或数百万个神经元2702的实例，但是可以使用任何合适数量的神经元2702。在至少一个实施例中，神经元2702的每个实例可以包括神经元输入2704和神经元输出2706。在至少一个实施例中，神经元2702可以生成可以传送到神经元2702的其他实例的输入的输出。例如，在至少一个实施例中，神经元输入2704和神经元输出2706可以经由突触2708互连。

在至少一个实施例中，神经元2702和突触2708可以互连，使得神经形态处理器2700操作以处理或分析由神经形态处理器2700接收的信息。在至少一个实施例中，当通过神经元输入2704接收到的输入超过阈值时，神经元2702可以发送输出脉冲(或“放电(fire)”或“尖峰(spike)”)。在至少一个实施例中，神经元2702可以对在神经元输入2704处接收到的信号进行求和或积分。例如，在至少一个实施例中，神经元2702可以实现为有泄漏的整合放电(leaky integrate-and-fire)神经元，其中如果求和(称为“膜电位”)超过阈值，则神经元2702可以使用诸如sigmoid或阈值函数之类的传递函数来产生输出(或“放电”)。在至少一个实施例中，有泄漏的整合放电神经元可以将在神经元输入2704处接收到的信号求和成膜电位，并且还可以应用衰减因子(或泄漏)以减小膜电位。在至少一个实施例中，如果在神经元输入2704处接收到足够快以超过阈值的多个输入信号(即，在膜电位衰减得太低而不能放电之前)，则有泄漏的整合放电神经元可能会放电。在至少一个实施例中，神经元2702可以使用接收输入、将输入积分成膜电位、以及衰减膜电位的电路或逻辑来实现。在至少一个实施例中，可以对输入求平均，或者可以使用任何其他合适的传递函数。此外，在至少一个实施例中，神经元2702可以包括但不限于当将传递函数应用于神经元输入2704的结果超过阈值时在神经元输出2706处产生输出尖峰的比较器电路或逻辑。在至少一个实施例中，一旦神经元2702放电，它可以通过例如将膜电位复位为0或另一合适的默认值来忽略先前接收的输入信息。在至少一个实施例中，一旦膜电位被重置为0，则神经元2702可以在合适的时间段(或不应期)之后恢复正常操作。

在至少一个实施例中，神经元2702可以通过突触2708互连。在至少一个实施例中，突触2708可以操作以将来自第一神经元2702的输出的信号发送到第二神经元2702的输入。在至少一个实施例中，神经元2702可以在突触2708的一个以上的实例上传送信息。在至少一个实施例中，神经元输出2706的一个或更多个实例可以经由突触2708的实例连接到同一神经元2702中神经元输入2704的实例。在至少一个实施例中，相对于突触2708的实例，产生要在突触2708的该实例上传送的输出的神经元2702的实例可以被称为“突触前神经元”。在至少一个实施例中，相对于突触2708的实例，接收通过突触2708的该实例传送的输入的神经元2702的实例可以被称为“突触后神经元”。在至少一个实施例中，相对于突触2708的各个实例，因为神经元2702的实例可以接收来自突触2708的一个或更多个实例的输入，并且还可以通过突触2708的一个或更多个实例传送输出，因此神经元2702的单个实例可以既是“突触前神经元”又是“突触后神经元”。

在至少一个实施例中，神经元2702可以被组织成一个或更多个层。在至少一个实施例中，神经元2702的每个实例可以具有一个神经元输出2706，该神经元输出2706可以通过一个或更多个突触2708扇出到一个或更多个神经元输入2704。在至少一个实施例中，第一层2710中的神经元2702的神经元输出2706可以连接到第二层2712中的神经元2702的神经元输入2704。在至少一个实施例中，层2710可以被称为“前馈层”。在至少一个实施例中，第一层2710的实例中神经元2702的每个实例可以扇出到第二层2712中的神经元2702的每个实例。在至少一个实施例中，第一层2710可以被称为“全连接的前馈层”。在至少一个实施例中，第二层2712的实例中的神经元2702的每个实例可以扇出到第三层2714中的神经元2702的少于所有实例。在至少一个实施例中，第二层2712可以被称为“稀疏连接的前馈层”。在至少一个实施例中，第二层2712中的神经元2702可以扇出到多个其他层中的神经元2702，包括扇出到也在第二层2712中的神经元2702。在至少一个实施例中，第二层2712可以被称为“循环层”。在至少一个实施例中，神经形态处理器2700可以包括但不限于循环层和前馈层的任何合适的组合，包括但不限于稀疏连接的前馈层和全连接的前馈层。

在至少一个实施例中，神经形态处理器2700可以包括但不限于可重新配置的互连架构或专用硬连线互连，用于将突触2708连接到神经元2702。在至少一个实施例中，神经形态处理器2700可以包括但不限于电路或逻辑，其允许基于神经网络拓扑结构和神经元扇入/扇出根据需要将突触分配给不同神经元2702。例如，在至少一个实施例中，可以使用互连结构(诸如片上网络)或利用专用连接将突触2708连接到神经元2702。在至少一个实施例中，可以使用电路或逻辑来实现突触互连及其组件。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图28是根据至少一个实施例的处理系统。在至少一个实施例中，系统2800包括一个或更多个处理器2802和一个或更多个图形处理器2808，并且可以是单处理器台式机系统、多处理器工作站系统或具有大量处理器2802或处理器核心2807的服务器系统。在至少一个实施例中，系统2800是包含在片上系统(SoC)集成电路内的处理平台，以在移动、手持或嵌入式设备中使用。在至少一个实施例中，一个或更多个图形处理器2808包括一个或更多个图形核心2000。

在至少一个实施例中，系统2800可以包括或结合在基于服务器的游戏平台、包括游戏和媒体控制台的游戏控制台、移动游戏控制台、手持游戏控制台或在线游戏控制台中。在至少一个实施例中，系统2800是移动电话、智能电话、平板计算设备或移动互联网设备。在至少一个实施例中，处理系统2800还可包括与可穿戴设备耦合或集成在可穿戴设备中，诸如智能手表可穿戴设备、智能眼镜设备、增强现实设备或虚拟现实设备。在至少一个实施例中，处理系统2800是电视或机顶盒设备，其具有一个或更多个处理器2802以及由一个或更多个图形处理器2808生成的图形界面。

在至少一个实施例中，一个或更多个处理器2802的每个都包括一个或更多个处理器核心2807，用于处理指令，该指令在被执行时执行针对系统和用户软件的操作。在至少一个实施例中，一个或更多个处理器核心2807中的每一个被配置为处理特定指令序列2809。在至少一个实施例中，指令序列2809可以促进复杂指令集计算(CISC)、精简指令集计算(RISC)、或经由超长指令字(VLIW)的计算。在至少一个实施例中，处理器核心2807可以各自处理不同的指令序列2809，该指令序列可以包括有助于仿真其他指令序列的指令。在至少一个实施例中，处理器核心2807还可以包括其他处理设备，诸如数字信号处理器(DSP)。

在至少一个实施例中，处理器2802包括高速缓存存储器2804。在至少一个实施例中，处理器2802可以具有单个内部高速缓存或更多个级别的内部高速缓存。在至少一个实施例中，高速缓存存储器在处理器2802的各个组件之间共享。在至少一个实施例中，处理器2802还使用外部高速缓存(例如，三级(L3)高速缓存或最后一级高速缓存(LLC))(未示出)，可以使用已知的高速缓存一致性技术在处理器核心2807之间共享该外部高速缓存。在至少一个实施例中，处理器2802中附加地包括寄存器文件2806，该寄存器文件可以包括用于存储不同类型的数据的不同类型的寄存器(例如，整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器)。在至少一个实施例中，寄存器文件2806可以包括通用寄存器或其他寄存器。

在至少一个实施例中，一个或更多个处理器2802与一个或更多个接口总线2810耦合，以在处理器2802与系统2800中的其他组件之间传送通信信号，诸如地址、数据或控制信号。在至少一个实施例中，接口总线2810可以是处理器总线，诸如直接媒体接口(DMI)总线的版本。在至少一个实施例中，接口总线2810不限于DMI总线，并且可以包括一个或更多个外围组件互连总线(例如，PCI、PCI Express)、存储器总线或其他类型的接口总线。在至少一个实施例中，一个或更多个处理器2802包括集成存储器控制器2816和平台控制器集线器2830。在至少一个实施例中，存储器控制器2816促进存储器设备与系统2800的其他组件之间的通信，而平台控制器集线器(PCH)2830经由本地I/O总线提供到I/O设备的连接。

在至少一个实施例中，存储器设备2820可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变存储器设备或具有适当的性能以用作处理器存储器的一些其他存储器设备。在至少一个实施例中，存储器设备2820可以操作为系统2800的系统存储器，用于存储数据2822和指令2821，以在一个或更多个处理器2802执行应用程序或过程时使用。在至少一个实施例中，存储器控制器2816还与可选的外部图形处理器2812耦合，该外部图形处理器可以与处理器2802中的一个或更多个图形处理器2808通信以执行图形和媒体操作。在至少一个实施例中，显示设备2811可以连接至一个或更多个处理器2802。在至少一个实施例中，显示设备2811可以包括内部显示设备中的一个或更多个，例如在移动电子设备或膝上型设备或经由显示器接口(例如显示端口(DisplayPort)等)附接的外部显示设备中。在至少一个实施例中，显示设备2811可以包括头戴式显示器(HMD)，诸如用于虚拟现实(VR)应用或增强现实(AR)应用中的立体显示设备。

在至少一个实施例中，平台控制器集线器2830使外围设备能够经由高速I/O总线连接到存储器设备2820和处理器2802。在至少一个实施例中，I/O外围设备包括但不限于音频控制器2846、网络控制器2834、固件接口2828、无线收发器2826、触摸传感器2825、数据存储设备2824(例如，硬盘驱动器、闪存等)。在至少一个实施例中，数据存储设备2824可以经由存储接口(例如，SATA)或经由外围总线来连接，诸如外围组件互连总线(例如，PCI、PCIe)。在至少一个实施例中，触摸传感器2825可以包括触摸屏传感器、压力传感器或指纹传感器。在至少一个实施例中，无线收发器2826可以是Wi-Fi收发器、蓝牙收发器或移动网络收发器，诸如3G、4G或长期演进(LTE)收发器。在至少一个实施例中，固件接口2828使能与系统固件的通信，并且可以是例如统一可扩展固件接口(UEFI)。在至少一个实施例中，网络控制器2834可以实现到有线网络的网络连接。在至少一个实施例中，高性能网络控制器(未示出)与接口总线2810相耦合。在至少一个实施例中，音频控制器2846是多通道高清音频控制器。在至少一个实施例中，系统2800包括可选的传统(legacy)I/O控制器2840，用于将传统(例如，个人系统2(PS/2))设备耦合到系统2800。在至少一个实施例中，平台控制器集线器2830还可以连接到一个或更多个通用串行总线(USB)控制器2842，其连接输入设备，诸如键盘和鼠标2843组合、相机2844或其他USB输入设备。

在至少一个实施例中，存储器控制器2816和平台控制器集线器2830的实例可以集成到分立的外部图形处理器中，诸如外部图形处理器2812。在至少一个实施例中，平台控制器集线器2830和/或存储器控制器2816可以在一个或更多个处理器2802的外部。例如，在至少一个实施例中，系统2800可以包括外部存储器控制器2816和平台控制器集线器2830，其可以配置成在与一个或更多个处理器2802通信的系统芯片组中的存储器控制器集线器和外围控制器集线器。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，部分或全部逻辑915可以结合到图形处理器2808中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在3D管线中。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图9A或图9B所示的逻辑之外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器2808的ALU，以执行本文所述的一种或更多种机器学习算法、神经网络架构、用例或训练技术。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图29是根据至少一个实施例的具有一个或更多个处理器核心2902A-2902N、集成存储器控制器2914和集成图形处理器2908的处理器2900的框图。在至少一个实施例中，处理器2900可以包括附加核心，多达并包括以虚线框表示的附加核心2902N。在至少一个实施例中，每个处理器核心2902A-2902N包括一个或更多个内部高速缓存单元2904A-2904N。在至少一个实施例中，每个处理器核心还可以访问一个或更多个共享高速缓存单元2906。在至少一个实施例中，图形处理器2908包括一个或更多个图形核心2000。

在至少一个实施例中，内部高速缓存单元2904A-2904N和共享高速缓存单元2906表示处理器2900内的高速缓存存储器层次结构。在至少一个实施例中，高速缓存存储器单元2904A-2904N可以包括每个处理器核心内的至少一级指令和数据高速缓存以及一级或更多级共享中级高速缓存，诸如2级(L2)、3级(L3)、4级(L4)或其他级别的高速缓存，其中将外部存储器之前的最高级别的高速缓存归类为LLC。在至少一个实施例中，高速缓存一致性逻辑维持各个高速缓存单元2906和2904A-2904N之间的一致性。

在至少一个实施例中，处理器2900还可包括一组一个或更多个总线控制器单元2916和系统代理核心2910。在至少一个实施例中，总线控制器单元2916管理一组外围总线，诸如一个或更多个PCI或PCIe总线。在至少一个实施例中，系统代理核心2910为各个处理器组件提供管理功能。在至少一个实施例中，系统代理核心2910包括一个或更多个集成存储器控制器2914，用于管理对各种外部存储器设备(未示出)的访问。

在至少一个实施例中，一个或更多个处理器核心2902A-2902N包括对同时多线程处理的支持。在至少一个实施例中，系统代理核心2910包括用于在多线程处理期间协调和操作核心2902A-2902N的组件。在至少一个实施例中，系统代理核心2910可以另外包括电源控制单元(PCU)，该电源控制单元包括用于调节处理器核心2902A-2902N和图形处理器2908的一个或更多个电源状态的逻辑和组件。

在至少一个实施例中，处理器2900还包括用于执行图形处理操作的图形处理器2908。在至少一个实施例中，图形处理器2908与共享高速缓存单元2906和包括一个或更多个集成存储器控制器2914的系统代理核心2910耦合。在至少一个实施例中，系统代理核心2910还包括用于驱动图形处理器输出到一个或更多个耦合的显示器的显示器控制器2911。在至少一个实施例中，显示器控制器2911还可以是经由至少一个互连与图形处理器2908耦合的独立模块，或者可以集成在图形处理器2908内。

在至少一个实施例中，基于环的互连单元2912用于耦合处理器2900的内部组件。在至少一个实施例中，可以使用替代性互连单元，诸如点对点互连、交换互连或其他技术。在至少一个实施例中，图形处理器2908经由I/O链路2913与环形互连2912耦合。

在至少一个实施例中，I/O链路2913代表多种I/O互连中的至少一种，包括促进各个处理器组件与高性能嵌入式存储器模块2918(诸如eDRAM模块)之间的通信的封装I/O互连。在至少一个实施例中，处理器核心2902A-2902N和图形处理器2908中的每一个使用嵌入式存储器模块2918作为共享的最后一级高速缓存。

在至少一个实施例中，处理器核心2902A-2902N是执行公共指令集架构的同质核心。在至少一个实施例中，处理器核心2902A-2902N在指令集架构(ISA)方面是异构的，其中一个或更多个处理器核心2902A-2902N执行公共指令集，而处理器核心2902A-2902N中的一个或更多个其他核心执行公共指令集的子集或不同指令集。在至少一个实施例中，就微架构而言，处理器核心2902A-2902N是异构的，其中具有相对较高功耗的一个或更多个核心与具有较低功耗的一个或更多个功率核心相耦合。在至少一个实施例中，处理器2900可以在一个或更多个芯片上实现或被实现为SoC集成电路。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，部分或全部逻辑915可以结合到图形处理器2908中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在图29中的3D管线、图形核心2902、共享功能逻辑，或其他逻辑中。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图9A或图9B所示的逻辑之外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置处理器2900的ALU以执行本文所述的一种或更多种机器学习算法、神经网络架构、用例或训练技术。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图30是图形处理器3000的框图，该图形处理器可以是分立的图形处理单元，或者可以是与多个处理核心集成的图形处理器。在至少一个实施例中，图形处理器3000经由存储器映射的I/O接口与图形处理器3000上的寄存器以及放置在存储器中的命令进行通信。在至少一个实施例中，图形处理器3000包括用于访问存储器的存储器接口3014。在至少一个实施例中，存储器接口3014是到本地存储器、一个或更多个内部高速缓存、一个或更多个共享的外部高速缓存和/或到系统存储器的接口。在至少一个实施例中，图形处理器3000包括图形核心2000。

在至少一个实施例中，图形处理器3000还包括用于将显示输出数据驱动到显示设备3020的显示控制器3002。在至少一个实施例中，显示控制器3002包括用于显示设备3020的一个或更多个覆盖平面的硬件以及多层视频或用户接口元素的组合。在至少一个实施例中，显示设备3020可以是内部或外部显示设备。在至少一个实施例中，显示设备3020是头戴式显示设备，诸如虚拟现实(VR)显示设备或增强现实(AR)显示设备。在至少一个实施例中，图形处理器3000包括视频编解码器引擎3006，以将媒体编码、解码或转码为一种或更多种媒体编码格式，从一种或更多种媒体编码格式编码、解码或转码，或在一种或更多种媒体编码格式之间进行编码、解码或转码，所述媒体编码格式包括但不限于运动图像专家组(MPEG)格式(诸如MPEG-2)，高级视频编码(AVC)格式(诸如H.264/MPEG-4AVC)，以及美国电影电视工程师协会(SMPTE)421M/VC-1和联合图像专家组(JPEG)格式(诸如JPEG)和MotionJPEG(MJPEG)格式。

在至少一个实施例中，图形处理器3000包括块图像传输(BLIT)引擎3004，用于执行二维(2D)光栅化器操作，包括例如位边界块传输。然而，在至少一个实施例中，使用图形处理引擎(GPE)3010的一个或更多个组件来执行2D图形操作。在至少一个实施例中，GPE3010是用于执行图形操作(包括三维(3D)图形操作和媒体操作)的计算引擎。

在至少一个实施例中，GPE 3010包括用于执行3D操作的3D管线3012，例如使用对3D图元形状(例如，矩形、三角形等)进行操作的处理函数来渲染三维图像和场景。在至少一个实施例中，3D管线3012包括执行各种任务和/或产生到3D/媒体子系统3015的执行线程的可编程和固定功能元素。虽然3D管线3012可用于执行媒体操作，但是在至少一个实施例中，GPE 3010还包括媒体管线3016，其用于执行媒体操作，诸如视频后处理和图像增强。

在至少一个实施例中，媒体管线3016包括固定功能或可编程逻辑单元，用于代替或代表视频编解码器引擎3006执行一种或更多种专门的媒体操作，诸如视频解码加速、视频去隔行和视频编码加速。在至少一个实施例中，媒体管线3016还包括线程产生单元，用于产生线程以在3D/媒体子系统3015上执行。在至少一个实施例中，产生的线程在3D/媒体子系统3015中包括的一个或更多个图形执行单元上执行针对媒体操作的计算。

在至少一个实施例中，3D/媒体子系统3015包括用于执行3D管线3012和媒体管线3016产生的线程的逻辑。在至少一个实施例中，3D管线3012和媒体管线3016将线程执行请求发送到3D/媒体子系统3015，其包括用于仲裁各种请求并将其分派给可用的线程执行资源的线程分派逻辑。在至少一个实施例中，执行资源包括用于处理3D和媒体线程的图形执行单元的阵列。在至少一个实施例中，3D/媒体子系统3015包括用于线程指令和数据的一个或更多个内部高速缓存。在至少一个实施例中，子系统3015还包括共享存储器，其包括寄存器和可寻址存储器，用于在线程之间共享数据并存储输出数据。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，可以将逻辑915的各部分或全部合并到图形处理器3000中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用3D管线3012中包含的一个或更多个ALU。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图9A或图9B所示的逻辑以外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器3000的ALU以执行本文所述的一种或更多种机器学习算法、神经网络架构、用例或训练技术。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图31是根据至少一个实施例的图形处理器的图形处理引擎3110的框图。在至少一个实施例中，图形处理引擎(GPE)3110是图30中所示的GPE 3010的版本。在至少一个实施例中，媒体管线3116是可选的，并且可以不显式地包括在GPE 3110中。在至少一个实施例中，单独的媒体和/或图像处理器被耦合到GPE 3110。

在至少一个实施例中，GPE 3110耦合到或包括命令流转化器3103，其向3D管线3112和/或媒体管线3116提供命令流。在至少一个实施例中，命令流转化器3103耦合到存储器，所述存储器可以是系统存储器，也可以是内部高速缓存存储器和共享高速缓存存储器中的一个或更多个。在至少一个实施例中，命令流转化器3103从存储器接收命令，并且将命令发送到3D管线3112和/或媒体管线3116。在至少一个实施例中，命令是从环形缓冲区中获取的指令、基元或微操作，该环形缓冲区存储用于3D管线3112和媒体管线3116的命令。在至少一个实施例中，环形缓冲区还可以包括存储各批多个命令的批命令缓冲区。在至少一个实施例中，用于3D管线3112的命令还可以包括对存储在存储器中的数据的引用，例如但不限于用于3D管线3112的顶点和几何数据和/或用于媒体管线3116的图像数据和存储器对象。在至少一个实施例中，3D管线3112和媒体管线3116通过执行操作或通过将一个或更多个执行线程分派到图形核心阵列3114来处理命令和数据。在至少一个实施例中，图形核心阵列3114包括一个或更多个图形核心块(例如，一个或更多个图形核心3115A、一个或更多个图形核心3115B)，每个块包括一个或更多个图形核心。在至少一个实施例中，一个或更多个图形核心3115A、3115B可以被称为执行单元(“EU”)。在至少一个实施例中，每个图形核心包括一组图形执行资源，所述图形执行资源包括用于执行图形和计算操作的通用和图形特定的执行逻辑以及固定功能纹理处理和/或机器学习和人工智能加速逻辑，其包括图9A和图9B中的逻辑915。

在至少一个实施例中，3D管线3112包括固定功能和可编程逻辑，用于通过处理指令并将执行线程分派到图形核心阵列3114，来处理一个或更多个着色器程序，诸如顶点着色器、几何着色器、像素着色器、片段着色器、计算着色器或其他着色器程序。在至少一个实施例中，图形核心阵列3114提供统一的执行资源块，以供在处理着色器程序中使用。在至少一个实施例中，在图形核心阵列3114的一个或更多个图形核心3115A-3115B内的多用途执行逻辑(例如，执行单元)包括对各种3D API着色器语言的支持，并且可以执行与多个着色器相关联的多个同时执行线程。

在至少一个实施例中，图形核心阵列3114还包括执行逻辑，用于执行媒体功能，诸如视频和/或图像处理。在至少一个实施例中，除了图形处理操作之外，执行单元还包括可编程以执行并行通用计算操作的通用逻辑。

在至少一个实施例中，由在图形核心阵列3114上执行的线程生成的输出数据可以将数据输出到统一返回缓冲区(URB)3118中的存储器。在至少一个实施例中，URB 3118可以存储多个线程的数据。在至少一个实施例中，URB 3118可以用于在图形核心阵列3114上执行的不同线程之间发送数据。在至少一个实施例中，URB 3118还可用于图形核心阵列3114上的线程与共享功能逻辑3120内的固定功能逻辑之间的同步。

在至少一个实施例中，图形核心阵列3114是可扩展的，以使得图形核心阵列3114包括可变数量的图形核心，每个图形核心具有基于GPE 3110的目标功率和性能水平的可变数量的执行单元。在至少一个实施例中，执行资源是动态可扩展的，使得执行资源可以根据需要被启用或禁用。

在至少一个实施例中，图形核心阵列3114耦合到共享功能逻辑3120，该共享功能逻辑包括在图形核心阵列3114中的图形核心之间共享的多个资源。在至少一个实施例中，由共享功能逻辑3120执行的共享功能体现在向图形核心阵列3114提供专门的补充功能的硬件逻辑单元中。在至少一个实施例中，共享功能逻辑3120包括但不限于采样器单元3121、数学单元3122和线程间通信(ITC)逻辑3123。在至少一个实施例中，一个或更多个高速缓存3125被包括在或耦合到共享功能逻辑3120中。

在至少一个实施例中，如果对专用功能的需求不足以包含在图形核心阵列3114中，则使用共享功能。在至少一个实施例中，专用功能的单个实例化在共享功能逻辑3120中使用，并且在图形核心阵列3114内的其他执行资源之间共享。在至少一个实施例中，在图形核心阵列3114广泛使用的共享功能逻辑3120内的特定共享功能可以包括在图形核心阵列3114内的共享功能逻辑3126内。在至少一个实施例中，图形核心阵列3114内的共享功能逻辑3126可包括共享功能逻辑3120内的一些或全部逻辑。在至少一个实施例中，共享功能逻辑3120内的所有逻辑元件可在图形核心阵列3114的共享功能逻辑3126内复制。在至少一个实施例中，排除共享功能逻辑3120，以支持图形核心阵列3114内的共享功能逻辑3126。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915的各部分或全部可以结合到图形处理器3110中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在3D管线3112、一个或更多个图形核心3115、共享功能逻辑3126、共享功能逻辑3120或图31中的其他逻辑中。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图9A或图9B所示的逻辑之外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器3110的ALU，以执行本文所述的一种或更多种机器学习算法、神经网络架构、用例或训练技术。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图32是根据本文描述的至少一个实施例的图形处理器核心3200的硬件逻辑的框图。在至少一个实施例中，图形处理器核心3200包括图形核心2000。在至少一个实施例中，图形处理器核心3200被包括在图形核心阵列内。在至少一个实施例中，图形处理器核心3200(有时称为核心切片)可以是模块化图形处理器内的一个或更多个图形核心。在至少一个实施例中，图形处理器核心3200是一个图形核心切片的示例，并且本文所述的图形处理器可以基于目标功率和性能包络包括多个图形核心切片。在至少一个实施例中，每个图形核心3200可以包括与多个子核心3201A-3201F(也称为子切片)耦合的固定功能块3230，其包括通用和固定功能逻辑的模块化块。

在至少一个实施例中，固定功能块3230包括几何和固定功能管线3236，例如，在较低性能和/或较低功率的图形处理器实现方式中，该几何和固定功能管线可以由图形处理器3200中的所有子核心共享。在至少一个实施例中，几何和固定功能管线3236包括3D固定功能管线、视频前端单元，线程产生器和线程分派器以及管理统一返回缓冲区的统一返回缓冲区管理器。

在至少一个实施例中，固定功能块3230还包括图形SoC接口3237、图形微控制器3238和媒体管线3239。在至少一个实施例中，图形SoC接口3237提供了图形核心3200以及片上系统集成电路中的其他处理器核心之间的接口。在至少一个实施例中，图形微控制器3238是可编程子处理器，其可配置为管理图形处理器3200的各种功能，包括线程分派、调度和抢占。在至少一个实施例中，媒体管线3239包括促进对包括图像和视频数据的多媒体数据进行解码、编码、预处理和/或后处理的逻辑。在至少一个实施例中，媒体管线3239经由对子核心3201-3201F内的计算或采样逻辑的请求来实现媒体操作。

在至少一个实施例中，SoC接口3237使图形核心3200能够与通用应用程序处理器核心(例如，CPU)和/或SoC内的其他组件通信，包括存储器层次结构元素，诸如共享的最后一级高速缓存存储器、系统RAM和/或嵌入式片上或封装上DRAM。在至少一个实施例中，SoC接口3237还可以使得能够与SoC内的固定功能设备(例如，相机成像管线)进行通信，并且使得能够使用和/或实现可以在SoC内的图形核心3200和CPU之间共享的全局存储器原子(atomic)。在至少一个实施例中，图形SoC接口3237还可以实现用于图形处理器核心3200的电源管理控件，并且实现(enable)图形处理器核心3200的时钟域与SoC内的其他时钟域之间的接口。在至少一个实施例中，SoC接口3237使得能够从命令流转化器和全局线程分派器接收命令缓冲区，该全局线程分派器被配置为向图形处理器内的一个或更多个图形核心中的每一个提供命令和指令。在至少一个实施例中，当要执行媒体操作时，可以将命令和指令分派给媒体管线3239，或者当要执行图形处理操作时，可以将命令和指令分派给几何和固定功能管线(例如，几何和固定功能管线3236，和/或几何和固定功能管线3214)。

在至少一个实施例中，图形微控制器3238可以配置为对图形核心3200执行各种调度和管理任务。在至少一个实施例中，图形微控制器3238可以在子核心3201A-3201F中的执行单元(EU)阵列3202A-3202F、3204A-3204F内的各个图形并行引擎上执行图形和/或计算工作负载调度。在至少一个实施例中，在包括图形核心3200的SoC的CPU核心上执行的主机软件可以向多个图形处理器路径之一提交工作负载，其调用适当的图形引擎上的调度操作。在至少一个实施例中，调度操作包括确定接下来要运行哪个工作负载、将工作负载提交给命令流转化器、抢占在引擎上运行的现有工作负载、监控工作负载的进度以及在工作负载完成时通知主机软件。在至少一个实施例中，图形微控制器3238还可以促进图形核心3200的低功率或空闲状态，从而为图形核心3200提供在图形核心3200内独立于操作系统和/或系统上的图形驱动程序软件的跨低功率状态转换的保存和恢复寄存器的能力。

在至少一个实施例中，图形核心3200可以具有比所示的子核心3201A-3201F多或少达N个模块化子核心。对于每组N个子核心，在至少一个实施例中，图形核心3200还可以包括共享功能逻辑3210、共享和/或高速缓存存储器3212、几何/固定功能管线3214以及附加的固定功能逻辑3216，用于加速各种图形和计算处理操作。在至少一个实施例中，共享功能逻辑3210可以包括可由图形核心3200内的每个N个子核心共享的逻辑单元(例如，采样器、数学和/或线程间通信逻辑)。在至少一个实施例中，共享和/或高速缓存存储器3212可以是图形核心3200内的N个子核心3201A-3201F的最后一级高速缓存，并且还可以用作可由多个子核心访问的共享存储器。在至少一个实施例中，可以包括几何/固定功能管线3214来代替固定功能块3230内的几何/固定功能管线3236，并且可以包括相似的逻辑单元。

在至少一个实施例中，图形核心3200包括附加的固定功能逻辑3216，其可以包括供图形核心3200使用的各种固定功能加速逻辑。在至少一个实施例中，附加的固定功能逻辑3216包括用于在仅位置着色中使用的附加的几何管线。在仅位置着色中，存在至少两个几何管线，即在几何和固定功能管线3214、3236内的全(full)几何管线和剔除管线，其是可以包括在附加的固定功能逻辑3216中的附加几何管线。在至少一个实施例中，剔除管线是全几何管线的修剪版。在至少一个实施例中，全管线和剔除管线可以执行应用程序的不同实例，每个实例具有单独的上下文。在至少一个实施例中，仅位置着色可以隐藏被丢弃的三角形的长剔除运行，从而在某些情况下实现更早地完成着色。例如，在至少一个实施例中，附加的固定功能逻辑3216中的剔除管线逻辑可以与主应用程序并行地执行位置着色器，并且通常比全管线更快地生成临界(critical)结果，因为剔除管线获取顶点的位置属性并对其进行着色(shade)，无需执行光栅化和将像素渲染到帧缓冲区。在至少一个实施例中，剔除管线可以使用生成的临界结果来计算所有三角形的可见性信息，而与这些三角形是否被剔除无关。在至少一个实施例中，全管线(在这种情况下其可以称为重放管线)可以消耗可见性信息来跳过剔除的三角形以仅对最终传递到光栅化阶段的可见三角形进行着色。

在至少一个实施例中，附加的固定功能逻辑3216还可包括机器学习加速逻辑，诸如固定功能矩阵乘法逻辑，用于包括针对机器学习训练或推理的优化的实现方式。

在至少一个实施例中，在每个图形子核心3201A-3201F内包括一组执行资源，其可用于响应于图形管线、媒体管线或着色器程序的请求来执行图形、媒体和计算操作。在至少一个实施例中，图形子核心3201A-3201F包括多个EU阵列3202A-3202F、3204A-3204F，线程分派和线程间通信(TD/IC)逻辑3203A-3203F，3D(例如，纹理)采样器3205A-3205F，媒体采样器3206A-3206F，着色器处理器3207A-3207F和共享本地存储器(SLM)3208A-3208F。在至少一个实施例中，EU阵列3202A-3202F、3204A-3204F每个都包括多个执行单元，这些执行单元是能够服务于图形、媒体或计算操作(包括图形、媒体或计算着色器程序)而执行浮点和整数/定点逻辑运算的通用图形处理单元。在至少一个实施例中，TD/IC逻辑3203A-3203F为子核心内的执行单元执行本地线程分派和线程控制操作，并促进在子核心的执行单元上执行的线程之间的通信。在至少一个实施例中，3D采样器3205A-3205F可以将与纹理或其他3D图形相关的数据读取到存储器中。在至少一个实施例中，3D采样器可以基于配置的样本状态和与给定纹理相关联的纹理格式来不同地读取纹理数据。在至少一个实施例中，媒体采样器3206A-3206F可以基于与媒体数据相关联的类型和格式来执行类似的读取操作。在至少一个实施例中，每个图形子核心3201A-3201F可以可替代地包括统一的3D和媒体采样器。在至少一个实施例中，在每个子核心3201A-3201F内的执行单元上执行的线程可以利用每个子核心内的共享本地存储器3208A-3208F，以使在线程组内执行的线程能够使用片上存储器的公共池来执行。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915的部分或全部可以被合并到图形处理器3200中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用在3D管线、图形微控制器3238、几何和固定功能管线3214和3236或图32中的其他逻辑中体现的一个或更多个ALU。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图9A或图9B所示的逻辑以外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器3200的ALU以执行本文所述的一种或更多种机器学习算法、神经网络架构、用例或训练技术。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图33A和图33B示出了根据至少一个实施例的包括图形处理器核心的处理元件的阵列的线程执行逻辑3300。图33A示出了至少一个实施例，其中使用了线程执行逻辑3300。图33B示出了根据至少一个实施例的图形执行单元3308的示例性内部细节。

如图33A中所示，在至少一个实施例中，线程执行逻辑3300包括着色器处理器3302、线程分派器3304、指令高速缓存3306、包括多个执行单元3307A-3307N和3308A-3308N的可扩展执行单元阵列、采样器3310、数据高速缓存3312和数据端口3314。在至少一个实施例中，可扩展执行单元阵列可以例如基于工作负载的计算要求，通过启用或禁用一个或更多个执行单元(例如，执行单元3308A-N或3307A-N中的任意一个)来动态地扩展。在至少一个实施例中，可扩展执行单元经由链接到每个执行单元的互连结构进行互连。在至少一个实施例中，线程执行逻辑3300包括通过指令高速缓存3306、数据端口3314、采样器3310和执行单元3307或3308中的一个或更多个到存储器(诸如系统存储器或高速缓存存储器)的一个或更多个连接。在至少一个实施例中，每个执行单元(例如3307A)是独立的可编程通用计算单元，其能够执行多个同时的硬件线程，同时针对每个线程并行处理多个数据元素。在至少一个实施例中，执行单元3307和/或3308的阵列可扩展以包括任意数量的各个执行单元。

在至少一个实施例中，执行单元3307和/或3308主要用于执行着色器程序。在至少一个实施例中，着色器处理器3302可以处理各种着色器程序并经由线程分派器3304来分派与着色器程序相关联的执行线程。在至少一个实施例中，线程分派器3304包括用于仲裁来自图形和媒体管线的线程初始化请求以及在执行单元3307和/或3308中的一个或更多个执行单元上实例化所请求的线程的逻辑。例如，在至少一个实施例中，几何管线可以将顶点、曲面细分或几何着色器分派到线程执行逻辑以进行处理。在至少一个实施例中，线程分派器3304还可以处理来自执行的着色器程序的运行时线程产生请求。

在至少一个实施例中，执行单元3307和/或3308支持一指令集，该指令集包括对许多标准3D图形着色器指令的本机支持，从而使来自图形库(例如Direct 3D和OpenGL)的着色器程序只需最少的转换即可被执行。在至少一个实施例中，执行单元支持顶点和几何处理(例如，顶点程序、几何程序、和/或顶点着色器)、像素处理(例如，像素着色器、片段着色器)和通用处理(例如，计算和媒体着色器)。在至少一个实施例中，每个执行单元3307和/或3308(其包括一个或更多个算术逻辑单元(ALU))能够执行多发出单指令多数据(SIMD)，并且多线程操作实现了高效的执行环境，尽管存储器访问的延时更高。在至少一个实施例中，每个执行单元内的每个硬件线程具有专用的高带宽寄存器文件和关联的独立线程状态。在至少一个实施例中，执行是到管线的每时钟多发出，管线能够进行整数、单精度和双精度浮点运算、SIMD分支功能、逻辑运算、超越运算(transcendental operation)和其他杂运算(miscellaneous operation)。在至少一个实施例中，在等待来自存储器或共享功能之一的数据时，执行单元3307和/或3308内的依赖性逻辑使等待线程休眠，直到返回了所请求的数据。在至少一个实施例中，在等待线程正在休眠时，硬件资源可以专用于处理其他线程。例如，在至少一个实施例中，在与顶点着色器操作相关联的延迟期间，执行单元可以对像素着色器、片段着色器或另一类型的着色器程序(包括不同的顶点着色器)执行操作。

在至少一个实施例中，执行单元3307和/或3308中的每一个执行单元在数据元素的阵列上进行操作。在至少一个实施例中，数据元素的数量是“执行大小”或指令的通道数。在至少一个实施例中，执行通道是用于指令内的数据元素访问、屏蔽和流控制的逻辑执行单元。在至少一个实施例中，通道数可以与特定图形处理器的物理算术逻辑单元(ALU)或浮点单元(FPU)的数量无关。在至少一个实施例中，执行单元3307和/或3308支持整数和浮点数据类型。

在至少一个实施例中，执行单元指令集包括SIMD指令。在至少一个实施例中，各个数据元素可以作为打包数据类型存储在寄存器中，并且执行单元将基于那些元素的数据大小来处理各个元素。例如，在至少一个实施例中，当对256位宽的向量进行操作时，将256位的向量存储在寄存器中，并且执行单元对作为四个单独的64位打包数据元素(四字(QW)大小数据元素)、八个单独的33位打包数据元素(双字(DW)大小数据元素)、十六个单独的16位打包数据元素(字(W)大小数据元素)或三十二个单独的8位数据元素(字节(B)大小的数据元素)的向量进行操作。然而，在至少一个实施例中，不同的向量宽度和寄存器大小是可能的。

在至少一个实施例中，一个或更多个执行单元可以被组合成具有融合EU共用的线程控制逻辑(3311A-3311N)的融合执行单元3309A-3309N，诸如将执行单元3307A与执行单元3308A融合为融合执行单元3309A。在至少一个实施例中，可以将多个EU融合成EU组。在至少一个实施例中，融合EU组中的每个EU可以被配置为执行单独的SIMD硬件线程，其中融合EU组中的EU的数量可能根据各个实施例而变化。在至少一个实施例中，每EU可以执行各种SIMD宽度，包括但不限于SIMD8、SIMD16和SIMD33。在至少一个实施例中，每个融合图形执行单元3309A-3309N包括至少两个执行单元。例如，在至少一个实施例中，融合执行单元3309A包括第一EU 3307A、第二EU 3308A以及第一EU 3307A和第二EU 3308A共用的线程控制逻辑3311A。在至少一个实施例中，线程控制逻辑3311A控制在融合图形执行单元3309A上执行的线程，从而允许融合执行单元3309A-3309N内的每个EU使用公共指令指针寄存器来执行。

在至少一个实施例中，一个或更多个内部指令高速缓存(例如，3306)被包括在线程执行逻辑3300中以高速缓存用于执行单元的线程指令。在至少一个实施例中，包括一个或更多个数据高速缓存(例如，3312)以在线程执行期间高速缓存线程数据。在至少一个实施例中，包括采样器3310以提供用于3D操作的纹理采样和用于媒体操作的媒体采样。在至少一个实施例中，采样器3310包括专门的纹理或媒体采样功能，以在将采样数据提供给执行单元之前在采样过程中处理纹理或媒体数据。

在执行期间，在至少一个实施例中，图形和媒体管线经由线程产生和分派逻辑将线程发起请求发送到线程执行逻辑3300。在至少一个实施例中，一旦一组几何对象已经被处理并光栅化成像素数据，则着色器处理器3302内的像素处理器逻辑(例如，像素着色器逻辑、片段着色器逻辑等)被调用以进一步计算输出信息并且使得将结果写入输出表面(例如，颜色缓冲区、深度缓冲区、模板缓冲区等)。在至少一个实施例中，像素着色器或片段着色器计算要在光栅化对象上插值的各个顶点属性的值。在至少一个实施例中，然后着色器处理器3302内的像素处理器逻辑执行应用程序编程接口(API)提供的像素或片段着色器程序。在至少一个实施例中，为了执行着色器程序，着色器处理器3302经由线程分派器3304将线程分派到执行单元(例如，3308A)。在至少一个实施例中，着色器处理器3302使用采样器3310中的纹理采样逻辑来访问存储在存储器中的纹理映射中的纹理数据。在至少一个实施例中，对纹理数据和输入几何数据的算术运算为每个几何片段计算像素颜色数据，或者丢弃一个或更多个像素以不进行进一步处理。

在至少一个实施例中，数据端口3314提供了一种用于线程执行逻辑3300的存储器访问机制，以将处理后的数据输出到存储器以在图形处理器输出管线上进行进一步处理。在至少一个实施例中，数据端口3314包括或耦合到一个或更多个高速缓存存储器(例如，数据高速缓存3312)，用于高速缓存数据以经由数据端口进行存储器访问。

如图33B所示，在至少一个实施例中，图形执行单元3308可以包括指令获取单元3337、通用寄存器文件阵列(GRF)3324、架构寄存器文件阵列(ARF)3326、线程仲裁器3322、发送单元3330、分支单元3332、一组SIMD浮点单元(FPU)3334，以及一组专用整数SIMD ALU3335。在至少一个实施例中，GRF 3324和ARF 3326包括与在图形执行单元3308中可以是活动的每个同时硬件线程相关联的一组通用寄存器文件和架构寄存器文件。在至少一个实施例中，在ARF 3326中维护每线程架构状态，而在线程执行期间使用的数据被存储在GRF3324中。在至少一个实施例中，每个线程的执行状态，包括每个线程的指令指针，可以被保存在ARF 3326中的线程特定的寄存器中。

在至少一个实施例中，图形执行单元3308具有一种架构，该架构是同时多线程(SMT)和细粒度交错多线程(IMT)的组合。在至少一个实施例中，架构具有模块化配置，该模块化配置可以在设计时基于同时线程的目标数量和每执行单元的寄存器数量来进行微调，其中执行单元资源在用于执行多个同时线程的逻辑上被划分。

在至少一个实施例中，图形执行单元3308可以共同发布多个指令，每个指令可以是不同的指令。在至少一个实施例中，图形执行单元线程3308的线程仲裁器3322可以将指令分派到发送单元3330、分支单元3332或SIMD FPU 3334之一以供执行。在至少一个实施例中，每个执行线程可以访问GRF 3324中的128个通用寄存器，其中每个寄存器可以存储33个字节，可以作为33位数据元素的SIMD 8元素向量进行访问。在至少一个实施例中，每个执行单元线程可以访问GRF 3324中的4KB，但是实施例不限于此，并且在其他实施例中可以提供更多或更少的寄存器资源。在至少一个实施例中，尽管每执行单元的线程数量也可以根据实施例而变化，但是可以同时执行多达七个线程。在至少一个实施例中，其中七个线程可以访问4KB，GRF 3324可以存储总共28KB。在至少一个实施例中，灵活的寻址模式可以允许寄存器一起被寻址以有效地建立更宽的寄存器或表示跨步的矩形块数据结构。

在至少一个实施例中，经由由传递到发送单元3330的消息执行的“发送”指令来分派存储器操作、采样器操作和其他更长延时的系统通信。在至少一个实施例中，分支指令被分派到分支单元3332以促进SIMD发散和最终收敛。

在至少一个实施例中，图形执行单元3308包括一个或更多个SIMD浮点单元(FPU)3334，用于执行浮点操作。在至少一个实施例中，一个或更多个FPU 3334还支持整数计算。在至少一个实施例中，一个或更多个FPU 3334可以SIMD执行多达M个33位浮点(或整数)运算，或者SIMD执行多达2M 16位整数或16位浮点运算。在至少一个实施例中，至少一个FPU提供扩展的数学能力以支持高吞吐量的超越数学函数和双精度64位浮点。在至少一个实施例中，还存在一组8位整数SIMD ALU 3335，并且其可以被专门优化以执行与机器学习计算相关联的操作。

在至少一个实施例中，可以在图形子核心分组(例如，子切片)中实例化图形执行单元3308的多个实例的阵列。在至少一个实施例中，执行单元3308可以跨多个执行通道执行指令。在至少一个实施例中，在图形执行单元3308上执行的每个线程在不同的通道上执行。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。下面结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，逻辑915的部分或全部可以被结合到线程执行逻辑3300中。此外，在至少一个实施例中，可以使用除了图9A或图9B中所示的逻辑之外的逻辑来完成本文描述的推理和/或训练操作。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置线程执行逻辑3300的ALU以执行本文所述的一种或更多种机器学习算法、神经网络架构、用例或训练技术。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图34示出了根据至少一个实施例的并行处理单元(“PPU”)3400。在至少一个实施例中，PPU 3400配置有机器可读代码，该机器可读代码如果由PPU 3400执行，则使得PPU3400执行贯穿本公开描述的一些或全部过程和技术。在至少一个实施例中，PPU 3400是在一个或更多个集成电路设备上实现的并且利用多线程作为延迟隐藏技术的多线程处理器，该延迟隐藏技术被设计为在多个线程上并行处理计算机可读指令(也称为机器可读指令或简单地称为指令)。在至少一个实施例中，PPU 3400包括一个或更多个图形核心2000。在至少一个实施例中，线程是指执行线程，并且是被配置为由PPU 3400执行的一组指令的实例化。在至少一个实施例中，PPU 3400是图形处理单元(“GPU”)，其被配置为实现用于处理三维(“3D”)图形数据的图形渲染管线，以便生成用于在显示设备(诸如液晶显示器(“LCD”)设备)上显示的二维(“2D”)图像数据。在至少一个实施例中，PPU 3400用于执行计算，诸如线性代数运算和机器学习运算。图34仅出于说明性目的示出了示例并行处理器，并且应被解释为在本公开的范围内设想的处理器架构的非限制性示例，并且可以采用任何适当的处理器来对其进行补充和/或替代。

在至少一个实施例中，一个或更多个PPU 3400被配置成加速高性能计算(“HPC”)、数据中心和机器学习应用程序。在至少一个实施例中，PPU 3400被配置成加速深度学习系统和应用程序，包括以下非限制性示例：自主汽车平台、深度学习、高精度语音、图像、文本识别系统、智能视频分析、分子模拟、药物发现、疾病诊断、天气预报、大数据分析、天文学、分子动力学模拟、财务建模、机器人技术、工厂自动化、实时语言转换、在线搜索优化以及个性化用户推荐等。

在至少一个实施例中，PPU 3400包括但不限于输入/输出(“I/O”)单元3406、前端单元3410、调度器(定序器)单元3412、工作分配单元3414、集线器3416、交叉开关(“Xbar”)3420、一个或更多个通用处理集群(“GPC”)3418和一个或更多个分区单元(“存储器分区单元”)3422。在至少一个实施例中，PPU 3400经由一个或更多个高速GPU互连(“GPU互连”)3408连接到主机处理器或其他PPU 3400。在至少一个实施例中，PPU 3400经由系统总线3402连接到主机处理器或其他外围设备。在至少一个实施例中，PPU 3400连接到包括一个或更多个存储器设备(“存储器”)3404的本地存储器。在至少一个实施例中，存储器设备3404包括但不限于一个或更多个动态随机存取存储器(“DRAM”)设备。在至少一个实施例中，一个或更多个DRAM设备被配置和/或可配置为高带宽存储器(“HBM”)子系统，并且在每个设备内堆叠有多个DRAM管芯。

在至少一个实施例中，高速GPU互连3408可以指代基于线的多通道通信链路，系统使用其来进行扩展，并包括与一个或更多个中央处理单元(“CPU”)结合的一个或更多个PPU3400，支持PPU 3400和CPU之间的高速缓存一致性以及CPU主控。在至少一个实施例中，高速GPU互连3408通过集线器3416将数据和/或命令传送到PPU 3400的其他单元或从其他单元传送数据和/或命令，所述其他单元诸如一个或更多个复制引擎、视频编码器、视频解码器、电源管理单元和/或在图34中可能未明确示出的其他组件。

在至少一个实施例中，I/O单元3406被配置为通过系统总线3402从主机处理器(图34中未示出)发送和接收通信(例如，命令、数据)。在至少一个实施例中，I/O单元3406直接经由系统总线3402或通过一个或更多个中间设备(诸如，内存桥)与主机处理器进行通信。在至少一个实施例中，I/O单元3406可以经由系统总线3402与一个或更多个其他处理器(诸如一个或更多个PPU 3400)进行通信。在至少一个实施例中，I/O单元3406实现外围组件互连快速(“PCIe”)接口，用于通过PCIe总线进行通信。在至少一个实施例中，I/O单元3406实现用于与外部设备进行通信的接口。

在至少一个实施例中，I/O单元3406对经由系统总线3402接收的分组(packet)进行解码。在至少一个实施例中，至少一些分组表示被配置为使PPU 3400执行各种操作的命令。在至少一个实施例中，I/O单元3406如命令所指定的那样将解码的命令传送到PPU 3400的各个其他单元。在至少一个实施例中，命令被传送到前端单元3410和/或被传送到集线器3416或PPU 3400的其他单元，诸如一个或更多个复制引擎、视频编码器、视频解码器、电源管理单元等(图34中未明确示出)。在至少一个实施例中，I/O单元3406被配置为在PPU 3400的各个逻辑单元之间和之中路由通信。

在至少一个实施例中，由主机处理器执行的程序对缓冲区中的命令流进行编码，该缓冲区将工作负载提供给PPU 3400以进行处理。在至少一个实施例中，工作负载包括指令和要由那些指令处理的数据。在至少一个实施例中，缓冲区是可由主机处理器和PPU3400两者访问(例如，读/写)的存储器中的区域—主机接口单元可以被配置为经由存储器请求访问连接到系统总线3402的系统存储器中的该缓冲区，该存储器请求由I/O单元3406通过系统总线3402传送。在至少一个实施例中，主机处理器将命令流写入缓冲区，然后将指向命令流开始的指针发送至PPU 3400，使得前端单元3410接收指向一个或更多个命令流的指针并管理一个或更多个命令流，从命令流中读取命令并将命令转发到PPU 3400的各个单元。

在至少一个实施例中，前端单元3410耦合到调度器单元3412(其可称为定序器单元、线程定序器和/或异步计算引擎)，该调度器单元3412配置各个GPC 3418以处理由一个或更多个命令流定义的任务。在至少一个实施例中，调度器单元3412被配置为跟踪与调度器单元3412管理的各种任务有关的状态信息，其中状态信息可以指示任务被分配给哪个GPC 3418，任务是活动的还是不活动的，与任务相关联的优先级等等。在至少一个实施例中，调度器单元3412管理多个任务在一个或更多个GPC 3418上的执行。

在至少一个实施例中，调度器单元3412耦合到工作分配单元3414，该工作分配单元3414被配置为分派任务以在GPC 3418上执行。在至少一个实施例中，工作分配单元3414跟踪从调度器单元3412接收到的多个调度任务并且工作分配单元3414管理每个GPC 3418的待处理(pending)任务池和活动任务池。在至少一个实施例中，待处理任务池包括多个时隙(例如32个时隙)，这些时隙包含被分配以由特定GPC 3418处理的任务；活动任务池可包括用于由GPC 3418主动处理的任务的多个时隙(例如4个时隙)，使得随着GPC 3418之一完成任务的执行，则该任务将从GPC 3418的活动任务池中被逐出，并且从待处理任务池中选择另一个任务，并且其被调度以在GPC 3418上执行。在至少一个实施例中，如果活动任务在GPC 3418上是空闲的，诸如在等待数据依赖性被解决时，则该活动任务从GPC 3418中被逐出并返回到该待处理任务池，同时选择该待处理任务池中的另一个任务并且其被调度以在GPC 3418上执行。

在至少一个实施例中，工作分配单元3414经由XBar 3420与一个或更多个GPC3418进行通信。在至少一个实施例中，XBar 3420是互连网络，其将PPU 3400的许多单元耦合到PPU 3400的其他单元，并且可以被配置为将工作分配单元3414耦合到特定GPC 3418。在至少一个实施例中，PPU 3400的一个或更多个其他单元也可以经由集线器3416连接到XBar 3420。

在至少一个实施例中，任务由调度器单元3412管理，并由工作分配单元3414分派给GPC 3418之一。在至少一个实施例中，GPC 3418被配置为处理任务并生成结果。在至少一个实施例中，结果可以由GPC 3418中的其他任务消耗，经由XBar 3420路由到不同的GPC3418或存储在存储器3404中。在至少一个实施例中，结果可以经由分区单元3422写到存储器3404中，该分区单元实现了用于向存储器3404写入数据或从存储器3404读取数据的存储器接口。在至少一个实施例中，结果可以经由高速GPU互连3408被传送到另一PPU或CPU。在至少一个实施例中，PPU 3400包括但不限于数量为U个分区单元3422，其等于耦合到PPU3400的分开且不同的存储器设备3404的数量，如本文结合图36更详细地描述的。

在至少一个实施例中，主机处理器执行驱动程序内核，该驱动程序内核实现应用程序编程接口(API)，该API使在主机处理器上执行的一个或更多个应用程序能够调度操作以在PPU 3400上执行。在至少一个实施例中，多个计算应用程序由PPU 3400同时执行，并且PPU 3400为多个计算应用程序提供隔离、服务质量(“QoS”)和独立的地址空间。在至少一个实施例中，应用程序生成指令(例如，以API调用的形式)，该指令使驱动程序内核生成一个或更多个任务以由PPU 3400执行，并且驱动程序内核将任务输出至由PPU 3400正在处理的一个或更多个流。在至少一个实施例中，每个任务包括一个或更多个相关线程组，其可以被称为线程束(warp)、波前和/或波。在至少一个实施例中，线程束、波前和/或波包括可以并行执行的多个相关线程(例如，32个线程)。在至少一个实施例中，协作线程可以指代多个线程，包括用于执行任务并且通过共享存储器交换数据的指令。在至少一个实施例中，结合图36更详细地描述了线程和协作线程。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给PPU 3400的信息。在至少一个实施例中，深度学习应用程序处理器用于基于已由另一处理器或系统或由PPU 3400训练过的经训练的机器学习模型(例如，神经网络)来推理或预测信息。在至少一个实施例中，PPU 3400可用于执行本文所述的一个或更多个神经网络用例。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图35示出了根据至少一个实施例的通用处理集群(“GPC”)3500。在至少一个实施例中，GPC 3500是图34的GPC 3418。在至少一个实施例中，每个GPC 3500包括但不限于用于处理任务的多个硬件单元，并且每个GPC 3500包括但不限于管线管理器3502、预光栅操作单元(“preROP”)3504、光栅引擎3508、工作分配交叉开关(“WDX”)3516、内存管理单元(“MMU”)3518、一个或更多个数据处理集群(“DPC”)3506，以及部件的任何合适组合。

在至少一个实施例中，GPC 3500的操作由管线管理器3502控制。在至少一个实施例中，管线管理器3502管理一个或更多个DPC 3506的配置，以处理分配给GPC 3500的任务。在至少一个实施例中，管线管理器3502配置一个或更多个DPC 3506中的至少一个以实现图形渲染管线的至少一部分。在至少一个实施例中，DPC 3506被配置为在可编程流式多处理器(“SM”)3514上执行顶点着色器程序。在至少一个实施例中，管线管理器3502被配置为将从工作分配单元接收的分组路由到GPC 3500内的适当逻辑单元，以及在至少一个实施例中，可以将一些分组路由到preROP 3504和/或光栅引擎3508中的固定功能硬件单元，而可以将其他分组路由到DPC 3506以由图元引擎3512或SM 3514进行处理。在至少一个实施例中，管线管理器3502配置DPC 3506中的至少一个以实现神经网络模型和/或计算管线。

在至少一个实施例中，preROP单元3504被配置为在至少一个实施例中将由光栅引擎3508和DPC 3506生成的数据路由到上面结合图34更详细地描述的分区单元3422中的光栅操作(“ROP”)单元。在至少一个实施例中，preROP单元3504被配置为执行针对颜色混合的优化、组织像素数据、执行地址转换等等。在至少一个实施例中，光栅引擎3508包括但不限于被配置为执行各个光栅操作的多个固定功能硬件单元，并且在至少一个实施例中，光栅引擎3508包括但不限于设置引擎、粗光栅引擎、剔除引擎、裁剪引擎、精细光栅引擎、图块聚合引擎及其任意合适的组合。在至少一个实施例中，设置引擎接收变换后的顶点并生成与由顶点定义的几何图元相关联的平面方程；平面方程式被传送到粗光栅引擎以生成图元的覆盖信息(例如，图块的x、y覆盖掩模)；粗光栅引擎的输出被传送到剔除引擎，在剔除引擎中，与z测试失败的图元相关联的片段被剔除，并被传送到裁剪引擎，在裁剪引擎中，裁剪掉位于视锥体之外的片段。在至少一个实施例中，经过裁剪和剔除后留下来的片段被传递给精细光栅引擎，以基于设置引擎生成的平面方程生成像素片段的属性。在至少一个实施例中，光栅引擎3508的输出包括将由任何合适的实体(例如，由在DPC 3506内实现的片段着色器)处理的片段。

在至少一个实施例中，包括在GPC 3500中的每个DPC 3506包括但不限于M管道控制器(“MPC”)3510；图元引擎3512；一个或更多个SM 3514；及其任何合适的组合。在至少一个实施例中，MPC 3510控制DPC 3506的操作，将从管线管理器3502接收的分组路由到DPC3506中的适当单元。在至少一个实施例中，与顶点相关联的分组被路由到图元引擎3512，图元引擎3512被配置为从存储器中获取与顶点相关联的顶点属性；相反，可以将与着色器程序相关联的分组传送到SM 3514。

在至少一个实施例中，SM 3514包括但不限于可编程流式处理器，其被配置为处理由多个线程表示的任务。在至少一个实施例中，SM 3514是多线程的并且被配置为并发地执行来自特定线程组的多个线程(例如32个线程)，并且实现单指令、多数据(“SIMD”)架构，其中一组线程(例如，线程束、波前、波)中的每个线程被配置为基于相同的指令集来处理不同的数据集。在至少一个实施例中，线程组中的所有线程执行通用指令集。在至少一个实施例中，SM 3514实现单指令、多线程(“SIMT”)架构，其中线程组中的每个线程被配置为基于公共指令集来处理不同的数据集，但是其中线程组中的各个线程允许在执行期间发散。在至少一个实施例中，为每个线程束(其可被称为波前和/或波)维护程序计数器、调用栈和执行状态，从而当线程束中的线程发散时，实现线程束和线程束内的串行执行之间的并发性。在另一个实施例中，为每个个体线程维护程序计数器、调用栈和执行状态，从而实现线程束内的和线程束之间的所有线程之间的相等的并发性。在至少一个实施例中，为每个个体线程维护执行状态，并且执行公共指令的线程可以被收敛且并行地执行以提高效率。本文更详细地描述SM 3514的至少一个实施例。

在至少一个实施例中，MMU 3518在GPC 3500和存储器分区单元(例如，图34的分区单元3422)之间提供接口，并且MMU 3518提供虚拟地址到物理地址的转换、存储器保护以及对存储器请求的仲裁。在至少一个实施例中，MMU 3518提供一个或更多个转换后备缓冲区(“TLB”)，用于执行虚拟地址到存储器中的物理地址的转换。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给GPC 3500的信息。在至少一个实施例中，GPC 3500用于基于已由另一处理器或系统或GPC 3500训练过的经训练的机器学习模型(例如，神经网络)来推理或预测信息。在至少一个实施例中，GPC 3500可用于执行本文所述的一个或更多个神经网络用例。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图36示出了根据至少一个实施例的并行处理单元(“PPU”)的存储器分区单元3600。在至少一个实施例中，存储器分区单元3600包括但不限于光栅操作(“ROP”)单元3602；二级(“L2”)高速缓存3604；存储器接口3606；及其任何合适的组合。在至少一个实施例中，存储器接口3606耦合到存储器。在至少一个实施例中，存储器接口3606可以实现32、64、128、1024位数据总线等以用于高速数据传输。在至少一个实施例中，PPU包括U个存储器接口3606，其中U是正整数，每对分区单元3600一个存储器接口3606，其中每对分区单元3600连接到对应的存储器设备。例如，在至少一个实施例中，PPU可以连接至多达Y个存储器设备，诸如高带宽存储器堆叠或图形双倍数据速率版本5同步动态随机存取存储器(“GDDR5SDRAM”)。

在至少一个实施例中，存储器接口3606实现第二代高带宽存储器(“HBM2”)存储器接口，并且Y等于U的一半。在至少一个实施例中，HBM2存储器堆叠与PPU一起位于物理封装上，与常规的GDDR5 SDRAM系统相比，这可提供大量功率和面积节省。在至少一个实施例中，每个HBM2堆叠包括但不限于四个存储器管芯，且Y＝4，其中每个HBM2堆叠包括两个每管芯128位通道，总共8个通道和1024位的数据总线宽度。在至少一个实施例中，存储器支持单纠错双检错(“SECDED”)纠错码(“ECC”)，用于保护数据。在至少一个实施例中，ECC可以为对数据损坏敏感的计算应用程序提供更高的可靠性。

在至少一个实施例中，PPU实现了多级存储器层次结构。在至少一个实施例中，存储器分区单元3600支持统一存储器，用于为中央处理单元(“CPU”)和PPU存储器提供单个统一虚拟地址空间，从而实现虚拟存储器系统之间的数据共享。在至少一个实施例中，跟踪PPU对位于其他处理器上的内存的访问频率，以确保内存页被移动到更频繁地访问页面的PPU的物理存储器。在至少一个实施例中，高速GPU互连3408支持地址转换服务，其允许PPU直接访问CPU的页表，并提供PPU对CPU存储器的完全访问。

在至少一个实施例中，复制引擎在多个PPU之间或在PPU与CPU之间传输数据。在至少一个实施例中，复制引擎可以为未被映射到页表中的地址生成页面错误，并且然后存储器分区单元3600为页面错误提供服务，将地址映射到页表中，之后复制引擎执行传输。在至少一个实施例中，为多个处理器之间的多个复制引擎操作固定(即不可分页)存储器，从而显著减少可用存储器。在至少一个实施例中，在硬件页面故障的情况下，可以将地址传递给复制引擎，而无需考虑是否驻留内存页，并且复制过程是透明的。

根据至少一个实施例，来自图34的存储器3404或其他系统存储器的数据由存储器分区单元3600获取，并将其存储在L2高速缓存3604中，L2高速缓存3604位于芯片上并且在各个GPC之间共享。在至少一个实施例中，每个存储器分区单元3600包括但不限于与对应的存储器设备相关联的L2高速缓存的至少一部分。在至少一个实施例中，在GPC内的各个单元中实现较低级别的高速缓存。在至少一个实施例中，图35的每个SM 3514可以实现一级(“L1”)高速缓存，其中L1高速缓存是专用于特定SM 3514的私有存储器，并且从L2高速缓存3604中获取数据并将其存储在每个L1高速缓存中，用于在SM 3514的功能单元中进行处理。在至少一个实施例中，L2高速缓存3604耦合到存储器接口3606和图34所示的XBar 3420。

在至少一个实施例中，ROP单元3602执行与像素颜色有关的图形光栅操作，诸如颜色压缩、像素混合等。在至少一个实施例中，ROP单元3602结合光栅引擎3508实现深度测试，从光栅引擎3508的剔除引擎接收与像素片段相关联的样本位置的深度。在至少一个实施例中，相对于用于与片段关联的样本位置的深度缓冲区中的对应深度测试深度。在至少一个实施例中，如果该片段通过了针对该样本位置的该深度测试，则ROP单元3602更新深度缓冲区，并将该深度测试的结果传送至光栅引擎3508。将理解，分区单元3600的数量可以不同于GPC的数量，因此，在至少一个实施例中，每个ROP单元3602可以被耦合到每个GPC。在至少一个实施例中，ROP单元3602跟踪从不同GPC接收的分组，并且确定ROP单元3602生成的结果是否要通过XBar 3420路由到。

图37示出了根据至少一个实施例的流式多处理器(“SM”)3700。在至少一个实施例中，SM 3700是图35的SM。在至少一个实施例中，SM 3700包括但不限于指令高速缓存3702；一个或更多个调度器单元3704(其可称为定序器单元)；寄存器文件3708；一个或更多个处理核心(“核心”)3710；一个或更多个特殊功能单元(“SFU”)3712；一个或更多个加载/存储单元(“LSU”)3714；互连网络3716；共享存储器/一级(“L1”)高速缓存3718；和/或其任何合适的组合。在至少一个实施例中，LSU 3714执行对应于加载/存储数据(例如，指令)的加载或存储操作，以执行操作(例如，执行API、API调用)。

在至少一个实施例中，工作分配单元分派任务以在并行处理单元(“PPU”)的通用处理集群(“GPC”)上执行，并且每个任务被分配给GPC内的特定数据处理集群(“DPC”)，并且如果任务与着色器程序相关联，则该任务被分配给SM 3700(其可被称为CU和/或切片)。在至少一个实施例中，调度器单元3704(其可被称为定序器和/或异步计算引擎)从工作分配单元接收任务并管理指派给SM 3700的一个或更多个线程块的指令调度。在至少一个实施例中，调度器单元3704调度线程块以作为并行线程的线程束(其可被称为波前和/或波)来执行，其中每个线程块被分配至少一个线程束。在至少一个实施例中，每个线程束执行线程。在至少一个实施例中，调度器单元3704管理多个不同的线程块，将线程束分配给不同的线程块，然后在每个时钟周期内将来自多个不同的协作组的指令分派给各个功能单元(例如，处理核心3710、SFU 3712和LSU 3714)。

在至少一个实施例中，协作组(其也可被称为波前和/或波)可以指用于组织通信线程组的编程模型，其允许开发者表达线程正在通信的粒度，从而实现更丰富的表达、更高效的并行分解。在至少一个实施例中，协作启动API支持线程块之间的同步以执行并行算法。在至少一个实施例中，常规编程模型的应用提供了用于同步协作线程的单一、简单的构造：跨线程块的所有线程的屏障(例如，syncthreads()函数)。然而，在至少一个实施例中，程序员可以以小于线程块的粒度来定义线程组，并在所定义的组内进行同步，以实现更高的性能、设计灵活性以及以集合组范围功能接口的形式实现软件重用。在至少一个实施例中，协作组使程序员能够以子块(即，小到单个线程)和多块粒度明确定义线程组，并执行集合操作，诸如对协作组中的线程进行同步。在至少一个实施例中，该编程模型支持跨软件边界的干净组合，从而库和效用函数可以在其本地上下文中安全地同步，而不必进行关于收敛的假设。在至少一个实施例中，协作组图元实现协作并行的新模式，包括但不限于生产者-消费者并行，机会并行以及整个线程块网格上的全局同步。

在至少一个实施例中，分派单元3706被配置为将指令传送到一个或更多个功能单元，并且调度器单元3704包括但不限于两个分派单元3706，该两个分派单元3706使得来自共同线程束的两个不同指令能够在每个时钟周期内被分派。在至少一个实施例中，每个调度器单元3704包括单个分派单元3706或附加分派单元3706。

在至少一个实施例中，每个SM 3700(其可被称为CU和/或切片)在至少一个实施例中包括但不限于寄存器文件3708，该寄存器文件3708为SM 3700的功能单元提供了一组寄存器。在至少一个实施例中，寄存器文件3708在每个功能单元之间划分，从而为每个功能单元分配寄存器文件3708的专用部分。在至少一个实施例中，寄存器文件3708在由SM 3700正在执行的不同线程束之间划分，并且寄存器文件3708为连接到功能单元的数据路径的操作数提供临时存储。在至少一个实施例中，每个SM 3700包括但不限于多个L个处理核心3710，其中L是正整数。在至少一个实施例中，SM 3700包括但不限于大量(例如128个或更多)不同的处理核心3710。在至少一个实施例中，每个处理核心3710包括但不限于全管线、单精度、双精度和/或混合精度处理单元，其包括但不限于浮点算术逻辑单元和整数算术逻辑单元。在至少一个实施例中，浮点算术逻辑单元实现用于浮点算术的IEEE 754-2008标准。在至少一个实施例中，处理核心3710包括但不限于64个单精度(32位)浮点核心、64个整数核心、32个双精度(64位)浮点核心和8个张量核心。

根据至少一个实施例，张量核心被配置为执行矩阵运算。在至少一个实施例中，一个或更多个张量核心被包括在处理核心3710中。在至少一个实施例中，张量核心被配置为执行深度学习矩阵算术，诸如用于神经网络训练和推理的卷积运算。在至少一个实施例中，每个张量核心在4×4矩阵上操作并且执行矩阵乘法和累加运算D＝A×B+C，其中A、B、C和D是4×4矩阵。

在至少一个实施例中，矩阵乘法输入A和B是16位浮点矩阵，并且累加矩阵C和D是16位浮点矩阵或32位浮点矩阵。在至少一个实施例中，张量核心对16位浮点输入数据进行32位浮点累加运算。在至少一个实施例中，16位浮点乘法使用64个运算，并得到全精度乘积，然后使用32位浮点加法与其他中间乘积累加，以进行4x4x4矩阵乘法。在至少一个实施例中，张量核心用于执行由这些较小元素构成的更大的二维或更高维度的矩阵运算。在至少一个实施例中，API(诸如CUDA 9C++API)公开专门的矩阵加载、矩阵乘法和累加以及矩阵存储操作，以高效地使用来自CUDA-C++程序的张量核心。在至少一个实施例中，在CUDA级别，线程束级接口假定跨越线程束(其可被称为波前和/或波)的所有32个线程的16×16大小的矩阵。

在至少一个实施例中，每个SM 3700包括但不限于执行特殊功能(例如，属性评估、倒数平方根等)的M个SFU 3712。在至少一个实施例中，SFU 3712包括但不限于被配置为遍历层次树数据结构的树遍历单元。在至少一个实施例中，SFU 3712包括但不限于被配置为执行纹理映射过滤操作的纹理单元。在至少一个实施例中，纹理单元被配置为从存储器中加载纹理映射(例如，纹理像素的2D阵列)以及对纹理映射进行采样以产生采样的纹理值，以在由SM 3700执行的着色器程序中使用。在至少一个实施例中，纹理映射被存储在共享存储器/L1高速缓存3718中。在至少一个实施例中，根据至少一个实施例，纹理单元使用mip映射(mip-map)(例如，不同细节级别的纹理映射)来实现纹理操作(诸如过滤操作)。在至少一个实施例中，每个SM 3700包括但不限于两个纹理单元。

在至少一个实施例中，每个SM 3700包括但不限于实现共享存储器/L1高速缓存3718与寄存器文件3708之间的加载和存储操作的N个LSU 3714。在至少一个实施例中，互连网络3716将每个功能单元连接到寄存器文件3708，并且将LSU 3714连接到寄存器文件3708和共享存储器/L1高速缓存3718。在至少一个实施例中，互连网络3716是交叉开关，其可以被配置为将任何功能单元连接到寄存器文件3708中的任何寄存器，并且将LSU 3714连接到寄存器文件3708和共享存储器/L1高速缓存3718中的存储器位置。

在至少一个实施例中，共享存储器/L1高速缓存3718是片上存储器的阵列，其在至少一个实施例中允许SM 3700与图元引擎之间以及SM 3700中的线程之间的数据存储和通信。在至少一个实施例中，共享存储器/L1高速缓存3718包括但不限于128KB的存储容量，并且位于从SM 3700到分区单元的路径中。在至少一个实施例中，共享存储器/L1高速缓存3718在至少一个实施例中用于高速缓存读取和写入。在至少一个实施例中，共享存储器/L1高速缓存3718、L2高速缓存和存储器中的一个或更多个是备用存储。

在至少一个实施例中，将数据高速缓存和共享存储器功能组合到单个存储器块中为两种类型的存储器访问提供了改进的性能。在至少一个实施例中，容量由不使用共享存储器的程序使用或将其用作高速缓存，诸如如果共享存储器被配置为使用一半容量，而纹理和加载/存储操作可以使用剩余容量。根据至少一个实施例，在共享存储器/L1高速缓存3718内的集成使共享存储器/L1高速缓存3718能够用作用于流传输数据的高吞吐量管道，同时提供对频繁重用的数据的高带宽和低延时访问。在至少一个实施例中，当被配置用于通用并行计算时，与图形处理相比，可以使用更简单的配置。在至少一个实施例中，绕过固定功能图形处理单元，从而创建了更加简单的编程模型。在至少一个实施例中，在通用并行计算配置中，工作分配单元直接将线程的各个块指派和分配给DPC。在至少一个实施例中，块中的线程执行公共程序，在计算中使用唯一的线程ID以确保每个线程生成唯一的结果，使用SM 3700执行程序并执行计算，使用共享存储器/L1高速缓存3718在线程之间进行通信，以及使用LSU 3714通过共享存储器/L1高速缓存3718和存储器分区单元来读取和写入全局存储器。在至少一个实施例中，当被配置用于通用并行计算时，SM 3700写入调度器单元3704可以使用其来在DPC上启动新工作的命令。

在至少一个实施例中，PPU被包括在台式计算机、膝上型计算机、平板电脑、服务器、超级计算机、智能电话(例如，无线、手持设备)、个人数字助理(“PDA”)、数码相机、车辆、头戴式显示器、手持式电子设备等中或与之耦合。在至少一个实施例中，PPU被实现在单个半导体衬底上。在至少一个实施例中，PPU与一个或更多个其他设备(例如附加的PPU、存储器、精简指令集计算机(“RISC”)CPU，内存管理单元(“MMU”)、数模转换器(“DAC”)等)一起被包括在片上系统(“SoC”)中。

在至少一个实施例中，PPU可以被包括在包括一个或更多个存储器设备的图形卡上。在至少一个实施例中，该图形卡可以被配置为与台式计算机主板上的PCIe插槽相接合。在至少一个实施例中，该PPU可以是包括在主板的芯片组中的集成图形处理单元(“iGPU”)。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给SM 3700的信息。在至少一个实施例中，SM 3700用于基于已由另一处理器或系统或由SM 3700训练过的经训练的机器学习模型(例如，神经网络)来推理或预测信息。在至少一个实施例中，SM 3700可用于执行本文所述的一个或更多个神经网络用例。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

公开了实施例，其涉及用于高级计算的虚拟化计算平台，诸如医疗应用程序中的图像推理和图像处理。实施例可以包括但不限于射线照相、磁共振成像(MRI)、核医学、超声、超声检查、弹性成像、光声成像、断层扫描、超声心动图、功能近红外光谱和磁粒子成像，或其组合。在至少一个实施例中，本文所述的虚拟化计算平台和相关过程可以附加地或替代地用于但不限于法医科学分析、地下探测和成像(例如，石油勘探、考古学、古生物学等)、地形学、海洋学、地质学、骨学、气象学、智能区域或目标跟踪和监测、传感器数据处理(例如雷达、声呐、激光雷达等)和/或基因组学和基因测序。

参考图38，图38是根据至少一个实施例的用于生成和部署图像处理和推理管线的过程3800的示例数据流图。在至少一个实施例中，过程3800可以被部署用于成像设备、处理设备、基因组学设备、基因测序设备、放射设备和/或一个或更多个设施3802处的其他设备类型，该设施诸如医疗设施、医院、医疗机构、诊所、研究或诊断实验室等。在至少一个实施例中，过程3800可以被部署为对测序数据进行基因组学分析和推理。可以使用本文所述的系统和过程来执行基因组学分析的示例，所述基因组学分析的示例包括但不限于识别变体、突变检测和基因表达量化。

在至少一个实施例中，过程3800可以在训练系统3804和/或部署系统3806内执行。在至少一个实施例中，训练系统3804可以用于执行机器学习模型(例如，神经网络、对象检测算法、计算机视觉算法等)的训练、部署和实现，以用于部署系统3806。在至少一个实施例中，部署系统3806可以被配置为在分布式计算环境中卸载处理和计算资源，以减少设施3802处的基础设施需求。在至少一个实施例中，部署系统3806可以提供流线型平台，用于选择、定制和实现虚拟仪器，以在设施3802处与成像设备(例如MRI、CT扫描、X射线、超声波等)或测序设备一起使用。在至少一个实施例中，虚拟仪器可以包括用于针对由成像设备、测序设备、放射设备和/或其他设备类型生成的成像数据执行一个或更多个处理操作的软件定义的应用程序。在至少一个实施例中，管线中的一个或更多个应用程序在应用程序执行期间，可以使用或调用部署系统3806的服务(例如，推理、可视化、计算、AI等)。

在至少一个实施例中，在高级处理和推理管线中使用的一些应用程序可以使用机器学习模型或其他AI来执行一个或更多个处理步骤。在至少一个实施例中，可以使用在设施3802处生成(并存储在设施3802处的一个或更多个图片存档和通信系统(PACS)服务器上)的数据3808(例如成像数据)在设施3802处训练机器学习模型，可以使用来自另一个或更多个设施(例如，不同的医院、实验室、诊所等)的成像或测序数据3808来训练机器学习模型，或其组合。在至少一个实施例中，训练系统3804可以用于提供应用程序、服务和/或其他资源，以生成用于部署系统3806的工作的、可部署的机器学习模型。

在至少一个实施例中，模型注册表3824可以由对象存储支持，该对象存储可以支持版本控制和对象元数据。在至少一个实施例中，可以从云平台内通过例如云存储(例如，图39的云3926)兼容的应用程序编程接口(API)来访问对象存储。在至少一个实施例中，模型注册表3824内的机器学习模型可以由与API交互的系统的开发者或合作伙伴上传、列出、修改或删除。在至少一个实施例中，API可以提供对方法的访问，所述方法允许具有适当凭证的用户将模型与应用程序相关联，使得模型可以作为应用程序的容器化实例化的执行的一部分而被执行。

在至少一个实施例中，训练管线3904(图39)可以包括以下情形：其中设施3802正在训练它们自己的机器学习模型，或者具有需要优化或更新的现有机器学习模型。在至少一个实施例中，可以接收由一个或更多个成像设备、测序设备和/或其他类型设备生成的成像数据3808。在至少一个实施例中，一旦接收到成像数据3808，AI辅助注释3810就可以用于辅助生成与成像数据3808相对应的注释，以用作机器学习模型的真值数据。在至少一个实施例中，AI辅助注释3810可以包括一个或更多个机器学习模型(例如，卷积神经网络(CNN))，该机器学习模型可以被训练，以生成对应于某些类型的成像数据3808(例如，来自某些设备)和/或成像数据3808中某些类型的异常的注释。在至少一个实施例中，然后AI辅助注释3810可以被直接使用，或者可以使用注释工具(例如，由研究人员、临床医生、医生、科学家等)进行调整或微调，以生成真值数据。在至少一个实施例中，在一些示例中，标记的临床数据3812(例如，由临床医生、医生、科学家、技术人员等提供的注释)可以用作训练机器学习模型的真值数据。在至少一个实施例中，AI辅助注释3810、标记的临床数据3812或其组合可以用作训练机器学习模型的真值数据。在至少一个实施例中，经训练的机器学习模型可以被称为输出模型3816，并且可以由部署系统3806使用，如本文所述。

在至少一个实施例中，训练管线3904(图39)可以包括以下情形：其中设施3802需要机器学习模型，以用于执行用于部署系统3806中的一个或更多个应用程序的一个或更多个处理任务，但是设施3802当前可能没有这种机器学习模型(或者可能没有为此目的而优化的、高效的或有效的模型)。在至少一个实施例中，可以从模型注册表3824中选择现有的机器学习模型。在至少一个实施例中，模型注册表3824可以包括机器学习模型，其被训练为对成像数据执行各种不同的推理任务。在至少一个实施例中，可以已经在来自与设施3802不同的设施(例如，位于远处的设施)的成像数据上训练了模型注册表3824中的机器学习模型。在至少一个实施例中，机器学习模型可能已经在来自一个位置、两个位置或任意数量的位置的成像数据上被训练了。在至少一个实施例中，当在来自特定位置的成像数据上进行训练时，可以在该位置处进行训练，或者至少以保护成像数据的机密性或限制成像数据从场外传输的方式进行训练(例如，以遵守HIPAA法规、隐私法规等)。在至少一个实施例中，一旦在一个位置处训练了模型或部分地训练了模型，则可以将机器学习模型添加到模型注册表3824。在至少一个实施例中，然后可以在任意数量的其他设施处对机器学习模型进行重新训练或更新，经重新训练或更新的模型可以在模型注册表3824得到。在至少一个实施例中，然后可以从模型注册表3824中选择机器学习模型(并称为输出模型3816)，并且可以在部署系统3806中使用，以执行用于部署系统的一个或更多个应用程序的一个或更多个处理任务。

在至少一个实施例中，训练管线3904(图39)可用于包括设施3802的场景中，所述设施需要机器学习模型，以用于执行用于部署系统3806中的一个或更多个应用程序的一个或更多个处理任务，但是设施3802当前可能没有这样的机器学习模型(或者可能没有优化的、高效的或有效的模型)。在至少一个实施例中，由于用于训练机器学习模型的训练数据的种群差异、遗传变异、稳健性，训练数据异常的多样性，和/或训练数据的其他问题，从模型注册表3824中选择的机器学习模型可能不会针对在设施3802处生成的成像数据3808进行微调或优化。在至少一个实施例中，AI辅助注释3810可以用于辅助生成与成像数据3808相对应的注释，以用作重新训练或更新机器学习模型的真值数据。在至少一个实施例中，标记的临床数据3812(例如，由临床医生、医生、科学家等提供的注释)可以用作训练机器学习模型的真值数据。在至少一个实施例中，重新训练或更新机器学习模型可以称为模型训练3814。在至少一个实施例中，模型训练3814(例如AI辅助注释3810，标记的临床数据3812或其组合)可以用作重新训练或更新机器学习模型的真值数据。

在至少一个实施例中，部署系统3806可以包括软件3818、服务3820、硬件3822和/或其他组件、特征和功能。在至少一个实施例中，部署系统3806可以包括软件“栈”，以使软件3818可以构建在服务3820的顶部上，并且可以使用服务3820来执行一些或全部处理任务，并且服务3820和软件3818可以构建在硬件3822的顶部上，并使用硬件3822来执行部署系统3806的处理、存储和/或其他计算任务。

在至少一个实施例中，软件3818可以包括任意数量的不同容器，其中每个容器可以执行应用程序的实例化。在至少一个实施例中，每个应用程序可以在高级处理和推理管线中执行一个或更多个处理任务(例如，推理、对象检测、特征检测、分割、图像增强、配准等)。在至少一个实施例中，对于每种类型的成像设备(例如，CT、MRI、X射线、超声、超声检查、超声心动图等)、测序设备、放射设备、基因组学设备等，可能有任意数量的容器，其可以对由设备生成的成像数据3808(或其他数据类型，诸如本文所述的数据类型)执行数据处理任务。在至少一个实施例中，除了接收和配置成像数据以供每个容器使用和/或在通过管线处理后由设施3802使用的容器以外，还可以基于对处理成像数据3808想要的或所需的不同容器的选择来定义高级处理和推理管线(例如，以将输出转换回可用的数据类型，诸如医学数字成像和通信(DICOM)数据、放射信息系统(RIS)数据、临床信息系统(CIS)数据、远程过程调用(RPC)数据、基本上符合表述性状态传输(REST)接口的数据、基本上符合基于文件接口的数据、和/或原始数据，以在设施3802处进行存储和显示)。在至少一个实施例中，软件3818内的容器的组合(例如，其构成管线)可以被称为虚拟仪器(如本文中更详细地描述的)，并且虚拟仪器可以利用服务3820和硬件3822来执行在容器中实例化的应用程序的部分或全部处理任务。

在至少一个实施例中，数据处理管线可以响应于推理请求(例如，来自部署系统3806的用户(例如临床医生、医生、放射科医生等)的请求)接收DICOM、RIS、CIS、符合REST(REST compliant)、RPC、原始、和/或其他格式的输入数据(例如，成像数据3808)。在至少一个实施例中，输入数据可以代表由一个或更多个成像设备、测序设备、放射设备、基因组学设备和/或其他设备类型生成的一个或更多个图像、视频和/或其他数据表示。在至少一个实施例中，数据可以作为数据处理管线的一部分而经受预处理，以准备数据用于由一个或更多个应用程序进行处理。在至少一个实施例中，可以对管线的一个或更多个推理任务或其他处理任务的输出执行后处理，以准备下一个应用程序的输出数据，和/或准备输出数据以供用户传输和/或使用(例如作为对推理请求的响应)。在至少一个实施例中，推理任务可以由一个或更多个机器学习模型(诸如经训练或经部署的神经网络)执行，所述机器学习模型可以包括训练系统3804的输出模型3816。

在至少一个实施例中，数据处理管线的任务可以封装在一个或更多个容器中，每个容器表示能够引用机器学习模型的应用程序和虚拟化计算环境的分立的全功能实例化。在至少一个实施例中，容器或应用程序可被发布到(本文更详细地描述的)容器注册表的私有(例如，受限访问)区域中，并且经训练或经部署的模型可被存储在模型注册表3824中，并与一个或更多个应用程序相关联。在至少一个实施例中，应用程序的图像(例如，容器图像)可在容器注册表中得到，并且一旦用户从容器注册表中选择了图像以部署在管线中，则该图像可用于生成用于应用程序的实例化的容器，以供用户的系统使用。

在至少一个实施例中，开发者(例如，软件开发者、临床医生、医生等)可以开发、发布和存储应用程序(例如，存储为容器)，用于对所提供的数据执行图像处理和/或推理。在至少一个实施例中，可以使用与系统相关联的软件开发工具包(SDK)来执行开发、发布和/或存储(例如，以确保开发的应用程序和/或容器符合系统或与系统兼容)。在至少一个实施例中，所开发的应用程序可以使用SDK在本地测试(例如，在第一设施处，对来自第一设施的数据进行测试)，所述SDK作为系统(例如图39中的系统3900)可以支持至少某些服务3820。在至少一个实施例中，由于DICOM对象可包含一到数百个图像或其他数据类型，并且由于数据的变化，因此开发者可负责管理(例如，设置构造，用于将预处理构建到应用程序中等)传入的DICOM数据的提取和准备。在至少一个实施例中，一旦由系统3900进行了验证(例如，为了准确性、安全性、患者隐私等)，应用程序就可以在容器注册表中得到，以供用户(例如，医院、诊所、实验室、医疗保健提供者等)选择和/或实现，以对用户的设施(例如第二设施)处的数据执行一个或更多个处理任务。

在至少一个实施例中，开发者随后可以通过网络共享应用程序或容器，以供系统(例如，图39的系统3900)的用户访问和使用。在至少一个实施例中，可以将完成并经过验证的应用程序或容器存储在容器注册表中，并且可以将关联的机器学习模型存储在模型注册表3824中。在至少一个实施例中，请求实体(例如，医疗机构的用户)(其提供推理或图像处理请求)可以浏览容器注册表和/或模型注册表3824，以获得应用程序、容器、数据集、机器学习模型等，选择所需的元素组合以包含在数据处理管线中，以及提交图像处理请求。在至少一个实施例中，请求可以包括执行请求所必需的输入数据(在一些示例中，以及关联的患者数据)，和/或可以包括对在处理请求时要执行的一个或更多个应用程序和/或机器学习模型的选择。在至少一个实施例中，然后可以将请求传递到部署系统3806的一个或更多个组件(例如，云)，以执行数据处理管线的处理。在至少一个实施例中，由部署系统3806进行的处理可以包括引用从容器注册表和/或模型注册表3824中选择的元素(例如，应用程序、容器、模型等)。在至少一个实施例中，一旦管线生成结果，则结果可被返回给用户以供参考(例如，用于在本地的本地部署工作站或终端上执行的查看应用程序套件中进行查看)。在至少一个实施例中，放射科医生可以从数据处理管线接收结果，所述数据处理管线包括任意数量的应用程序和/或容器，其中结果可以包括X射线、CT扫描、MRI等中的异常检测。

在至少一个实施例中，为了辅助在管线中处理或执行应用程序或容器，可以利用服务3820。在至少一个实施例中，服务3820可以包括计算服务、人工智能(AI)服务、可视化服务和/或其他服务类型。在至少一个实施例中，服务3820可以提供软件3818中的一个或更多个应用程序所共有的功能，因此可以将功能抽象为可以由应用程序调用或利用的服务。在至少一个实施例中，由服务3820提供的功能可以动态且更高效地运行，同时还可以通过允许应用程序并行地处理数据(例如，使用图39中的并行计算平台3930)来很好地扩展。在至少一个实施例中，不是要求共享服务3820提供的相同功能的每个应用程序都必须具有服务3820的相应实例，而是可以在各个应用程序之间和之中共享服务3820。在至少一个实施例中，作为非限制性示例，服务可包括可用于执行检测或分割任务的推理服务器或引擎。在至少一个实施例中，可以包括模型训练服务，其可以提供机器学习模型训练和/或重新训练能力。在至少一个实施例中，可以进一步包括数据增强服务，其可以提供GPU加速的数据(例如，DICOM、RIS、CIS、符合REST、RPC、原始等)提取、调整大小、缩放和/或其他增强。在至少一个实施例中，可以使用可视化服务，其可以添加图像渲染效果(诸如光线追踪、光栅化、去噪、锐化等)，以向二维(2D)和/或三维(3D)模型添加真实感。在至少一个实施例中，可以包括虚拟仪器服务，其为虚拟仪器的管线内的其他应用程序提供波束赋形、分割、推理、成像和/或支持。

在至少一个实施例中，在服务3820包括AI服务(例如，推理服务)的情况下，作为应用程序执行的一部分，可以通过调用(例如，作为API调用)推理服务(例如，推理服务器)以执行一个或更多个机器学习模型或其处理，来执行与用于异常检测(例如，肿瘤、生长异常、瘢痕形成等)的应用程序相关联的一个或更多个机器学习模型。在至少一个实施例中，在另一应用程序包括用于分割任务的一个或更多个机器学习模型的情况下，应用程序可以调用推理服务来执行机器学习模型，以用于执行与分割任务相关联的一个或更多个处理操作。在至少一个实施例中，实现高级处理和推理管线的软件3818(其包括分割应用程序和异常检测应用程序)可以被流线化，因为每个应用程序可以调用相同的推理服务来执行一个或更多个推理任务。

在至少一个实施例中，硬件3822可包括GPU、CPU、图形卡、AI/深度学习系统(例如，AI超级计算机，诸如NVIDIA的DGX超级计算机系统)、云平台或其组合。在至少一个实施例中，可以使用不同类型的硬件3822，以为部署系统3806中的软件3818和服务3820提供高效的、专门构建的支持。在至少一个实施例中，可以实现使用GPU处理来在AI/深度学习系统内、云系统中、和/或部署系统3806的其他处理组件中进行本地处理(例如，在设施3802处)，以提高图像处理、图像重建、分割、MRI检查、中风或心脏病发作检测(例如，实时地)、渲染的图像质量等的效率、准确性和效能。在至少一个实施例中，设施可包括成像设备、基因组学设备、测序设备、和/或本地部署的其他设备类型，其可以利用GPU生成代表受试者解剖结构的成像数据。

在至少一个实施例中，作为非限制性示例，关于深度学习、机器学习和/或高性能计算，可以针对GPU处理优化软件3818和/或服务3820。在至少一个实施例中，部署系统3806和/或训练系统3804的计算环境中的至少一些可以在具有GPU优化的软件(例如，NVIDIADGX系统的硬件和软件组合)的数据中心、一个或更多个超级计算机或高性能计算机系统中执行。在至少一个实施例中，数据中心可以符合HIPAA的规定，使得关于患者数据的隐私性安全地处理成像数据和/或其他患者数据的接收、处理和传输。在至少一个实施例中，如本文所述，硬件3822可包括任意数量的GPU，所述GPU可被调用以并行执行数据处理。在至少一个实施例中，云平台还可包括用于深度学习任务的GPU优化的执行、机器学习任务或其他计算任务的GPU处理。在至少一个实施例中，可以使用AI/深度学习超级计算机和/或GPU优化的软件(例如，如在NVIDIA的DGX系统上提供的)作为硬件抽象和扩展平台，来执行云平台(例如，NVIDIA的NGC)。在至少一个实施例中，云平台可以在多个GPU上集成应用程序容器聚类系统或协调系统(例如，KUBERNETES)，以实现无缝扩展和负载均衡。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图39是根据至少一个实施例的用于生成和部署成像部署管线的示例系统3900的系统图。在至少一个实施例中，系统3900可以用于实现图38的过程3800和/或其他过程，包括高级处理和推理管线。在至少一个实施例中，系统3900可以包括训练系统3804和部署系统3806。在至少一个实施例中，可以使用软件3818、服务3820和/或硬件3822，来实现训练系统3804和部署系统3806，如本文所述。

在至少一个实施例中，系统3900(例如，训练系统3804和/或部署系统3806)可以在云计算环境中(例如，使用云3926)实现。在至少一个实施例中，系统3900可以在本地实现(关于医疗服务设施)，或者作为云计算资源和本地计算资源的组合来实现。在至少一个实施例中，在实现云计算的实施例中，患者数据可以与系统3900的一个或更多个组件分离，或者未由系统3900的一个或更多个组件处理，这将导致处理不符合HIPAA和/或其他数据处理和隐私法规或法律。在至少一个实施例中，可以通过制定安全措施或协议，将对云3926中的API的访问权限制为被授权用户。在至少一个实施例中，安全协议可以包括网络令牌，其可以由认证(例如，AuthN、AuthZ、Gluecon等)服务签名，并且可以携带适当的授权。在至少一个实施例中，(本文中描述的)虚拟仪器的API或系统3900的其他实例可以被限制为已被审核或授权用于交互的一组公共IP。

在至少一个实施例中，系统3900的各个组件可以使用各种不同网络类型中的任何一种在彼此之间和之中进行通信，所述不同网络类型包括但不限于经由有线和/或无线通信协议的局域网(LAN)和/或广域网(WAN)。在至少一个实施例中，系统3900的设施和组件之间的通信(例如，用于发送推理请求、用于接收推理请求的结果等)可以通过一个或更多个数据总线、无线数据协议(Wi-Fi)、有线数据协议(例如以太网)等进行传送。

在至少一个实施例中，类似于本文关于图38所描述的，训练系统3804可以执行训练管线3904。在至少一个实施例中，其中部署系统3806将在部署管线3910中使用一个或更多个机器学习模型，训练管线3904可用于训练或重新训练一个或更多个(例如，经预训练的)模型，和/或实现一个或更多个预训练模型3906(例如，无需重新训练或更新)。在至少一个实施例中，作为训练管线3904的结果，可以生成一个或更多个输出模型3816。在至少一个实施例中，训练管线3904可以包括任意数量的处理步骤，诸如但不限于成像数据(或其他输入数据)的转换或适配(例如，使用DICOM适配器3902A将DICOM图像转换为适合于由相应机器学习模型处理的另一种格式，诸如Neuroimaging信息技术倡议(NIfTI)格式)，AI辅助注释3810，成像数据3808的标记或注释(用于生成标记的临床数据3812)，从模型注册表中选择模型，模型训练3814、训练、重新训练或更新模型，和/或其他处理步骤。在至少一个实施例中，对于由部署系统3806使用的不同的机器学习模型，可以使用不同的训练管线3904。在至少一个实施例中，类似于关于图38描述的第一示例的训练管线3904可用于第一机器学习模型，类似于关于图38描述的第二示例的训练管线3904可用于第二机器学习模型，类似于关于图38描述的第三示例的训练管线3904可用于第三机器学习模型。在至少一个实施例中，可以根据每个相应机器学习模型的要求来使用训练系统3804内任务的任何组合。在至少一个实施例中，一个或更多个机器学习模型可能已经被训练并准备好用于部署，因此机器学习模型可能不经受训练系统3804对其的任何处理，并且机器学习模型可以由部署系统3806来实现。

在至少一个实施例中，根据实现方式或实施例，一个或更多个输出模型3816和/或预训练模型3906可包括任何类型的机器学习模型。在至少一个实施例中并且不限于此，系统3900使用的机器学习模型可以包括使用线性回归、逻辑回归、决策树、支持向量机(SVM)、朴素贝叶斯、k-最近邻(Knn)、k均值聚类、随机森林、降维算法、梯度提升算法、神经网络(例如，自动编码器、卷积、循环、感知器、长/短期记忆(LSTM)、Hopfield、Boltzmann、深度信念、反卷积、生成对抗、液体状态机等)的一个或更多个机器学习模型，和/或其他类型的机器学习模型。

在至少一个实施例中，训练管线3904可以包括AI辅助注释，如本文关于至少图42B更详细描述的。在至少一个实施例中，可以通过任何数量的技术来生成标记的临床数据3812(例如，传统注释)。在至少一个实施例中，在一些示例中，可以在绘图程序(例如，注释程序)、计算机辅助设计(CAD)程序、标记程序、适用于生成真值的注释或标签的另一类型的程序中、和/或可以手绘地，生成标签或其他注释。在至少一个实施例中，真值数据可以被合成地产生(例如，从计算机模型或渲染生成)、真实产生(例如，从真实世界数据设计和产生)、机器自动产生(例如，使用特征分析和学习从数据中提取特征，然后生成标签)、人工注释(例如，标记器或注释专家，定义的标签位置)和/或其组合。在至少一个实施例中，对于成像数据3808(或机器学习模型使用的其他数据类型)的每个实例，可以存在由训练系统3804生成的相应的真值数据。在至少一个实施例中，除了在训练管线3904中包括AI辅助注释之外，或者代替在训练管线3904中包括AI辅助注释，还可以作为部署管线3910的一部分执行AI辅助注释。在至少一个实施例中，系统3900可以包括多层平台，所述多层平台可以包括诊断应用程序(或其他应用程序类型)的软件层(例如，软件3818)，其可以执行一个或更多个医学成像和诊断功能。在至少一个实施例中，系统3900可以通信地耦合到(例如，经由加密链路)一个或更多个设施的PACS服务器网络。在至少一个实施例中，系统3900可被配置为从PACS服务器(例如，经由DICOM适配器3902或诸如RIS、CIS、符合REST、RPC、原始等的另一数据类型适配器)访问和引用数据(例如，DICOM数据、RIS数据、原始数据、CIS数据、符合REST的数据、RPC、原始数据等)，以执行操作，诸如训练机器学习模型、部署机器学习模型、图像处理、推理和/或其他操作。

在至少一个实施例中，软件层可以被实现为安全的、加密的和/或经认证的API，通过所述API可以从一个或更多个外部环境(例如，设施3802)调用(invoke)(例如，调用(call))应用程序或容器。在至少一个实施例中，应用程序随后可以调用或执行一个或更多个服务3820，以执行与相应的应用程序相关联的计算、AI或可视化任务，并且软件3818和/或服务3820可以利用硬件3822以有效且高效的方式执行处理任务。

在至少一个实施例中，部署系统3806可以执行部署管线3910。在至少一个实施例中，部署管线3910可以包括任意数量的应用程序，所述应用程序可以是顺序的、非顺序的、或者以其他方式应用于成像数据(和/或其他数据类型)-包括AI辅助注释，所述成像数据由成像设备、测序设备、基因组学设备等生成，如上所述。在至少一个实施例中，如本文所述，用于个体设备的部署管线3910可以被称为设备的虚拟仪器(例如，虚拟超声仪、虚拟CT扫描仪、虚拟测序仪等)。在至少一个实施例中，对于单个设备，可以存在不止一个部署管线3910，这取决于设备生成的数据所期望的信息。在至少一个实施例中，在期望从MRI机器检测到异常的情况下，可以存在第一部署管线3910，并且在期望从MRI机器的输出进行图像增强的情况下，可以存在第二部署管线3910。

在至少一个实施例中，可用于部署管线3910的应用程序可包括可用于对成像数据或来自设备的其他数据执行处理任务的任何应用程序。在至少一个实施例中，不同的应用程序可负责图像增强、分割、重建、异常检测、对象检测、特征检测、治疗规划、剂量测定、波束规划(或其他辐射治疗程序)和/或其他分析、图像处理或推理任务。在至少一个实施例中，部署系统3806可以为每个应用程序定义构造，使得部署系统3806(例如，医疗设施、实验室、诊所等)的用户可以理解构造并将应用程序适配为在其相应的设施内实现。在至少一个实施例中，可以选择用于图像重建的应用程序，以包括在部署管线3910中，但是由成像设备生成的数据类型可以与在应用程序内使用的数据类型不同。在至少一个实施例中，可以在部署管线3910内使用DICOM适配器3902B(和/或DICOM读取器)或另一数据类型的适配器或读取器(例如，RIS、CIS、符合REST、RPC、原始等)，以将数据转换为可由部署系统3806内的应用程序使用的形式。在至少一个实施例中，对DICOM、RIS、CIS、符合REST、RPC、原始和/或其他数据类型库的访问可以被累积和预处理，包括解码数据、提取数据和/或对数据执行任何卷积、颜色校正、锐化、gamma和/或其他增强。在至少一个实施例中，DICOM、RIS、CIS、符合REST、RPC和/或原始数据可以是无序的，并且可以执行预传递以组织所收集的数据或对所收集的数据进行排序。在至少一个实施例中，由于各种应用程序可以共享公共图像操作，因此在一些实施例中，可以使用数据增强库(例如，作为服务3820之一)来加速这些操作。在至少一个实施例中，为了避免依赖于CPU处理的常规处理方法的瓶颈，并行计算平台3930可用于这些处理任务的GPU加速。

在至少一个实施例中，图像重建应用程序可包括处理任务，该处理任务包括使用机器学习模型。在至少一个实施例中，用户可能希望使用他们自己的机器学习模型，或者从模型注册表3824中选择机器学习模型。在至少一个实施例中，用户可以实现他们自己的机器学习模型或选择机器学习模型，以包括在执行处理任务的应用程序中。在至少一个实施例中，应用程序可以是可选择的和可定制的，并且通过定义应用程序的构造，针对特定用户的应用程序的部署和实现被呈现为更加无缝的用户体验。在至少一个实施例中，通过利用系统3900的其他特征(诸如服务3820和硬件3822)，部署管线3910可以更加用户友好，提供更容易的集成，并且产生更准确、高效和及时的结果。

在至少一个实施例中，部署系统3806可以包括用户接口3914(例如，图形用户界面、web接口等)，该用户接口可以被用于选择要包括在一个或更多个部署管线3910中的应用程序、布置应用程序、修改或改变应用程序或其参数或构造、在设置和/或部署期间使用一个或更多个部署管线3910以及与其交互，和/或以其他方式与部署系统3806交互。在至少一个实施例中，尽管没有关于训练系统3804示出，但是用户接口3914(或不同的用户接口)可用于选择在部署系统3806中使用的模型、用于选择用于在训练系统3804中训练或重新训练的模型，和/或用于以其他方式与训练系统3804交互。

在至少一个实施例中，除了应用程序协调系统3928之外，还可以使用管线管理器3912来管理一个或更多个部署管线3910的应用程序或容器与服务3820和/或硬件3822之间的交互。在至少一个实施例中，管线管理器3912可以被配置为促进从应用程序到应用程序、从应用程序到服务3820、和/或从应用程序或服务到硬件3822的交互。在至少一个实施例中，尽管示出为包括在软件3818中，这并不旨在进行限制，并且在一些示例中(例如，如图40所示)，管线管理器3912可以被包括在服务3820中。在至少一个实施例中，应用程序协调系统3928(例如，Kubernetes、DOCKER等)可以包括容器协调系统，其可以将应用程序分组到容器中，作为用于协调、管理、扩展和部署的逻辑单元。在至少一个实施例中，通过将来自一个或更多个部署管线3910的应用程序(例如，重建应用程序、分割应用程序等)与各个容器相关联，每个应用程序可以在自包含的环境(例如，在内核级)中执行，以提高速度和效率。

在至少一个实施例中，每个应用程序和/或容器(或其映像)可以被分别开发、修改和部署(例如，第一用户或开发者可以开发、修改和部署第一应用程序，第二用户或开发者可以开发、修改和部署与第一用户或开发者分开的第二应用程序)，这可以允许关注并专注单个应用程序和/或容器的任务，而不受其他应用程序或容器的任务的阻碍。在至少一个实施例中，管线管理器3912和应用程序协调系统3928可以辅助不同容器或应用程序之间的通信和协作。在至少一个实施例中，只要每个容器或应用程序的预期输入和/或输出是系统已知的(例如，基于应用程序或容器的构造)，则应用程序协调系统3928和/或管线管理器3912可以促进每个应用程序或容器之间和之中的通信以及资源的共享。在至少一个实施例中，由于一个或更多个部署管线3910中的一个或更多个应用程序或容器可以共享相同的服务和资源，因此应用程序协调系统3928可以在各个应用程序或容器之间和之中进行协调、负载均衡，以及确定服务或资源的共享。在至少一个实施例中，调度器可用于跟踪应用程序或容器的资源需求、这些资源的当前使用或计划使用，以及资源可用性。因此，在至少一个实施例中，考虑到系统的需求和可用性，调度器可以将资源分配给不同的应用程序，并在应用程序之间和之中分配资源。在一些示例中，调度器(和/或应用程序协调系统3928的其他组件，诸如定序器和/或异步计算引擎)可以基于施加在系统上的约束(例如，用户约束)，诸如服务质量(QoS)、对数据输出的需求的迫切性等，来确定资源可用性和分布(例如，以确定是执行实时处理还是延迟处理)。

在至少一个实施例中，由部署系统3806中的应用程序或容器利用并由其共享的服务3820可以包括计算服务3916、AI服务3918、可视化服务3920和/或其他服务类型。在至少一个实施例中，应用程序可以调用(例如，执行)一个或更多个服务3820，以执行针对应用程序的处理操作。在至少一个实施例中，应用程序可以利用计算服务3916来执行超级计算或其他高性能计算(HPC)任务。在至少一个实施例中，可以利用一个或更多个计算服务3916来执行并行处理(例如，使用并行计算平台3930)，以通过一个或更多个应用程序和/或单个应用程序的一个或更多个任务来基本上同时地处理数据。在至少一个实施例中，并行计算平台3930(例如，NVIDIA的CUDA)可以在GPU(例如，GPU 3922)上实现通用计算(GPGPU)。在至少一个实施例中，并行计算平台3930的软件层可以提供对GPU的虚拟指令集和并行计算元素的访问，以执行计算内核。在至少一个实施例中，并行计算平台3930可以包括存储器，并且在一些实施例中，可以在多个容器之间和之中、和/或在单个容器内的不同处理任务之间和之中共享存储器。在至少一个实施例中，可以为多个容器和/或容器内的多个进程生成进程间通信(IPC)调用，以使用来自并行计算平台3930的共享存储器段的相同数据(例如，其中一应用程序或更多个应用程序的多个不同阶段正在处理相同的信息)。在至少一个实施例中，不是复制数据并将数据移动到存储器中的不同位置(例如，读/写操作)，而是可以将存储器的相同位置中的相同数据用于任何数量的处理任务(例如，在同一时间、不同时间等)。在至少一个实施例中，由于作为处理的结果数据被用于生成新数据，因此数据的新位置的该信息可以被存储并在各个应用程序之间共享。在至少一个实施例中，数据的位置以及经更新或修改的数据的位置可以是如何理解有效负载处于容器中的定义的一部分。

在至少一个实施例中，可以利用AI服务3918来执行推理服务，该推理服务用于执行与应用程序相关联的一个或更多个机器学习模型(例如，任务为执行应用程序的一个或更多个处理任务)。在至少一个实施例中，AI服务3918可以利用AI系统3924来执行一个或更多个机器学习模型(例如，诸如CNN之类的神经网络)以用于分割、重建、对象检测、特征检测、分类和/或其他推理任务。在至少一个实施例中，一个或更多个部署管线3910的应用程序可以使用来自训练系统3804的一个或更多个输出模型3816和/或应用程序的其他模型，来对成像数据(例如，DICOM数据、RIS数据、CIS数据、符合REST的数据、RPC数据、原始数据等)执行推理。在至少一个实施例中，使用应用程序协调系统3928(例如，调度器、定序器和/或异步计算引擎)进行推理的两个或更多个示例可以是可用的。在至少一个实施例中，第一类别可以包括高优先级/低延时路径，其可以实现更高服务水平协议，例如用于在紧急情况下对紧急请求执行推理，或者在诊断过程中用于放射科医生。在至少一个实施例中，第二类别可以包括标准优先级路径，其可用于可能不紧急的请求或者可以在稍后的时间执行分析的情况。在至少一个实施例中，应用程序协调系统3928可以基于优先级路径来分配资源(例如，服务3820和/或硬件3822)，以用于AI服务3918的不同推理任务。

在至少一个实施例中，共享存储可以被安装到系统3900中的AI服务3918。在至少一个实施例中，共享存储可以操作为高速缓存(或其他存储设备类型)，并且可以用于处理来自应用程序的推理请求。在至少一个实施例中，当提交推理请求时，部署系统3806的一组API实例可以接收请求，并且可以选择一个或更多个实例(例如，为了最佳拟合、为了负载均衡等)来处理请求。在至少一个实施例中，为了处理请求，可以将请求输入到数据库中，如果尚未在高速缓存中，则可以从模型注册表3824定位机器学习模型，验证步骤可以确保将适当的机器学习模型加载到高速缓存中(例如，共享存储)，和/或可以将模型的副本保存到高速缓存中。在至少一个实施例中，如果应用程序尚未运行或没有足够的应用程序实例，则可使用调度器(例如，管线管理器3912的调度器)来启动在请求中引用的应用程序。在至少一个实施例中，如果尚未启动推理服务器来执行模型，则可以启动推理服务器。在至少一个实施例中，每模型可以启动任意数量的推理服务器。在至少一个实施例中，在将推理服务器聚类的拉(pull)模型中，每当负载均衡有利时，就可以将模型高速缓存。在至少一个实施例中，推理服务器可以静态加载到相应的分布式服务器中。

在至少一个实施例中，可以使用在容器中运行的推理服务器来执行推理。在至少一个实施例中，推理服务器的实例可以与模型(并且可选地与模型的多个版本)相关联。在至少一个实施例中，如果在接收到对模型执行推理的请求时推理服务器的实例不存在，则可以加载新实例。在至少一个实施例中，当启动推理服务器时，可以将模型传递到推理服务器，使得可以使用相同的容器来服务不同的模型，只要推理服务器作为不同的实例运行即可。

在至少一个实施例中，在应用程序执行期间，可以接收对给定应用程序的推理请求，并且可以加载(如果尚未加载的话)容器(例如，托管推理服务器的实例的容器)，以及可以调用启动程序。在至少一个实施例中，容器中的预处理逻辑可以(例如，使用CPU和/或GPU)对传入的数据进行加载、解码和/或执行任何附加的预处理。在至少一个实施例中，一旦数据准备好进行推理，容器就可以根据需要对数据执行推理。在至少一个实施例中，这可以包括对一个图像(例如，手部X射线)的单个推理调用，或可要求对数百个图像(例如，胸部CT)进行推理。在至少一个实施例中，应用程序可在完成之前总结结果，其可以包括但不限于单个置信度得分、像素级分割、体素级分割、生成可视化或生成文本以总结结果。在至少一个实施例中，可以为不同的模型或应用程序分配不同的优先级。例如，一些模型可具有实时(TAT小于1分钟)优先级，而其他模型可具有较低的优先级(例如，TAT小于10分钟)。在至少一个实施例中，模型执行时间可以从请求机构或实体进行测量，并且可以包括合作伙伴网络遍历时间以及推理服务的执行时间。

在至少一个实施例中，请求在服务3820和推理应用程序之间的传送可以隐藏在软件开发工具包(SDK)后面，并且可以通过队列提供鲁棒的传输。在至少一个实施例中，将经由API将请求放置在队列中，以用于个体应用程序/租户ID组合，并且SDK将从队列中拉取请求并将请求提供给应用程序。在至少一个实施例中，在SDK将从中拾取队列的环境中，可以提供队列的名称。在至少一个实施例中，通过队列的异步通信可能有用，因为它可以允许应用程序的任何实例在其可用时拾取工作。在至少一个实施例中，可以通过队列将结果传送回去，以确保没有数据丢失。在至少一个实施例中，队列还可以提供对工作进行分割的能力，因为最高优先级的工作可以进入与应用程序的大多数实例连接的队列，而最低优先级的工作可以进入与单个实例连接的队列，所述实例按照接收到的顺序处理任务。在至少一个实施例中，应用程序可以在GPU加速的实例上运行，所述实例在云3926中生成，并且推理服务可以在GPU上执行推理。

在至少一个实施例中，可以利用可视化服务3920来生成用于查看应用程序和/或一个或更多个部署管线3910的输出的可视化。在至少一个实施例中，可视化服务3920可以利用GPU 3922来生成可视化。在至少一个实施例中，可视化服务3920可以实现诸如光线追踪之类的渲染效果，以生成更高质量的可视化。在至少一个实施例中，可视化可以包括但不限于2D图像渲染、3D体渲染、3D体重建、2D层析切片、虚拟现实显示、增强现实显示等。在至少一个实施例中，可以使用虚拟化环境来生成虚拟交互显示或环境(例如，虚拟环境)，以供系统用户(例如，医生、护士、放射科医生等)进行交互。在至少一个实施例中，可视化服务3920可以包括内部可视化器、电影和/或其他渲染或图像处理能力或功能(例如，光线追踪、光栅化、内部光学器件等)。

在至少一个实施例中，硬件3822可以包括GPU 3922、AI系统3924、云3926和/或用于执行训练系统3804和/或部署系统3806的任何其他硬件。在至少一个实施例中，GPU 3922(例如，NVIDIA的TESLA和/或QUADRO GPU)可包括可用于执行计算服务3916、AI服务3918、可视化服务3920、其他服务和/或软件3818的任何特征或功能的处理任务的任意数量的GPU。例如，对于AI服务3918，GPU 3922可用于对成像数据(或机器学习模型使用的其他数据类型)执行预处理，对机器学习模型的输出执行后处理和/或执行推理(例如以执行机器学习模型)。在至少一个实施例中，云3926、AI系统3924和/或系统3900的其他组件可以使用GPU3922。在至少一个实施例中，云3926可以包括用于深度学习任务的GPU优化的平台。在至少一个实施例中，AI系统3924可以使用GPU，并且可以使用一个或更多个AI系统3924来执行云3926(或者任务为深度学习或推理的至少部分)。这样，尽管硬件3822被示出为分立组件，但这并不意图是限制，并且硬件3822的任何组件可以与硬件3822的任何其他组件进行组合，或由硬件3822的任何其他组件利用。

在至少一个实施例中，AI系统3924可包括专门构建的计算系统(例如，超级计算机或HPC)，该计算系统被配置用于推理、深度学习、机器学习和/或其他人工智能任务。在至少一个实施例中，除了CPU、RAM、存储和/或其他组件、特征或功能之外，AI系统3924(例如，NVIDIA的DGX)还可以包括可以使用多个GPU 3922来执行的GPU优化的软件(例如，软件栈)。在至少一个实施例中，可以在云3926中(例如，在数据中心中)实现一个或更多个AI系统3924，以执行系统3900的一些或全部基于AI的处理任务。

在至少一个实施例中，云3926可以包括GPU加速的基础设施(例如，NVIDIA的NGC)，其可以提供用于执行系统3900的处理任务的GPU优化的平台。在至少一个实施例中，云3926可以包括一个或更多个AI系统3924，其用于执行系统3900的一个或更多个基于AI的任务(例如，作为硬件抽象和扩展平台)。在至少一个实施例中，云3926可以与利用多个GPU的应用程序协调系统3928集成，以实现应用程序和服务3820之间和之中的无缝扩展和负载均衡。在至少一个实施例中，如本文所述，云3926的任务可以是执行系统3900的至少一些服务3820，包括计算服务3916、AI服务3918和/或可视化服务3920。在至少一个实施例中，云3926可以执行大小批的推理(例如，执行NVIDIA的TENSOR RT)，提供加速的并行计算API和平台3930(例如，NVIDIA的CUDA)，执行应用程序协调系统3928(例如，KUBERNETES)，提供图形渲染API和平台(例如，用于光线追踪，2D图形、3D图形和/或其他渲染技术以产生更高质量的电影效果)，和/或可以为系统3900提供其他功能。

在至少一个实施例中，为了保护患者的机密性(例如，在非现场(off-premise)使用患者数据或记录的情况下)，云3926可以包括注册表-例如深度学习容器注册表。在至少一个实施例中，注册表可以存储用于实例化应用程序的容器，所述应用程序可以对患者数据执行预处理、后处理或其他处理任务。在至少一个实施例中，云3926可接收数据，所述数据包括患者数据以及容器中的传感器数据，仅对那些容器中的传感器数据执行所请求的处理，然后将结果输出和/或可视化转发给适当的各方和/或设备(例如用于可视化或诊断的本地部署的医疗设备)，它们均而无需提取、存储或以其他方式访问患者数据。在至少一个实施例中，根据HIPAA和/或其他数据规定来保留患者数据的机密性。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图40包括根据至少一个实施例的用于处理成像数据的部署管线3910A的示例说明。在至少一个实施例中，系统3900(特别是部署系统3806)，可以用于将一个或更多个部署管线3910A定制、更新和/或集成到一个或更多个生产环境中。在至少一个实施例中，图40的部署管线3910A包括部署管线3910A的非限制性示例，其可以由设施(例如，医院、诊所、实验室、研究环境等)处的特定用户(或用户团队)自定义。在至少一个实施例中，为了定义用于CT扫描仪4002的部署管线3910A，用户可以例如从容器注册表中选择一个或更多个应用程序，所述应用程序执行关于由CT扫描仪4002生成的成像数据的特定功能或任务。在至少一个实施例中，应用程序可以作为容器而被应用到部署管线3910A，所述容器可以利用系统3900的服务3820和/或硬件3822。此外，部署管线3910A可以包括附加处理任务或应用程序，所述附加处理任务或应用程序可以被实现以准备供应用程序使用的数据(例如，DICOM适配器3902B和DICOM读取器4006可在部署管线3910A中使用，以准备供CT重建4008、器官分割4010等使用的数据)。在至少一个实施例中，可以定制或选择部署管线3910A，以用于一致的部署、一次使用，或另一频率或间隔使用。在至少一个实施例中，用户可能希望在特定间隔内具有针对几个受试者的CT重建4008和器官分割4010，并且因此可以在该时间段内部署管线3910A。在至少一个实施例中，用户可以针对来自系统3900的每个请求选择用户想要针对该请求对该数据执行处理的应用程序。在至少一个实施例中，可以以任何间隔来调整部署管线3910A，并且由于系统3900内的容器结构的适应性和可扩展性，这可以是无缝的过程。

在至少一个实施例中，图40的部署管线3910A可以包括生成患者或受试者的成像数据的CT扫描仪4002。在至少一个实施例中，来自CT扫描仪4002的成像数据可以存储在与容纳CT扫描仪4002的设施相关联的一个或更多个PACS服务器4004上。在至少一个实施例中，一个或更多个PACS服务器4004可以包括软件和/或硬件组件，所述软件和/或硬件组件可以与设施处的成像模态(例如，CT扫描仪4002)直接接口。在至少一个实施例中，DICOM适配器3902B可以使得能够使用DICOM协议发送和接收DICOM对象。在至少一个实施例中，DICOM适配器3902B可以帮助准备或配置来自一个或更多个PACS服务器4004的DICOM数据，以供部署管线3910A使用。在至少一个实施例中，一旦通过DICOM适配器3902B处理了DICOM数据，管线管理器3912就可以将数据路由到部署管线3910A。在至少一个实施例中，DICOM读取器4006可以从DICOM数据(例如，原始正弦图数据，如可视化4016A中所示)提取图像文件和任何关联的元数据。在至少一个实施例中，所提取的工作文件可以被存储在高速缓存中，以由部署管线3910A中的其他应用程序更快地处理。在至少一个实施例中，一旦DICOM读取器4006完成了提取和/或存储数据，就可以将完成信号传送到管线管理器3912。在至少一个实施例中，管线管理器3912随后可以启动或调用部署管线3910A中的一个或更多个其他应用程序或容器。

在至少一个实施例中，一旦数据(例如，原始正弦图数据)可用于由CT重建4008应用程序处理，就可以执行CT重建4008应用程序和/或容器。在至少一个实施例中，CT重建4008可以从高速缓存中读取原始正弦图数据，从原始正弦图数据重建图像文件(例如，如可视化4016B所示)，并且将所得图像文件存储在高速缓存中。在至少一个实施例中，在重建完成时，可以向管线管理器3912发送重建任务完成的信号。在至少一个实施例中，一旦重建完成，并且重建的图像文件可以被存储在高速缓存(或其他存储设备)中，则器官分割4010应用程序和/或容器可以由管线管理器3912触发。在至少一个实施例中，器官分割4010应用程序和/或容器可以从高速缓存中读取图像文件，将图像文件归一化或转换为适合推理的格式(例如，将图像文件转换为机器学习模型的输入分辨率)，并对归一化的图像运行推理。在至少一个实施例中，为了对归一化的图像运行推理，器官分割4010应用程序和/或容器可以依赖服务3820，管线管理器3912和/或应用程序协调系统3928可以通过器官分割4010应用程序和/或容器来促进服务3820的使用。在至少一个实施例中，例如，器官分割4010应用程序和/或容器可以利用AI服务3918对归一化的图像执行推理，并且AI服务3918可以利用硬件3822(例如AI系统3924)来执行AI服务3918。在至少一个实施例中，推理结果可以是掩模文件(例如，如可视化4016C所示)，所述掩模文件可以存储在高速缓存(或其他存储设备)中。

在至少一个实施例中，一旦处理DICOM数据和/或从DICOM数据提取的数据的应用程序已经完成处理，就可以为管线管理器3912生成信号。在至少一个实施例中，然后管线管理器3912可执行DICOM写入器4012，以从高速缓存(或其他存储设备)读取结果，将结果打包成DICOM格式(例如，作为DICOM输出4014)，以供设施处生成请求的用户使用。在至少一个实施例中，然后DICOM输出4014可以被发送到DICOM适配器3902B，以准备DICOM输出4014，以存储在一个或更多个PACS服务器4004上(例如，以供设施处的DICOM查看器查看)。在至少一个实施例中，响应于对重建和分割的请求，可视化4016B和4016C可被生成并可供用户用于诊断、研究和/或其他目的。

尽管在部署管线3910A中图示为连续应用程序，但在至少一个实施例中，可以并行处理CT重建4008和器官分割4010应用程序。在至少一个实施例中，在应用程序彼此不具有依赖性，并且数据可用于每个应用程序(例如，在DICOM读取器4006提取数据之后)的情况下，应用程序可在同一时间、基本上在同一时间或有一些重叠地执行。在至少一个实施例中，在两个或更多个应用程序需要类似服务3820的情况下，系统3900的调度器可用于负载均衡以及在各个应用程序之间和之中分配计算或处理资源。在至少一个实施例中，在一些实施例中，并行计算平台3930可用于对应用程序执行并行处理，以减少部署管线3910A的运行时间以提供实时结果。

在至少一个实施例中并参考图41A-41B，部署系统3806可以实现为一个或更多个虚拟仪器，用于使用成像设备(例如，CT扫描仪、X射线机、MRI机等)、测序设备、基因组学设备和/或其他设备类型来执行不同的功能，诸如图像处理、分割、增强、AI、可视化和推理。在至少一个实施例中，系统3900可以允许创建和提供虚拟仪器，所述虚拟仪器可以包括软件定义的部署管线3910，该软件定义的部署管线3910可以接收由一个或更多个设备生成的原始/未经处理的输入数据并输出经处理/重建的数据。在至少一个实施例中，表示虚拟仪器的部署管线3910(例如，3910A和3910B)可以在管线中实现智能(诸如通过利用机器学习模型)，以向系统提供容器化的推理支持。在至少一个实施例中，虚拟仪器可以执行任何数量的容器，每个容器包括应用程序的实例化。在至少一个实施例中，诸如在想要实时处理的情况下，表示虚拟仪器的部署管线3910可以是静态的(例如，可以设置容器和/或应用程序)，而在其他示例中，可以从应用程序或资源池中(例如，在容器注册表中)选择用于虚拟仪器的容器和/或应用程序(例如，基于每请求)。

在至少一个实施例中，系统3900可以作为一个或更多个虚拟仪器在设施处的例如计算系统中被本地实例化或执行，该计算机系统部署在放射机器、成像设备和/或设施处的另一设备类型旁边或以其他方式与之通信。然而，在至少一个实施例中，可以在设备本身的计算系统(例如，与成像设备集成在一起的计算系统)中，在本地数据中心(例如，本地部署的数据中心)中和/或云环境中(例如，在云3926中)实例化或执行本地安装。在至少一个实施例中，在一些示例中，可以由超级计算机或其他HPC系统实例化作为虚拟仪器操作的部署系统3806。在至少一个实施例中，本地安装可以允许用于实时处理的高带宽用途(例如，经由更高吞吐量的本地通信接口，例如以太网上的RF)。在至少一个实施例中，在虚拟仪器支持超声设备或其他成像模态的情况下，实时或近实时处理可能特别有用，在该超声设备或其他成像模态中，期望或需要在运行中可视化以进行准确的诊断和分析。在至少一个实施例中，当本地需求超过本地部署的容量或能力时，云计算架构可能够动态地突发(burst)到云计算服务提供商或其他计算集群。在至少一个实施例中，如在本文中关于训练系统3804所描述的，云架构在被实现时可被调整用于训练神经网络或其他机器学习模型。在至少一个实施例中，在训练管线就位的情况下，机器学习模型可以在处理来自其支持的设备的附加数据时不断地学习和改进。在至少一个实施例中，可以使用附加数据、新数据、现有机器学习模型和/或新的或更新的机器学习模型来持续改进虚拟仪器。

在至少一个实施例中，计算系统可以包括本文所述的硬件3822中的部分或全部，并且硬件3822可以以多种方式中的任一种来分布，包括：在设备内，作为耦合到设备并位于其附近的计算设备的一部分，在设施处的本地数据中心中和/或在云3926中。在至少一个实施例中，由于部署系统3806和关联的应用程序或容器是在软件中创建的(例如，作为应用程序的分立容器化实例化)，因此可以根据需要修改或定制虚拟仪器的行为、操作和配置以及由虚拟仪器生成的输出，而无需更改或改变虚拟仪器支持的设备的原始输出。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图41A包括根据至少一个实施例的支持超声设备的虚拟仪器的示例数据流图。在至少一个实施例中，部署管线3910B可以利用系统3900的一个或更多个服务3820。在至少一个实施例中，部署管线3910B和服务3820可以利用本地或云3926中的系统的硬件3822。在至少一个实施例中，尽管未示出，但是可以由管线管理器3912、应用程序协调系统3928和/或并行计算平台3930来促进过程4100。

在至少一个实施例中，过程4100可以包括从超声设备4102接收成像数据。在至少一个实施例中，成像数据可以DICOM格式(或其他格式，例如RIS、CIS、符合REST、RPC、原始等)存储在一个或更多个PACS服务器上，也可以由系统3900接收以通过部署管线3910进行处理，所述部署管线3910被选择或定制为超声设备4102的虚拟仪器(例如，虚拟超声)。在至少一个实施例中，可以直接从成像设备(例如，超声设备4102)接收成像数据，并由虚拟仪器对其进行处理。在至少一个实施例中，通信地耦合在成像设备和虚拟仪器之间的换能器或其他信号转换器可以将由成像设备生成的信号数据转换成可以由虚拟仪器处理的图像数据。在至少一个实施例中，原始数据和/或图像数据可应用于DICOM读取器4006，以提取数据，以供部署管线3910B的应用程序或容器使用。在至少一个实施例中，DICOM读取器4006可以利用数据扩充库4114(例如，NVIDIA的DALI)作为服务3820(例如，作为一个或更多个计算服务3916之一)，用于提取、调整大小、重新缩放(rescaling)和/或以其他方式准备数据，以供应用程序或容器使用。

在至少一个实施例中，一旦准备好数据，就可以执行重建4106应用程序和/或容器，以将来自超声设备4102的数据重建为图像文件。在至少一个实施例中，在重建4106之后或与重建4106同时地，可以执行检测4108应用程序和/或容器，以用于异常检测、对象检测、特征检测和/或与数据有关的其他检测任务。在至少一个实施例中，可以在检测4108期间使用在重建4106期间生成的图像文件以识别异常、对象、特征等。在至少一个实施例中，检测4108应用程序可以利用推理引擎4116(例如，作为一个或更多个AI服务3918之一)，来对数据执行推理以生成检测。在至少一个实施例中，检测4108应用程序可以执行或调用一个或更多个机器学习模型(例如，来自训练系统3804)。

在至少一个实施例中，一旦重建4106和/或检测4108完成，则从这些应用程序和/或容器输出的数据可用于生成在工作站或显示终端上显示的可视化4110，诸如可视化4112(例如，灰度输出)。在至少一个实施例中，可视化可以允许技术人员或其他用户将关于超声设备4102的部署管线3910B的结果可视化。在至少一个实施例中，可以通过利用系统3900的渲染组件4118(例如，一个或更多个可视化服务3920之一)来执行可视化4110。在至少一个实施例中，渲染组件4118可以执行2D、OpenGL或光线追踪服务以生成可视化4112。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图41B包括根据至少一个实施例的支持CT扫描仪的虚拟仪器的示例数据流图。在至少一个实施例中，部署管线3910C可以利用系统3900的一个或更多个服务3820。在至少一个实施例中，部署管线3910C和服务3820可在本地或在云3926中利用系统的硬件3822。在至少一个实施例中，尽管未示出，但是管线管理器3912、应用程序协调系统3928和/或并行计算平台3930可以促进过程4120。

在至少一个实施例中，过程4120可以包括CT扫描仪4122生成可以由DICOM读取器4006接收的原始数据(例如，经由PACS服务器4004直接接收、在处理之后等)。在至少一个实施例中，虚拟CT(由部署管线3910C实例化)可以包括第一实时管线，用于监视患者(例如，患者运动检测AI 4126)和/或用于调整或优化CT扫描仪4122的曝光(例如，使用曝光控制AI4124)。在至少一个实施例中，一个或更多个应用程序(例如，4124和4126)可以利用服务3820，诸如一个或更多个AI服务3918。在至少一个实施例中，曝光控制AI 4124应用程序(或容器)和/或患者运动检测AI 4126应用程序(或容器)的输出，可以用作对CT扫描仪4122和/或技术人员的反馈，以调整曝光(或CT扫描仪4122的其他设置)和/或通知患者减少运动。

在至少一个实施例中，部署管线3910C可以包括用于分析由CT扫描仪4122生成的数据的非实时管线。在至少一个实施例中，第二管线可以包括CT重建4008应用程序和/或容器、粗略检测AI 4128应用程序和/或容器、精细检测AI 4132应用程序和/或容器(例如，其中由粗略检测AI 4128检测某些结果)、可视化4130应用程序和/或容器、以及DICOM写入器4012(和/或其他数据类型编写器，例如RIS、CIS、符合REST、RPC、原始等)应用程序和/或容器。在至少一个实施例中，由CT扫描仪4122生成的原始数据可以传递通过部署管线3910C的管线(被实例化为虚拟CT仪器)以生成结果。在至少一个实施例中，来自DICOM写入器4012的结果可被发送以供显示，和/或可被存储在一个或更多个PACS服务器4004上以供技术人员、从业者或其他用户稍后检索、分析或显示。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图42A示出了根据至少一个实施例的用于训练、重新训练或更新机器学习模型的过程4200的数据流图。在至少一个实施例中，可以使用作为非限制性示例的图39的系统3900来执行过程4200。在至少一个实施例中，过程4200可以利用系统3900的服务3820和/或硬件3822，如本文所述。在至少一个实施例中，由过程4200生成的精炼(refined)模型4212可以由部署系统3806针对部署管线3910中的一个或更多个容器化的应用程序执行。

在至少一个实施例中，模型训练3814可包括使用新的训练数据(例如，新的输入数据(诸如客户数据集4206)，和/或与输入数据相关联的新的真值数据)重新训练或更新初始模型4204(例如，预训练模型)。在至少一个实施例中，为了重新训练或更新初始模型4204，初始模型4204的一个或更多个输出或损失层可以被重置或删除，和/或用经更新的或新的输出或损失层代替。在至少一个实施例中，初始模型4204可以具有从先前的训练中保留下来的先前精细调整的参数(例如，权重和/或偏差)，因此训练或重新训练3814可能不需要花费与从头开始训练模型一样长的时间或不需要那么多的处理。在至少一个实施例中，在模型训练3814期间，通过重置或替换初始模型4204的一个或更多个输出或损失层，在新的客户数据集4206(例如图38的图像数据3808)上生成预测时，可以基于与一个或更多个输出或损失层的精度相关联的损失计算，来更新和重新调整新数据集的参数。

在至少一个实施例中，可以将预训练模型3906存储在数据存储或注册表(例如，图38的模型注册表3824)中。在至少一个实施例中，预训练模型3906可能已经至少部分地在除了执行过程4200的设施之外的一个或更多个设施处被训练。在至少一个实施例中，为了保护患者、受试者或不同设施的客户端的隐私和权利，预训练模型3906可能已经使用本地生成的客户或患者数据在本地进行了训练。在至少一个实施例中，可以使用云3926和/或其他硬件3822来训练预训练模型3906，但是机密的、受隐私保护的患者数据可以不被传送到云3926的任何组件(或其他非本地硬件)、不由其使用或不由其访问。在至少一个实施例中，在使用来自不止一个设施的患者数据来训练预训练模型3906的情况下，则在来自另一设施的患者或客户数据上进行训练之前，预训练模型3906可能已经针对每个设施分别进行了训练。在至少一个实施例中，诸如在客户或患者数据已发布隐私问题(例如，通过免责声明(bywaiver)，用于实验用途等)，或者在客户或患者数据包括在公共数据集中的情况下，来自任意数量的设施的客户或患者数据可以用于在本地和/或非本地训练预训练模型3906，例如在数据中心中或其他云计算基础设施中。

在至少一个实施例中，在选择应用程序以在部署管线3910中使用时，用户还可以选择要用于特定应用程序的机器学习模型。在至少一个实施例中，用户可能没有模型以使用，因此用户可以选择要与应用程序一起使用的预训练模型3906。在至少一个实施例中，预训练模型3906可能没有被优化用于在用户设施的客户数据集4206上生成准确的结果(例如，基于患者多样性、人口统计、所使用的医学成像设备的类型等)。在至少一个实施例中，在将预训练模型3906部署到部署管线3910中以与一个或更多个应用程序一起使用之前，预训练模型3906可以被更新、重新训练和/或微调，以用于在相应设施处使用。

在至少一个实施例中，用户可以选择要更新、重新训练和/或微调的预训练模型3906，并且预训练模型3906可以称为过程4200中训练系统3804的初始模型4204。在至少一个实施例中，客户数据集4206(例如，成像数据、基因组数据、测序数据或由设施处的设备生成的其他数据类型)可用于对初始模型4204执行模型训练3814(其可包括但不限于迁移学习)，以生成精炼模型4212。在至少一个实施例中，可以由训练系统3804生成与客户数据集4206相对应的真值数据。在至少一个实施例中，可以至少部分地由临床医生、科学家、医生、从业者在设施处生成真值数据(例如，如图38中的标记的临床数据3812)。

在至少一个实施例中，在一些示例中可以使用AI辅助注释3810来生成真值数据。在至少一个实施例中，AI辅助注释3810(例如，使用AI辅助注释SDK实现)可以利用机器学习模型(例如，神经网络)来生成用于客户数据集的建议或预测的真值数据。在至少一个实施例中，用户4210可以在计算设备4208上的用户界面(图形用户界面(GUI))内使用注释工具。

在至少一个实施例中，用户4210可以经由计算设备4208与GUI交互，以编辑或微调注释或自动注释。在至少一个实施例中，多边形编辑特征可以用于将多边形的顶点移动到更精确或经微调的位置。

在至少一个实施例中，一旦客户数据集4206具有关联的真值数据，则真值数据(例如，来自AI辅助注释、手动标记的等)可以在模型训练3814期间使用以生成精炼模型4212。在至少一个实施例中，客户数据集4206可以被应用于初始模型4204任意次数，并且真值数据可以用于更新初始模型4204的参数，直到对于精炼模型4212达到可接受的精度水平为止。在至少一个实施例中，一旦生成精炼模型4212，就可以在设施处的一个或更多个部署管线3910内部署精炼模型4212，以用于执行关于医学成像数据的一个或更多个处理任务。

在至少一个实施例中，可以将精炼模型4212上传到模型注册表3824中的预训练模型3906，以由另一设施选择。在至少一个实施例中，它的过程可以在任意数量的设施处完成，使得可以在新数据集上对精炼模型4212进一步精炼任意次数，以生成更通用的模型。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

图42B是根据至少一个实施例的用于利用预训练注释模型来增强注释工具的客户端-服务器架构4232的示例图示。在至少一个实施例中，可以基于客户端-服务器架构4232来实例化AI辅助注释工具4236。在至少一个实施例中，成像应用程序中的注释工具4236可以帮助放射科医生，例如识别器官和异常。在至少一个实施例中，成像应用程序可以包括软件工具，作为非限制性示例，所述软件工具帮助用户4210识别原始图像4234中(例如，3DMRI或CT扫描中)的特定感兴趣器官上的几个极值点，并接收特定器官的所有2D切片的自动注释结果。在至少一个实施例中，结果可以作为训练数据4239存储在数据存储中，并且用作(例如但不限于)用于训练的真值数据。在至少一个实施例中，当计算设备4208发送用于AI辅助注释3810的极值点时，例如，深度学习模型可以接收该数据作为输入并返回分割器官或异常的推理结果。在至少一个实施例中，预实例化的注释工具(诸如图42B中的AI辅助注释工具4236B)可以通过对服务器(诸如注释助手服务器4241)进行API调用(例如，API调用4244)来增强，注释助手服务器4241可包括存储在例如注释模型注册表中的一组预训练模型4242。在至少一个实施例中，注释模型注册表可以存储预训练模型4242(例如，机器学习模型，诸如深度学习模型)，其被预训练以对特定器官或异常执行AI辅助注释。在至少一个实施例中，可以通过使用训练管线3904来进一步更新这些模型。在至少一个实施例中，随着添加新的标记的临床数据3812，可以随时间改进预安装的注释工具。

逻辑915用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图9A和/或图9B提供关于逻辑915的细节。

前面图的实施例可并入用于至少部分地基于包括用于执行图元混合和通道处理的至少一个自注意力模块的神经网络来生成推理的软件和/或电路。

在至少一个实施例中，单个半导体平台可以指唯一的单一基于半导体的集成电路或芯片。在至少一个实施例中，可以使用具有增加的连接性的多芯片模块，其模拟芯片上的操作，并且相对于利用常规的中央处理单元(“CPU”)和总线实现方式进行了实质性的改进。在至少一个实施例中，根据用户的需求，各种模块也可以单独放置或以半导体平台的各种组合放置。

在至少一个实施例中，返回参考图15，机器可读的可执行代码或计算机控制逻辑算法形式的计算机程序被存储在主存储器1504和/或辅助存储中。根据至少一个实施例，计算机程序如果由一个或更多个处理器执行，则使系统1500能够执行各种功能。在至少一个实施例中，存储器1504、存储和/或任何其他存储是计算机可读介质的可能示例。在至少一个实施例中，辅助存储可以指代任何合适的存储设备或系统，诸如硬盘驱动器和/或可移除存储驱动器，其代表软盘驱动器、磁带驱动器、光盘驱动器、数字多功能盘(“DVD”)驱动器、记录设备、通用串行总线(“USB”)闪存等。在至少一个实施例中，各个先前附图的架构和/或功能是在CPU 1502、并行处理系统1512、能够具有两个CPU 1502的至少部分能力的集成电路、并行处理系统1512、芯片组(例如，被设计成作为执行相关功能的单元工作并出售的一组集成电路等)、和/或一个或更多个集成电路的任何适当组合的上下文中实现的。

在至少一个实施例中，各个先前附图的架构和/或功能在通用计算机系统、电路板系统、专用于娱乐目的的游戏控制台系统、专用系统等的上下文中实现。在至少一个实施例中，计算机系统1500可以采取台式计算机、膝上型计算机、平板电脑、服务器、超级计算机、智能电话(例如，无线、手持设备)、个人数字助理(“PDA”)、数码相机、车辆、头戴式显示器、手持式电子设备、移动电话设备、电视、工作站、游戏控制台、嵌入式系统和/或任何其他类型的逻辑的形式。在至少一个实施例中，计算机系统1500包括或指图9A-42B中的任何设备。

在至少一个实施例中，并行处理系统1512包括但不限于多个并行处理单元(“PPU”)1514和关联的存储器1516。在至少一个实施例中，PPU 1514经由互连1518和交换机1520或多路复用器连接到主机处理器或其他外围设备。在至少一个实施例中，并行处理系统1512在可并行化的PPU 1514上分配计算任务，例如，作为跨多个图形处理单元(“GPU”)线程块的计算任务分配的一部分。在至少一个实施例中，在PPU 1514中的一些或全部之间共享和访问存储器(例如，用于读取和/或写入访问)，但是这种共享存储器可能引发相对于使用本地存储器和驻留在PPU 1514上的寄存器的性能惩罚。在至少一个实施例中，通过使用命令(诸如__syncthreads())来同步PPU 1514的操作，其中块中的所有线程(例如，跨多个PPU 1514执行)在进行之前到达某个代码执行点。

在至少一个实施例中，本文描述的一种或更多种技术利用oneAPI编程模型。在至少一个实施例中，oneAPI编程模型是指用于与各种计算加速器架构交互的编程模型。在至少一个实施例中，oneAPI指的是设计用于与各种计算加速器架构交互的应用程序编程接口(API)。在至少一个实施例中，oneAPI编程模型利用DPC++编程语言。在至少一个实施例中，DPC++编程语言是指用于数据并行编程生产力的高级语言。在至少一个实施例中，DPC++编程语言至少部分地基于C和/或C++编程语言。在至少一个实施例中，oneAPI编程模型是诸如由加利福尼亚州圣克拉拉市的英特尔公司开发的那些编程模型。

在至少一个实施例中，oneAPI和/或oneAPI编程模型用于与各种加速器、GPU、处理器和/或其变体、架构进行交互。在至少一个实施例中，oneAPI包括实现各种功能的一组库。在至少一个实施例中，oneAPI至少包括oneAPIDPC++库、oneAPI数学内核库、oneAPI数据分析库、oneAPI深度神经网络库、oneAPI集体通信库、oneAPI线程构建块库、oneAPI视频处理库和/或其变体。

在至少一个实施例中，oneAPIDPC++库，也称为oneDPL，是实现算法和函数以加速DPC++内核编程的库。在至少一个实施例中，oneDPL实现一个或更多个标准模板库(STL)函数。在至少一个实施例中，oneDPL实现一个或更多个并行STL函数。在至少一个实施例中，oneDPL提供一组库类和函数，例如并行算法、迭代器、函数对象类、基于范围的API和/或其变体。在至少一个实施例中，oneDPL实现了C++标准库的一个或更多个类和/或函数。在至少一个实施例中，oneDPL实现一个或更多个随机数生成器函数。

在至少一个实施例中，oneAPI数学内核库，也称为oneMKL，是为各种数学函数和/或运算实现各种优化和并行化例程的库。在至少一个实施例中，oneMKL实现一个或更多个基本线性代数子程序(BLAS)和/或线性代数包(LAPACK)密集线性代数例程。在至少一个实施例中，oneMKL实现一个或更多个稀疏BLAS线性代数例程。在至少一个实施例中，oneMKL实现一个或更多个随机数生成器(RNG)。在至少一个实施例中，oneMKL实现一个或更多个向量数学(VM)例程，用于对向量进行数学运算。在至少一个实施例中，oneMKL实现一个或更多个快速傅里叶变换(FFT)函数。

在至少一个实施例中，oneAPI数据分析库，也称为oneDAL，是实现各种数据分析应用和分布式计算的库。在至少一个实施例中，oneDAL以批、在线和分布式计算处理模式实现用于数据分析的预处理、转换、分析、建模、验证和决策制定的各种算法。在至少一个实施例中，oneDAL实现各种C++和/或Java API以及到一个或更多个数据源的各种连接器。在至少一个实施例中，oneDAL实现了对传统C++接口的DPC++API扩展，并使GPU能够用于各种算法。

在至少一个实施例中，oneAPI深度神经网络库，也称为oneDNN，是实现各种深度学习函数的库。在至少一个实施例中，oneDNN实现了各种神经网络、机器学习和深度学习函数、算法和/或其变体。

在至少一个实施例中，oneAPI集体通信库，也称为oneCCL，是实现用于深度学习和机器学习工作负载的各种应用的库。在至少一个实施例中，oneCCL建立在较低级别的通信中间件(诸如消息传递接口(MPI)和libfabrics)之上。在至少一个实施例中，oneCCL启用一组深度学习特定优化，例如优先级、持久运算、乱序执行和/或其变体。在至少一个实施例中，oneCCL实现各种CPU和GPU功能。

在至少一个实施例中，oneAPI线程构建块库，也称为oneTBB，是为各种应用实现各种并行化过程的库。在至少一个实施例中，oneTBB用于主机上基于任务的共享并行编程。在至少一个实施例中，oneTBB实现通用并行算法。在至少一个实施例中，oneTBB实现并发容器。在至少一个实施例中，oneTBB实现可扩展的内存分配器。在至少一个实施例中，oneTBB实现工作窃取任务调度器。在至少一个实施例中，oneTBB实现低级同步基元。在至少一个实施例中，oneTBB独立于编译器并且可在各种处理器上使用，例如GPU、PPU、CPU和/或其变体。

在至少一个实施例中，oneAPI视频处理库，也称为oneVPL，是用于在一个或更多个应用程序中加速视频处理的库。在至少一个实施例中，oneVPL实现各种视频解码、编码和处理功能。在至少一个实施例中，oneVPL为CPU、GPU和其他加速器上的媒体管线实现各种功能。在至少一个实施例中，oneVPL在以媒体为中心和视频分析工作负载中实现设备发现和选择。在至少一个实施例中，oneVPL实现用于零拷贝缓冲区共享的API基元。

在至少一个实施例中，oneAPI编程模型利用DPC++编程语言。在至少一个实施例中，DPC++编程语言是一种编程语言，其包括但不限于功能相似的CUDA机制版本，用于定义设备代码和区分设备代码和主机代码。在至少一个实施例中，DPC++编程语言可以包括CUDA编程语言的功能子集。在至少一个实施例中，一个或更多个CUDA编程模型操作是使用使用利用DPC++编程语言的oneAPI编程模型来执行的。

在至少一个实施例中，本文中描述的任何应用程序编程接口(API)由编译器、解释器或其他软件工具编译成一个或更多个指令、操作或任何其他信号。在至少一个实施例中，编译包括从源代码生成一个或更多个机器可执行指令、操作或其他信号。在至少一个实施例中，被编译成一个或更多个指令、操作或其他信号的API在被执行时，使得一个或更多个处理器(诸如图形处理器3000、图形核心2000、并行处理器2200、处理器2500、处理器核心2500或本文进一步描述的任何其他逻辑电路)执行一个或更多个计算操作。

应当注意，虽然本文描述的示例实施例可以涉及CUDA编程模型，但是本文描述的技术可以与任何合适的编程模型一起使用，诸如HIP、oneAPI和/或其变体。

其他变型在本公开的精神内。因此，尽管所公开的技术易于进行各种修改和替代构造，但是某些示出的其实施例在附图中示出并且已经在上面进行了详细描述。然而，应理解，无意将公开内容限制为所公开的一种或更多种特定形式，而是相反，其意图是涵盖落入如所附权利要求所定义的本公开内容的精神和范围内的所有修改、替代构造和等同物。

本公开的至少一个实施例可以根据以下条款进行描述：

1.一种系统，包括：

至少一个处理器；

至少一个存储器，所述至少一个存储器包括指令，所述指令响应于由所述至少一个处理器执行，使所述系统至少：

至少部分地基于神经网络生成推理，所述神经网络包括用于执行图元混合和通道处理的至少一个自注意力模块；以及

至少部分地基于所述推理生成输出。

2.一种系统，包括：

至少一个处理器；

至少一个存储器，所述至少一个存储器包括指令，所述指令响应于由所述至少一个处理器执行，使所述系统至少：

至少部分地基于全注意力神经网络生成推理；以及

至少部分地基于所述推理生成输出。

3.一种系统，包括：

至少一个处理器；

至少一个存储器，所述至少一个存储器包括指令，所述指令响应于由所述至少一个处理器执行，使所述系统至少：

至少部分地基于神经网络生成推理，所述神经网络包括用于执行通道处理的自注意力模块；以及

至少部分地基于所述推理生成输出。

除非另有说明或显然与上下文矛盾，否则在描述所公开的实施例的上下文中(特别是在所附权利要求的上下文中)，术语“一”和“一个”和“该”以及类似指代词的使用应被解释为涵盖单数和复数，而不是作为术语的定义。除非另有说明，否则术语“包括”、“具有”、“包含”和“含有”应被解释为开放式术语(意味着“包括但不限于”)。术语“连接”(在未经修改时，其指的是物理连接)应解释为部分或全部包含在内、附接到或连接在一起，即使有某些介入物。除非本文另外指出，否则本文中对数值范围的引用仅旨在用作分别指代落入该范围内的每个单独值的简写方法，并且每个单独值都被并入说明书中，就如同其在本文中被单独叙述一样。在至少一个实施例中，除非另外指出或与上下文矛盾，否则术语“集”(例如“项目集”)或“子集”的使用应解释为包括一个或更多个成员的非空集合。此外，除非另外指出或与上下文矛盾，否则术语相应集的“子集”不一定表示对应集的适当子集，而是子集和对应集可以相等。

除非以其他方式明确指出或与上下文明显矛盾，否则诸如“A，B和C中的至少一个”或“A，B与C中的至少一个”形式的短语之类的连接语在上下文中理解为通常用来表示项目(item)、术语(term)等，其可以是A或B或C，也可以是A和B和C集的任何非空子集。例如，在具有三个成员的集的说明性示例中，连接短语“A，B和C中的至少一个”和“A，B与C中的至少一个”是指以下任意集：{A}，{B}，{C}，{A，B}，{A，C}，{B，C}，{A，B，C}。因此，这种连接语言通常不旨在暗示某些实施例要求存在A中的至少一个，B中的至少一个和C中的至少一个中的每一个。另外，除非另有说明或与上下文矛盾，否则术语“多个”指示复数的状态(例如，“多个项目”指示多个项目)。在至少一个实施例中，多个项目中项目的数量至少为两个，但如果明确指示或通过上下文指示，则可以更多。此外，除非另有说明或从上下文中可以清楚得知，否则短语“基于”是指“至少部分地基于”而不是“仅基于”。

除非本文另外指出或与上下文明显矛盾，否则本文描述的过程的操作可以任何合适的顺序执行。在至少一个实施例中，诸如本文所述的那些过程(或其变形和/或其组合)之类的过程在配置有可执行指令的一个或更多个计算机系统的控制下执行，并且被实现为代码(例如，可执行指令，一个或更多个计算机程序或一个或更多个应用程序)，该代码由硬件或其组合在一个或更多个处理器上共同执行。在至少一个实施例中，代码以例如计算机程序的形式存储在计算机可读存储介质上，该计算机程序包括可由一个或更多个处理器执行的多个指令。在至少一个实施例中，计算机可读存储介质是非暂时性计算机可读存储介质，其排除了暂时性信号(例如，传播的瞬态电或电磁传输)，但包括暂时性信号的收发器内的非暂时性数据存储电路(例如，缓冲区、高速缓存和队列)。在至少一个实施例中，代码(例如，可执行代码或源代码)被存储在其上存储有可执行指令的一组一种或更多种非暂时性计算机可读存储介质(或用于存储可执行指令的其他存储器)上，该可执行指令在由计算机系统的一个或更多个处理器执行时(即，作为被执行的结果)，使得计算机系统执行本文所述的操作。在至少一个实施例中，一组非暂时性计算机可读存储介质包括多个非暂时性计算机可读存储介质，并且多个非暂时性计算机可读存储介质中的各个非暂时性存储介质中的一个或更多个缺少全部代码，而是多个非暂时性计算机可读存储介质共同存储全部代码。在至少一个实施例中，可执行指令被执行，以使得不同的指令由不同的处理器执行，例如，非暂时性计算机可读存储介质存储指令，并且主中央处理单元(“CPU”)执行一些指令，而图形处理单元(“GPU”)执行其他指令。在至少一个实施例中，计算机系统的不同组件具有单独的处理器，并且不同的处理器执行指令的不同子集。

在至少一个实施例中，算术逻辑单元是一组组合逻辑电路，其采用一个或更多个输入来产生结果。在至少一个实施例中，处理器使用算术逻辑单元来实现数学运算，诸如加法、减法或乘法。在至少一个实施例中，算术逻辑单元用于实现逻辑运算，例如逻辑AND/OR或XOR。在至少一个实施例中，算术逻辑单元是无状态的，并且由物理开关元件(诸如布置为形成逻辑门的半导体晶体管)制成。在至少一个实施例中，算术逻辑单元可以在内部作为具有关联时钟的有状态逻辑电路来操作。在至少一个实施例中，算术逻辑单元可以被构造为异步逻辑电路，其内部状态未保持在相关联的寄存器组中。在至少一个实施例中，处理器使用算术逻辑单元来组合存储在处理器的一个或更多个寄存器中的操作数并产生可由处理器存储在另一寄存器或存储器位置中的输出。

在至少一个实施例中，作为处理由处理器检索的指令的结果，处理器将一个或更多个输入或操作数呈现给算术逻辑单元，使算术逻辑单元至少部分地基于提供给算术逻辑单元的输入的指令代码产生结果。在至少一个实施例中，由处理器提供给ALU的指令代码至少部分地基于由处理器执行的指令。在至少一个实施例中，ALU中的组合逻辑处理输入并产生输出，该输出放置在处理器内的总线上。在至少一个实施例中，处理器在输出总线上选择目的地寄存器、存储器位置、输出设备或输出存储位置，从而对处理器进行时钟控制，使得由ALU产生的结果被发送到期望的位置。

在本申请的范围内，术语算术逻辑单元或ALU用于指代处理操作数以产生结果的任何计算逻辑电路。例如，在本文档中，术语ALU可以指浮点单元、DSP、张量核心、着色器核心、协处理器或CPU。

因此，在至少一个实施例中，计算机系统被配置为实现单独地或共同地执行本文所述的过程的操作的一个或更多个服务，并且这样的计算机系统被配置有使能执行操作的适用的硬件和/或软件。此外，实现本公开的至少一个实施例的计算机系统是单个设备，并且在另一实施例中是分布式计算机系统，其包括不同地操作的多个设备，使得分布式计算机系统执行本文所述的操作，并且使得单个设备不执行所有操作。

本文提供的任何和所有示例或示例性语言(例如，“诸如”)的使用仅旨在更好地阐明本公开的实施例，并且不对公开的范围施加限制，除非另有要求。说明书中的任何语言都不应被解释为指示任何未要求保护的要素对于实践公开内容是必不可少的。

本文引用的所有参考文献，包括出版物、专利申请和专利，均通过引用并入本文，其程度就如同每个参考文献被单独且具体地指示为通过引用并入本文并且其全部内容在本文中阐述一样。

在说明书和权利要求中，可以使用术语“耦合”和“连接”以及它们的派生词。应当理解，这些术语可能不旨在作为彼此的同义词。相反，在特定示例中，“连接”或“耦合”可用于指示两个或更多个元素彼此直接或间接物理或电接触。“耦合”也可能意味着两个或更多个元素彼此不直接接触，但仍彼此协作或交互。

除非另有明确说明，否则可以理解，在整个说明书中，诸如“处理”、“计算”、“运算”、“确定”等之类的术语，是指计算机或计算系统或类似的电子计算设备的动作和/或过程，其将计算系统的寄存器和/或存储器中表示为物理量(例如电子量)的数据操纵和/或转换为类似地表示为计算系统的存储器、寄存器或其他此类信息存储、传输或显示设备中的物理量的其他数据。

以类似的方式，术语“处理器”可以指处理来自寄存器和/或存储器的电子数据并将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。作为非限制性示例，“处理器”可以是CPU或GPU。“计算平台”可以包括一个或更多个处理器。如本文所使用的，“软件”进程可以包括例如随时间执行工作的软件和/或硬件实体，诸如任务、线程和智能代理。同样，每个进程可以指代多个进程，以顺序地或并行地、连续地或间歇地执行指令。在至少一个实施例中，术语“系统”和“方法”在本文中可以互换使用，只要系统可以体现一种或更多种方法，并且方法可以被认为是系统。

在本文档中，可以参考获得、获取、接收模拟或数字数据或将模拟或数字数据输入子系统、计算机系统或计算机实现的机器中。在至少一个实施例中，可以通过各种方式来完成获得、获取、接收或输入模拟和数字数据的过程，诸如通过接收作为函数调用或对应用程序编程接口的调用的参数的数据。在至少一个实施例中，可以通过经由串行或并行接口传输数据来完成获得、获取、接收或输入模拟或数字数据的过程。在至少一个实施例中，可以通过经由计算机网络将数据从提供实体传输到获取实体来完成获得、获取、接收或输入模拟或数字数据的过程。在至少一个实施例中，也可以参考提供、输出、传送、发送或呈现模拟或数字数据。在各种示例中，提供、输出、传送、发送或呈现模拟或数字数据的过程可以通过将数据作为函数调用的输入或输出参数、应用程序编程接口或进程间通信机制的参数进行传输来实现。

虽然本文的描述阐述了所描述的技术的示例实现，但是其他架构可以用于实现所描述的功能，并且旨在落入本公开的范围内。此外，尽管出于描述的目的在上面定义了具体的职责分配，但是根据情况，可以以不同的方式分配和划分各种功能和职责。

此外，尽管已经用特定于结构特征和/或方法动作的语言描述了主题，但是应当理解，所附权利要求所要求保护的主题不必限于所描述的特定特征或动作。而是，公开了特定的特征和动作作为实现权利要求的示例性形式。