芯片封装结构及封装方法

技术领域

本申请涉及芯片封装技术领域，具体而言，涉及一种芯片封装结构及封装方法。

背景技术

随着芯片技术的发展，为了满足用户的需求，将多个芯片一起集成在一个芯片封装结构中，同一个芯片封装结构中不同芯片的引脚的连接位置容易产生静电，为了防止静电对芯片造成损坏，需要在芯片封装结构中设置静电防护单元。

然而，随着芯片引脚密集度的增加，现有技术中的静电防护单元会增大芯片封装结构的尺寸，从而不利于小型化市场的需求。

发明内容

为了克服上述技术背景中所提及的技术问题，本申请实施例提供了一种芯片封装结构，所述芯片封装结构包括：

基板；

位于所述基板一侧的静电防护单元，所述静电防护单元可单向导通；

位于所述静电防护单元远离所述基板一侧的重布线层，所述重布线层包括芯片连接走线和固定电压走线，所述芯片连接走线和所述固定电压走线通过所述静电防护单元电连接。

在一些可能的实施方式中，所述固定电压走线包括第一电压走线和第二电压走线，所述静电防护单元包括第一防护单元和第二防护单元；

所述芯片连接走线和所述第一电压走线通过所述第一防护单元电连接，所述芯片连接走线和所述第二电压走线通过所述第二防护单元电连接；

所述第一防护单元允许电流从所述芯片连接走线流向所述第一电压走线，所述第二防护单元允许电流从所述第二电压走线流向所述芯片连接走线。

在一些可能的实施方式中，所述第一防护单元包括位于所述基板一侧的第一金属走线以及位于所述第一金属走线远离所述基板一侧的第一开关；所述第二防护单元包括位于所述基板一侧的第二金属走线以及位于所述第二金属走线远离所述基板一侧的第二开关；

所述芯片连接走线与所述第一金属走线电连接，所述第一金属走线与所述第一开关的一端电连接，所述第一电压走线与所述第一开关的另一端电连接；所述第二电压走线与所述第二金属走线电连接，所述第二金属走线与所述第二开关的一端电连接，所述芯片连接走线与所述第二开关的另一端电连接。

在一些可能的实施方式中，所述第一开关包括位于所述第一金属走线远离所述基板一侧的第一p型半导体层以及位于所述第一p型半导体层远离所述基板一侧的第一n型半导体层；所述第二开关包括位于所述第二金属走线远离所述基板一侧的第二p型半导体层以及位于所述第二p型半导体层远离所述基板一侧的第二n型半导体层；

所述第一金属走线与所述第一p型半导体层电连接，所述第一电压走线与所述第一n型半导体层电连接；所述第二金属走线与所述第二p型半导体层电连接，所述芯片连接走线与所述第二n型半导体层电连接；

优选地，所述芯片封装结构还包括位于所述基板一侧的绝缘层，所述绝缘层覆盖至少部分所述第一金属走线、至少部分所述第二金属走线、至少部分所述第一p型半导体层、至少部分所述第二p型半导体层、至少部分所述第一n型半导体层和至少部分所述第二n型半导体层；

优选地，沿垂直于所述基板的方向，在所述绝缘层上设有多个过孔，所述芯片连接走线通过所述过孔与所述第一金属走线电连接，所述第一电压走线通过所述过孔与所述第一n型半导体层电连接；所述芯片连接走线通过所述过孔与所述第二n型半导体层电连接，所述第二电压走线通过所述过孔与所述第二金属走线电连接。

在一些可能的实施方式中，所述芯片封装结构还包括位于所述绝缘层远离所述基板一侧的种子金属层，所述种子金属层包括第一种子走线、第二种子走线和第三种子走线；

所述第一电压走线通过所述第一种子走线与所述第一n型半导体层电连接；所述芯片连接走线通过所述第二种子走线分别与所述第一金属走线电连接和所述第二n型半导体层电连接，所述第二电压走线通过所述第三种子走线与所述第二金属走线电连接。

在一些可能的实施方式中，所述芯片封装结构还包括位于所述重布线层远离所述基板一侧的至少两个芯片，所述至少两个芯片通过所述芯片连接走线电连接；

优选地，所述芯片封装结构还包括位于所述重布线层远离所述基板一侧的封装层，所述封装层覆盖所述至少两个芯片。

在一些可能的实施方式中，所述第一电压走线的电压小于所述第二电压走线的电压；

优选地，所述第一电压走线包括公共接地电压走线，和/或所述第二电压走线包括电源电压走线。

在一些可能的实施方式中，本申请还提供了一种芯片封装方法，所述方法包括：

提供一基板；

在所述基板的一侧形成静电防护单元；所述静电防护单元可单向导通；

在所述静电防护单元远离所述基板的一侧形成重布线层；所述重布线层包括芯片连接走线和固定电压走线，所述芯片连接走线和所述固定电压走线通过所述静电防护单元电连接。

在一些可能的实施方式中，所述在所述基板的一侧形成静电防护单元的步骤，包括：

在所述基板的一侧形成第一防护单元和第二防护单元；

在所述静电防护单元远离所述基板的一侧形成重布线层的步骤，包括：

在所述静电防护单元远离所述基板的一侧形成相互隔离的第一电压走线、芯片连接走线和第二电压走线；所述芯片连接走线和所述第一电压走线通过所述第一防护单元电连接，所述芯片连接走线和所述第二电压走线通过所述第二防护单元电连接；所述第一防护单元允许电流从所述芯片连接走线流向所述第一电压走线，所述第二防护单元允许电流从所述第二电压走线流向所述芯片连接走线。

优选地，所述在所述静电防护单元远离所述基板的一侧形成相互隔离的第一电压走线、芯片连接走线和第二电压走线的步骤，包括：

在所述基板的一侧形成绝缘层，并在所述绝缘层上形成过孔；所述绝缘层覆盖至少部分所述第一防护单元和至少部分所述第二防护单元；

在所述绝缘层远离所述基板的一侧形成种子金属层；

在所述种子金属层远离所述基板的一侧形成图案化光刻胶；

在所述绝缘层远离所述基板的一侧形成布线金属层；

去除所述图案化光刻胶以及去除由所述图案化光刻胶暴露的所述种子金属层，以形成第一电压走线、芯片连接走线和第二电压走线。

在一些可能的实施方式中，所述在所述基板的一侧形成第一防护单元和第二防护单元的步骤，包括：

在所述基板的一侧形成第一金属走线和第二金属走线；

在所述第一金属走线远离所述基板的一侧形成第一p型半导体层，在所述第二金属走线远离所述基板的一侧形成第二p型半导体层，以及在所述第一p型半导体层远离所述基板的一侧形成第一n型半导体层，在所述第二p型半导体层远离所述基板的一侧形成第二n型半导体层；所述第一金属走线与所述第一p型半导体层电连接，所述第一电压走线与所述第一n型半导体层电连接；所述第二金属走线与所述第二p型半导体层电连接，所述芯片连接走线与所述第二n型半导体层电连接。

相对于现有技术而言，本申请具有以下有益效果：

本申请提供的一种芯片封装结构及封装方法，通过将静电防护单元设置在重布线层与基板之间，可以使静电防护单元垂直化设计，设计空间较大，从而不会增加该芯片封装结构的尺寸，进而可以满足芯片封装结构小型化市场的需求。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的芯片封装结构的截面示意图；

图2为本申请实施例提供的图1中虚线方框的具体结构示意图之一；

图3为本申请实施例提供的图1中虚线方框的具体结构示意图之二；

图4为本申请实施例提供的图1中虚线方框的具体结构示意图之三；

图5为本申请实施例提供的图1中虚线方框的具体结构示意图之四；

图6为本申请实施例提供的图5对应的静电防护单元的工作原理的电路示意图；

图7为本申请实施例提供的图1中虚线方框的具体结构示意图之五；

图8为本申请实施例提供的图1中虚线方框的具体结构示意图之六；

图9为本申请实施例提供的芯片封装结构包括封装层的截面结构示意图；

图10为本申请实施例提供的一种芯片封装方法的流程示意图；

图11为本申请实施例提供的在基板的一侧形成静电防护单元结构示意图；

图12为本申请实施例提供的在静电防护单元远离基板的一侧形成重布线层的结构示意图；

图13为本申请实施例提供的步骤S11具体执行方法的流程示意图；

图14为本申请实施例提供的在基板的一侧形成第一金属走线和第二金属走线的结构示意图；

图15为本申请实施例提供的在第一金属走线远离基板的一侧形成第一二极管和第二二极管的结构示意图；

图16为本申请实施例提供的步骤S12具体执行方法的流程示意图；

图17为本申请实施例提供的在基板的一侧形成绝缘层的结构示意图；

图18为本申请实施例提供的在绝缘层远离基板的一侧形成种子金属层的结构示意图；

图19为本申请实施例提供的在种子金属层远离基板的一侧形成图案化光刻胶的结构示意图；

图20为本申请实施例提供的在绝缘层远离基板的一侧形成布线金属层的结构示意图。

附图标记：2、基板；3、重布线层；4、芯片；5、静电防护单元；51、第一防护单元；511、第一金属走线；512、第一开关；5121、第一p型半导体层；5122、第一n型半导体层；52、第二防护单元；521、第二金属走线；522、第二开关；5221、第二p型半导体层；5222、第二n型半导体层；6、固定电压走线；61、第一电压走线；62、第二电压走线；7、芯片连接走线；8、绝缘层；81、过孔；9、第一种子走线；10、第二种子走线；11、第三种子走线；12、封装层；13、种子金属层；14、图案化光刻胶；15、布线金属层。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在不冲突的情况下，本申请的实施例中的不同特征之间可以相互结合。

本实施例提供了一种不会增加芯片封装结构尺寸的方案，下面对本实施例提供的方案进行详细阐述。

请参见图1，本实施例提供了一种芯片封装结构，该芯片封装结构包括基板2、静电防护单元5、重布线层3和至少两个芯片4。

静电防护单元5位于基板2的一侧，静电防护单元5可单向导通。单向导通是指电流主要从一个方向流向另一个方向，而不能反向流通，或反向流通的电流很小。

请参见图2，重布线层3位于静电防护单元5远离基板2的一侧，重布线层3包括芯片连接走线7和固定电压走线6，芯片连接走线7和固定电压走线6通过静电防护单元5电连接。

重布线层3的厚度一般为5um～10um，材质可以为铜，重布线层3可以为一层也可以为多层，具体地，若芯片4的引脚的数量比较少，则可以只设计一层重布线层3，若芯片4的引脚的数量比较多，则需要设计多层重布线层3。比如，重布线层3可以设置为两层，则外部的信号线有的通过第一层重布线层3输入给芯片4，有的通过第二层重布线层3输入给芯片4。

至少两个芯片4位于重布线层3远离基板2的一侧，至少两个芯片4通过芯片连接走线7电连接。

芯片连接走线7和固定电压走线6同层设置，固定电压走线6的电压固定或者电压的波动很小，固定电压走线6具有释放静电的作用。至少两个芯片4的引脚与芯片连接走线7电连接，因此芯片4、芯片连接走线7、静电防护单元5和固定电压走线6依次电连接。当两个芯片4的引脚连接的芯片连接走线7处产生静电时，静电会依次传递至静电防护单元5和固定电压走线6，静电最终在固定电压走线6处释放，从而可以防止芯片4被静电损坏。

其中，静电防护单元5位于基板2和重布线层3之间，静电防护单元5设置在重布线层3的下方，设计空间较大，因此不会增加该芯片封装结构的尺寸。

基于上述设计，通过将静电防护单元5设置在重布线层3与基板2之间，可以使静电防护单元5垂直化设计，设计空间较大，从而不会增加该芯片封装结构的尺寸，进而可以满足芯片封装结构小型化市场的需求。

在一些可能的实施方式中，请参见图3，固定电压走线6包括第一电压走线61和第二电压走线62，静电防护单元5包括第一防护单元51和第二防护单元52；芯片连接走线7和第一电压走线61通过第一防护单元51电连接，芯片连接走线7和第二电压走线62通过第二防护单元52电连接；第一防护单元51允许电流从芯片连接走线7流向第一电压走线61，第二防护单元52允许电流从第二电压走线62流向芯片连接走线7。

第一防护单元51和第二防护单元52同层设置，且设置在重布线层3靠近基板2的一侧，如此，设置第一防护单元51和第二防护单元52的设置空间较大，从而不会增加该芯片防护结构的尺寸。

当两个芯片4的引脚连接的芯片连接走线7处产生正压静电时，正压静电通过第一防护单元51到达第一电压走线61，通过第一电压走线61将正压静电释放。当两个芯片4的引脚连接的芯片连接走线7处产生负压静电时，负压静电通过第二防护单元52到达第二电压走线62，通过第二电压走线62将负压静电释放。如此，通过设计第一防护单元51和第二防护单元52，可以对不同类型的静电分别进行处理，从而可以更容易将芯片4产生的静电释放，进而可以提高对芯片的防护效果。

在一些可能的实施方式中，请参见图4，第一防护单元51包括位于基板2一侧的第一金属走线511以及位于第一金属走线511远离基板2一侧的第一开关512；第二防护单元52包括位于基板2一侧的第二金属走线521以及位于第二金属走线521远离基板2一侧的第二开关522；芯片连接走线7与第一金属走线511电连接，第一金属走线511与第一开关512的一端电连接，第一电压走线61与第一开关512的另一端电连接；第二电压走线62与第二金属走线521电连接，第二金属走线521与第二开关522的一端电连接，芯片连接走线7与第二开关522的另一端电连接。

通过第一开关512可以允许正电流从芯片连接走线7流向第一电压走线61，通过第二开关522可以允许负电流从芯片连接走线7流向第二电压走线62。如此，通过第一开关512可以更便于正压静电流向第一电压走线61被释放，通过第二开关522可以更便于负压静电流向第二电压走线62被释放。

在一些可能的实施方式中，请参见图5，第一开关512包括位于第一金属走线511远离基板2一侧的第一p型半导体层5121以及位于第一p型半导体层5121远离基板2一侧的第一n型半导体层5122；第二开关522包括位于第二金属走线521远离基板2一侧的第二p型半导体层5221以及位于第二p型半导体层5221远离基板2一侧的第二n型半导体层5222；第一金属走线511与第一p型半导体层5121电连接，第一电压走线61与第一n型半导体层5122电连接；第二金属走线521与第二p型半导体层5221电连接，芯片连接走线7与第二n型半导体层5222电连接。

请参见图6，第一p型半导体层5121和第一n型半导体层5122形成第一二极管P1，第二p型半导体层5221和第二n型半导体层5222形成第二二极管P2，第一二极管P1和第二二极管P2均具有单向导电的特性。

由于第一二极管P1和第二二极管P2的电阻较大，且第一电压走线61和第二电压走线62均为恒电压，第一电压走线61和第二电压走线62间的压差较小，也不会产生瞬时较高的压差，因此第一电压走线61和第二电压走线62不会导通。

当两个芯片4的引脚连接的芯片引脚处产生瞬时较高的正压静电时，正压静电通过芯片连接走线7和第一金属走线511到达第一二极管P1，第一二极管P1导通，正压静电通过第一二极管P1后到达第一电压走线61将正压静电释放。当两个芯片4的引脚连接的芯片引脚处产生瞬时较高的负压静电时，负压静电通过芯片连接走线7和第二金属走线521到达第二二极管P2，第二二极管P2导通，负压静电通过第二二极管P2后到达第二电压走线62将负压静电释放。如此，通过设计第一二极管P1更便于将正压静电导通至第一电压走线61，通过设计第二二极管P2更便于将负压静电导通至第二电压走线62，从而可以更容易将芯片产生的静电释放。

优选地，请参见图7，芯片封装结构还包括位于基板2一侧的绝缘层8，绝缘层8覆盖至少部分第一金属走线511、至少部分第二金属走线521、至少部分第一p型半导体层5121、至少部分第二p型半导体层5221、至少部分第一n型半导体层5122和至少部分第二n型半导体层5222。

绝缘层8可以防止第一金属走线511和第二金属走线521间短路，还可以对第一电压走线61、芯片连接走线7和第二电压走线62等起到支撑作用，从而更便于设置第一电压走线61、芯片连接走线7和第二电压走线62等。

优选地，请再次参见图7，沿垂直于基板2的方向，在绝缘层8上设有多个过孔，芯片连接走线7通过过孔与第一金属走线511电连接，第一电压走线61通过过孔与第一n型半导体层5122电连接；芯片连接走线7通过过孔与第二n型半导体层5222电连接，第二电压走线62通过过孔与第二金属走线521电连接。

可以通过刻蚀的方式在需要将不同层的金属或半导体层连接的绝缘层8的位置开设过孔，通过过孔可以更方便将不同层的芯片连接走线7与第一金属走线511电连接，将不同层的第一电压走线61与第一n型半导体层5122电连接；将不同层的芯片连接走线7与第二n型半导体层5222电连接，将不同层的第二电压走线62与第二金属走线521电连接。

在一些可能的实施方式中，请参见图8，芯片封装结构还包括位于绝缘层8远离基板2一侧的种子金属层13，种子金属层13包括第一种子走线9、第二种子走线10和第三种子走线11；第一电压走线61通过第一种子走线9与第一n型半导体层5122电连接；芯片连接走线7通过第二种子走线10分别与第一金属走线511电连接和第二n型半导体层5222电连接，第二电压走线62通过第三种子走线11与第二金属走线521电连接。

第一电压走线61、芯片连接走线7和第二电压走线62不容易直接设置在绝缘层8上，容易使第一电压走线61、芯片连接走线7和第二电压走线62脱落。因此，在绝缘层8远离基板2的一侧先设置同层的第一种子走线9、第二种子走线10和第三种子走线11，然后在第一种子走线9远离基板2的一侧设置第一电压走线61，在第二种子走线10远离基板2的一侧设置芯片连接走线7，在第三种子走线11远离基板2的一侧设置第二电压走线62。如此，可以使第一电压走线61更牢固地设置在第一种子走线9上，使芯片连接走线7更牢固地设置在第二种子走线10上，使第二电压走线62更牢固地设置在第三种子走线11上。

在一些可能的实施方式中，请参见图9，芯片封装结构还包括位于重布线层3远离基板2一侧的封装层12，封装层12覆盖至少两个芯片4。封装层12的材料可以为环氧树脂模塑材料，封装层12可以将至少两个芯片4以及各金属走线等进行封装，从而可以使芯片4以及各金属走线不容易被外界的水氧侵蚀，从而可以提高芯片的使用寿命。

在一些可能的实施方式中，请再次参见图6，第一电压走线61的电压小于第二电压走线62的电压。第一电压走线61可以为公共接地电压走线(VSS)，第二电压走线62可以为电源电压走线(VDD)。由于第一电压走线61的电压小于第二电压走线62的电压，因此，当芯片4连接的引脚处产生正压静电时，正压静电到达图6中的N2点，然后通过第一二极管P1到达图6中的N3点，再达到第一电压走线61将正压静电释放；当芯片连接的引脚处产生负压静电时，负压静电到达图6中的N2点，然后通过第二二极管P2到达图6中的N1点，再达到第二电压走线62将负压静电释放。

在一些可能的实施方式中，请参见图10，本申请还提供了一种芯片封装方法，方法包括：

S10：提供一基板2。

本实施例中的基板2可以包括承载板、临时键合层和缓冲层，其中，承载板的材料可以为玻璃、金属和有机材料等；临时键合层的材料可以为聚酰亚胺、热释放层和激光诱导释放层等；缓冲层的材料可以为氧化硅和氮化硅等无机绝缘薄膜中的一种或任意组合的复合薄膜。

S11：在基板2的一侧形成静电防护单元5；静电防护单元5可单向导通。

请参见图11，单向导通是指电流主要从一个方向流向另一个方向，而不能反向流通，或反向流通的电流很小。

S12：在静电防护单元5远离基板2的一侧形成重布线层3；重布线层3包括芯片连接走线7和固定电压走线6，芯片连接走线7和固定电压走线6通过静电防护单元5电连接。

请参见图12，在静电防护单元5远离基板2的一侧形成重布线层3。芯片连接走线7和固定电压走线6同层设置，固定电压走线6的电压固定或者电压的波动很小，固定电压走线6具有释放静电的作用。重布线层3的厚度一般为5um～10um，材质可以为铜，重布线层3可以为一层也可以为多层，具体地，若芯片4的引脚的数量比较少，则可以只设计一层重布线层3，若芯片4的引脚的数量比较多，则需要设计多层重布线层3。比如，重布线层3可以设置为两层，则外部的信号线有的通过第一层重布线层3输入给芯片4，有的通过第二层重布线层3输入给芯片4。

在一些实施例中，在重布线层3远离基板2的一侧安装至少两个芯片4；至少两个芯片4通过芯片连接走线7电连接。

至少两个芯片4的引脚与芯片连接走线7电连接，以在重布线层3远离基板2的一侧安装至少两个芯片4，形成如图1所示的结构。芯片4、芯片连接走线7、静电防护单元5和固定电压走线6依次电连接。当两个芯片4的引脚连接的芯片连接走线7处产生静电时，静电会依次传递至芯片连接走线7、静电防护单元5和固定电压走线6，静电最终在固定电压走线6处释放，从而可以防止芯片被静电损坏。

本实施例中，通过上述方法，将静电防护单元5设置在重布线层3与基板2之间，可以使静电防护单元5垂直化设计，设计空间较大，从而不会增加该芯片封装结构的尺寸，进而可以满足芯片封装结构小型化市场的需求。并且通过面板级扇出封装，利用面板工艺中的薄膜器件制备技术更容易集成静电防护单元5。

在一些可能的实施方式中，在基板2的一侧形成静电防护单元5的步骤包括：在基板2的一侧形成第一防护单元51和第二防护单元52；

在静电防护单元5远离基板2的一侧形成重布线层3的步骤，包括：在静电防护单元5远离基板2的一侧形成相互隔离的第一电压走线61、芯片连接走线7和第二电压走线62；芯片连接走线7和第一电压走线61通过第一防护单元51电连接，芯片连接走线7和第二电压走线62通过第二防护单元52电连接；第一防护单元51允许电流从芯片连接走线7流向第一电压走线61，第二防护单元52允许电流从第二电压走线62流向芯片连接走线7。

第一防护单元51和第二防护单元52同层设置，且设置在重布线层3靠近基板2的一侧，如此，设置第一防护单元51和第二防护单元52的设置空间较大，从而不会增加该芯片防护结构的尺寸。

当两个芯片4的引脚连接的芯片连接走线7处产生正压静电时，正压静电通过第一防护单元51到达第一电压走线61，通过第一电压走线61将正压静电释放。当两个芯片4的引脚连接的芯片连接走线7处产生负压静电时，负压静电通过第二防护单元52到达第二电压走线62，通过第二电压走线62将负压静电释放。如此，通过设计第一防护单元51和第二防护单元52，可以对不同类型的静电分别进行处理，从而可以更容易将芯片产生的静电释放，进而可以提高对芯片的防护效果。

在一些可能的实施方式中，请参见图13，在基板2的一侧形成第一防护单元51和第二防护单元52的步骤，包括：

S111：在基板2的一侧形成第一金属走线511和第二金属走线521。

请参见图14，采用物理气相沉积整面连接金属层，再采用光刻胶涂布、曝光、显影、刻蚀和去胶工艺形成所需的第一金属走线511和第二金属走线521。第一金属走线511和第二金属走线521的材料可以为钛、钼和铝等金属中的一种或多种金属的复合层，刻蚀工艺优先采用干法刻蚀。

S112：在第一金属走线511远离基板2的一侧形成第一p型半导体层5121，在第二金属走线521远离基板2的一侧形成第二p型半导体层5221，以及在第一p型半导体层5121远离基板2的一侧形成第一n型半导体层5122，在第二p型半导体层5221远离基板2的一侧形成第二n型半导体层5222；第一金属走线511与第一p型半导体层5121电连接，第一电压走线61与第一n型半导体层5122电连接；第二金属走线521与第二p型半导体层5221电连接，芯片连接走线7与第二n型半导体层5222电连接。

采用等离子体化学气相沉积的方式连续沉积一层p型半导体层和一层n型半导体层。具体实现方式为先制备一层p型半导体层，沉积反应的气体为SiH

通过上述方法形成的第一n型半导体层5122和第一p型半导体层5121可以组成第一二极管P1，第二n型半导体层5222和第二p型半导体层5221可以组成第二二极管P2，第一二极管P1和第二二极管P2的电阻较大，且第一电压走线61和第二电压走线62均为恒电压，第一电压走线61和第二电压走线62间的压差较小，也不会产生瞬时较高的压差，因此第一电压走线61和第二电压走线62不会导通。并且利用化学气相沉积连续沉积工艺制备第一p型半导体层5121、第二p型半导体层5221、第一n型半导体层5122和第二n型半导体层5222，工艺较为简单。

当两个芯片4的引脚连接的芯片引脚处产生瞬时较高的正压静电时，正压静电通过芯片连接走线7和第一金属走线511到达第一二极管P1，第一二极管P1导通，正压静电通过第一二极管P1后到达第一电压走线61将正压静电释放。当两个芯片4的引脚连接的芯片引脚处产生瞬时较高的负压静电时，负压静电通过芯片连接走线7和第二金属走线521到达第二二极管P2，第二二极管P2导通，负压静电通过第二二极管P2后到达第二电压走线62将负压静电释放。如此，通过设计第一二极管P1更便于将正压静电导通至第一电压走线61，通过设计第二二极管P2更便于将负压静电导通至第二电压走线62，从而可以更容易将芯片产生的静电释放。

在一些可能的实施方式中，请参见图16，在静电防护单元5远离基板2的一侧形成重布线层3的步骤包括：

S121：在基板2的一侧形成绝缘层8，并在绝缘层8上形成过孔81；绝缘层8覆盖至少部分第一金属走线511、至少部分第二金属走线521、至少部分第一p型半导体层5121、至少部分第二p型半导体层5221、至少部分第一n型半导体层5122和至少部分第二n型半导体层5222。

请参见图17，可以通过化学气相沉积或涂布工艺形成绝缘层8，绝缘层8的材料可以为氧化硅、氮化硅、三氧化二铝、氧化铪等无机材料和聚酰亚胺类等有机材料，然后通过光刻工艺形成所需的过孔81。

S122：在绝缘层8远离基板2的一侧形成种子金属层13。

请参见图18，采用物理气相沉积工艺在绝缘层8远离基板2的一侧形成种子金属层13，种子金属层13是后续重布线层3制备工艺的基础，种子金属层13一般采用钛、钼和铜等。

S123：在种子金属层13远离基板2的一侧形成图案化光刻胶14。

请参见图19，先在种子金属层13远离基板2的一侧形成一层光刻胶，然后通过曝光、显影等形成图案化光刻胶14，图案化光刻胶14的厚度一般为10um～15um。

S124：在绝缘层8远离基板2的一侧形成布线金属层15。

请参见图20，在绝缘层8远离基板2一侧的图案化光刻胶14开窗区域电镀沉积布线金属层15，布线金属层15的材质可以为铜金属，布线金属层15的厚度一般为5um～8um。

S125：去除图案化光刻胶14以及去除由图案化光刻胶14暴露的种子金属层13，以形成第一电压走线61、芯片连接走线7和第二电压走线62。

去除图案化光刻胶14后，暴露的种子金属层13采用湿法刻蚀进行去除，去除图案化光刻胶14和由图案化光刻胶14暴露的种子金属层13后，剩余的种子金属层13包括第一电压走线61、芯片连接走线7和第二电压走线62，最终形成如图8所示的结构。

通过上述方法，可以将静电防护单元5与重布线层3一起形成，从而可以简化工艺，且可以更便于制备第一电压走线61、芯片连接走线7和第二电压走线62。通过将静电防护单元5设置在重布线层3与基板2之间，可以使静电防护单元5垂直化设计，设计空间较大，从而不会增加该芯片封装结构的尺寸，进而可以满足芯片封装结构小型化市场的需求。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。