一种数据传输系统及延迟值自动获取方法

技术领域

本申请涉及通信技术领域，特别是涉及一种数据传输系统及延迟值自动获取方法。

背景技术

在串行同步通信的场景下，通信总线的时钟线相对于数据线存在延迟，以上升沿采集为例：在上升沿采集中包括有建立时间(Tsu)和保持时间(Thd)，如图1所示，图1中clk1为时钟信号，D1为数据信号，bit0为实际传输的数据，其中：

Tsu为：时钟上升沿到来之前，输入端的数据已经到来并稳定持续的时间间隔；

Thd为：时钟上升沿到来之后，输入端的数据继续保持稳定并持续的时间间隔。

简单来说，建立时间表示“预先准备”，保持时间表示“事后不变”。

在接收端，当数据在时钟上升沿到来之前和之后的一段时间内都能保持稳定，则认为该数据在当前上升沿能被正确采集到。数据接收端时钟上升沿位置相对于数据中心点位置的延迟就是通信接口中时钟线相对于数据线的延迟，称之为clkdelay，clkdelay值会影响到接收端采集数据的准确性，如果上升沿位置与被采集数据中心点位置偏差过大，则可能采集到的错误的数据。

现有技术在设备出厂前测试一个clkdelay值，并将测试好的clkdelay值设定为该设备的唯一的且不可调整的clkdelay值，而在设备出厂后如果设备线路发生改变，设备出厂前设定的clkdelay值有可能是不合理的，若继续以这个clkdelay值作为所有主板的最终值是是会造成数据传输错误的。

因此，如何确定clkdelay值成为亟需解决的问题。

发明内容

本申请实施例的目的在于提供一种数据传输系统及延迟值自动获取方法，以实现在使用设备时，自动确定时钟线相对于数据线的延迟值。具体技术方案如下：

第一方面，本申请实施例提供了一种数据传输系统，所述系统包括：

AD芯片，SOC芯片，数据通信总线；所述AD芯片包括延迟锁相环模块；所述AD芯片包括至少一个接口，针对每一个接口对应一个数据通信总线；其中，所述数据通信总线包括时钟线和数据线，所述AD芯片通过所述接口及所述数据通信总线与所述SOC芯片进行通信连接；

所述AD芯片用于：针对待测试接口，从预设延迟区间选择一个延迟值，作为所述待测试接口的第一延迟值，所述第一延迟值表示时钟线相对于所述数据线的通信延迟；

所述AD芯片用于通过所述待测试接口和所述数据线发送第一测试数据至所述SOC芯片，利用所述延迟锁相环模块基于所述第一延迟值生成时钟信号，通过所述时钟线发送所述时钟信号至所述SOC芯片；

所述SOC芯片用于基于接收到的时钟信号接收所述AD芯片发送的第一测试数据，得到第二测试数据，并通过所述数据线将所述第二测试数据经由所述待测试接口返回给所述AD芯片，通过所述时钟线发送所述时钟信号至所述AD芯片；

所述AD芯片用于基于接收到的时钟信号接收所述SOC芯片返回的第二测试数据，得到第三测试数据，并将所述第三测试数据与所述第一测试数据进行比对，在所述第三测试数据与所述第一测试数据相同的情况下，确定所述第一延迟值是所述待测试接口的目标延迟值，在所述第三测试数据与所述第一测试数据不相同的情况下，确定所述第一延迟值不是所述待测试接口的目标延迟值。

在一种可能的实施方式中，所述AD芯片还用于：

在所述第三测试数据与所述第一测试数据相同的情况下，确定所述第一延迟值是所述待测试接口的目标延迟值的步骤之后，从所述预设延迟区间选择另一个延迟值，作为所述待测试接口的第一延迟值，并返回步骤所述AD芯片通过所述待测试接口和所述数据线发送第一测试数据至所述SOC芯片，通过所述时钟线发送时钟信号至所述SOC芯片继续执行，直至遍历完所述预设延迟区间，得到一个或多个所述目标延迟值；

所述AD芯片基于预设第一规则从多个所述目标延迟值确定最优目标延迟值，将所述最优目标延迟值作为所述待测试接口的时钟线相对于数据线的目标延迟值，以使所述AD芯片基于所述目标延迟值通过所述待测试接口发送待发送数据。

在一种可能的实施方式中，所述AD芯片具体用于：

将多个所述目标延迟值的中位数作为最优目标延迟值。

在一种可能的实施方式中，在所述AD芯片上电启动，且未通过所述数据线发送第一测试数据至所述SOC芯片之前，所述AD芯片用于从预设延迟区间选择一个延迟值，作为所述待测试接口的第一延迟值。

在一种可能的实施方式中，在所述第三测试数据与所述第一测试数据相同的情况下，确定所述第一延迟值是所述待测试接口的目标延迟值之后；

所述AD芯片还用于：从所述预设延迟区间选择另一个延迟值，作为所述待测试接口的第一延迟值，并返回步骤所述AD芯片通过所述待测试接口和所述数据线发送第一测试数据至所述SOC芯片，通过所述时钟线发送时钟信号至所述SOC芯片继续执行，直至遍历完所述预设延迟区间，得到一组目标延迟值；

重复执行上述遍历过程，得到预设数量组目标延迟值；

所述AD芯片基于预设第二规则从所述预设数量组目标延迟值中确定最优目标延迟值，将所述最优目标延迟值作为所述时钟线相对于所述数据线的目标延迟值，以使所述AD芯片基于所述目标延迟值通过所述待测试接口发送待发送数据。

在一种可能的实施方式中，所述AD芯片具体用于：

对所述预设数量组目标延迟值取交集；

从所述交集中选择一个目标延迟值作为最优目标延迟值。

在一种可能的实施方式中，所述AD芯片包括至少一个高清信号接口，至少1个超高清信号接口。

第二方面，本申请实施例提供了一种延迟值自动获取方法，应用于数据传输系统，所述数据传输系统包括AD芯片，SOC芯片，数据通信总线，所述AD芯片包括至少一个接口，针对每一个接口对应一个数据通信总线；其中，所述数据通信总线包括时钟线和数据线，所述AD芯片通过所述接口和所述SOC芯片通过所述数据通信总线进行通信连接，所述AD芯片包括延迟锁相环模块；所述方法包括：

所述AD芯片针对待测试接口，从预设延迟区间选择一个延迟值，作为所述待测试接口的第一延迟值，所述第一延迟值表示时钟线相对于所述数据线的通信延迟；

所述AD芯片通过所述待测试接口和所述数据线发送第一测试数据至所述SOC芯片，利用所述延迟锁相环模块基于所述第一延迟值生成时钟信号，通过所述时钟线发送所述时钟信号至所述SOC芯片；

所述SOC芯片基于接收到的时钟信号接收所述AD芯片发送的第一测试数据，得到第二测试数据，并通过所述数据线将所述第二测试数据经由所述待测试接口返回给所述AD芯片，通过所述时钟线发送所述时钟信号至所述AD芯片；

所述AD芯片基于接收到的时钟信号接收所述SOC芯片返回的第二测试数据，得到第三测试数据，并将所述第三测试数据与所述第一测试数据进行比对，在所述第三测试数据与所述第一测试数据相同的情况下，确定所述第一延迟值是所述待测试接口的目标延迟值，在所述第三测试数据与所述第一测试数据不相同的情况下，确定所述第一延迟值不是所述待测试接口的目标延迟值。

在一种可能的实施方式中，所述方法还包括：

所述AD芯片在所述第三测试数据与所述第一测试数据相同的情况下，确定所述第一延迟值是所述待测试接口的目标延迟值的步骤之后，从所述预设延迟区间选择另一个延迟值，作为所述待测试接口的第一延迟值，并返回步骤所述AD芯片通过所述待测试接口和所述数据线发送第一测试数据至所述SOC芯片，通过所述时钟线发送时钟信号至所述SOC芯片继续执行，直至遍历完所述预设延迟区间，得到一个或多个所述目标延迟值；

所述AD芯片基于预设第一规则从多个所述目标延迟值确定最优目标延迟值，将所述最优目标延迟值作为所述待测试接口的时钟线相对于数据线的目标延迟值，以使所述AD芯片基于所述目标延迟值通过所述待测试接口发送待发送数据。

在一种可能的实施方式中，所述AD芯片基于预设第一规则从多个所述目标延迟值确定最优目标延迟值，包括：

将多个所述目标延迟值的中位数作为最优目标延迟值。

在一种可能的实施方式中，所述AD芯片针对待测试接口，从预设延迟区间选择一个延迟值，作为所述待测试接口的第一延迟值，包括：

所述AD芯片在所述AD芯片上电启动，且未通过所述数据线发送第一测试数据至所述SOC芯片之前，从预设延迟区间选择一个延迟值，作为所述待测试接口的第一延迟值。

在一种可能的实施方式中，所述方法还包括：

所述AD芯片在所述第三测试数据与所述第一测试数据相同的情况下，确定所述第一延迟值是所述待测试接口的目标延迟值的步骤之后；

从所述预设延迟区间选择另一个延迟值，作为所述待测试接口的第一延迟值，并返回步骤所述AD芯片通过所述待测试接口和所述数据线发送第一测试数据至所述SOC芯片，通过所述时钟线发送时钟信号至所述SOC芯片继续执行，直至遍历完所述预设延迟区间，得到一组目标延迟值；

重复执行上述遍历过程，得到预设数量组目标延迟值；

所述AD芯片基于预设第二规则从所述预设数量组目标延迟值中确定最优目标延迟值，将所述最优目标延迟值作为所述时钟线相对于所述数据线的目标延迟值，以使所述AD芯片基于所述目标延迟值通过所述待测试接口发送待发送数据。

在一种可能的实施方式中，所述AD芯片基于预设第二规则从所述预设数量组目标延迟值中确定最优目标延迟值，包括：

对所述预设数量组目标延迟值取交集；

从所述交集中选择一个目标延迟值作为最优目标延迟值。

本申请实施例有益效果：

本申请实施例提供的一种延迟值自动获取方法及数据传输系统，针对待测试接口，AD芯片基于预设延迟区间确定时钟线相对于数据线的第一延迟值，然后AD芯片通过数据线发送第一测试数据至SOC芯片，利用延迟锁相环模块基于第一延迟值生成时钟信号，通过时钟线发送时钟信号至SOC芯片，SOC芯片基于接收到的时钟信号接收AD芯片发送的第一测试数据，得到第二测试数据，并通过数据线将第二测试数据返回给AD芯片，AD芯片将接收到的测试数据与自身发出的第一测试数据进行比对，在两者相同的情况下，确定第一延迟值是目标延迟值，如此在使用AD芯片时，可以自动确定待测试接口的时钟线相对于数据线的延迟值，而且因为是设备自动进行测试得到的延迟值，不仅大大提高测试效率，省去人工测试的繁琐步骤，准确性更高。基于此目标延迟值可以抵消硬件走线等原因导致的时钟线与数据线之间的延迟，提高采集数据的准确性。

当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。

图1为相关技术中建立时间及保持时间的一种示意图；

图2-1为本申请实施例提供的数据传输系统的第一种结构示意图；

图2-2为本申请实施例提供的数据传输系统的第二种结构示意图；

图3为本申请实施例提供的延迟值自动获取方法的第一种流程示意图；

图4为本申请实施例提供的延迟值自动获取方法的第二种流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。

首先，对本申请实施例中涉及的术语进行解释：

BT656：一种数据传输协议，包含数据线和时钟线。

clkdelay：数据通信总线中时钟线相对于数据线的延迟。

AD芯片：文中指DVR上用于将模拟信号转换为数字信号的芯片。

SOC芯片：文中指DVR上与AD芯片对接的主芯片。

AD芯片与SOC芯片之间的数据通信总线在PCB（Printed Circuit Board，印制电路板）上的走线长度以及数据通信总线的外围电路都可能对数据线上的信号传输造成影响，导致接收端接收到的数据与发送端发送的数据出现偏差，因此，只要硬件电路上有修改，都需要重新确定数据通信总线的时钟线相对于数据线的延迟值，以使得接收端准确接收送端发送的数据。

为此，本申请实施例公开了一种数据传输系统及一种延迟值自动获取方法，以下分别进行说明。

首先，本申请实施例提供了一种数据传输系统，参见图2-1，图2-1为本申请实施例的数据传输系统的第一种示意图，该系统包括

AD芯片110，SOC芯片120，数据通信总线130； AD芯片110包括延迟锁相环模块；上述AD芯片110包括至少一个接口，每一个接口对应一个数据通信总线；其中，数据通信总线130包括时钟线131和数据线132，上述AD芯片110通过上述接口及上述数据通信总线130，与上述SOC芯片120进行通信连接；

上述AD芯片110用于针对待测试接口，从预设延迟区间选择一个延迟值，作为上述待测试接口的第一延迟值，上述第一延迟值表示时钟线相对于上述数据线的通信延迟；

上述AD芯片110用于通过上述待测试接口和上述数据线发送第一测试数据至上述SOC芯片120，利用上述延迟锁相环模块基于上述第一延迟值生成时钟信号，通过上述时钟线发送上述时钟信号至上述SOC芯片120；

上述SOC芯片120用于基于接收到的时钟信号接收上述AD芯片110发送的第一测试数据，得到第二测试数据，并通过上述数据线将上述第二测试数据经由上述待测试接口返回给上述AD芯片110，通过上述时钟线发送上述时钟信号至上述AD芯片110；

上述AD芯片110用于基于接收到的时钟信号接收上述SOC芯片返回的第二测试数据，得到第三测试数据，并将上述第三测试数据与上述第一测试数据进行比对，在上述第三测试数据与上述第一测试数据相同的情况下，确定上述第一延迟值是上述待测试接口的目标延迟值，在上述第三测试数据与上述第一测试数据不相同的情况下，确定上述第一延迟值不是上述待测试接口的目标延迟值。

AD芯片一般包括多个不同的接口，例如，AD芯片包括多个高清接口和多个超高清接口，示例性的，AD芯片包括2个高清接口和4个超高清接口。数据通信总线包括有时钟线和数据线，AD芯片和SOC芯片通过数据通信总线进行通信连接，SOC芯片存在与AD芯片的接口对应的接口，示例性的，AD芯片包括第一端通信端口，SOC芯片包括第二端通信端口，数据通信总线的一端连接第一端通信端口，数据通信总线的另一端连接第二端通信端口。

预设延迟区间可以基于实际情况进行设定，一个例子中，预设延迟区间中的延迟值均是整数，例如，预设延迟区间对应到寄存器是0-100，或者0-200，延迟值增加一个数值，会使AD的时钟线变化预设数量个皮秒，例如延迟值增加1，则AD的时钟线±1个皮秒。

若确定通过一个接口传输数据，该传输数据的接口为待测试接口，确定待测试接口的方式可以是AD芯片基于待发送数据的格式确定的，也可以是用户通过预设接口指定的，具体不作限定。

需要先确定待测试接口的延迟值，延迟值指的是时钟线相对于数据线的通信延迟。AD芯片可以从预设延迟区间确定出一个值，作为时钟线相对于数据线的第一延迟值，示例性的，AD芯片可以从预设延迟区间中随机抽取一个值作为时钟线相对于数据线的第一延迟值，也可以按照预设规则进行抽取，例如，按照从小到大的顺序依次进行抽取，或者按照从大到小的顺序依次进行抽取，具体可以基于实际情况进行确定。

确定时钟线相对于数据线的第一延迟值之后，AD芯片通过数据线发送第一测试数据至SOC芯片，其中，第一测试数据可以为任意形式的数据，例如，第一测试数据为1010101010101010……交替的高低电平信号，利用DLL (Delay Locked Loop，延迟锁相环)模块基于第一延迟值生成时钟信号，然后AD芯片通过时钟线发送时钟信号至SOC芯片，SOC芯片基于接收到的时钟信号接收AD芯片发送的第一测试数据，得到第二测试数据，并通过数据线将第二测试数据经由待测试接口返回给AD芯片，通过时钟线发送时钟信号至AD芯片，AD芯片基于接收到的时钟信号接收SOC芯片返回的第二测试数据，得到第三测试数据，并将第三测试数据与第一测试数据进行比对，在第三测试数据与第一测试数据相同的情况下，确定第一延迟值是目标延迟值，在第三测试数据与第一测试数据不相同的情况下，确定第一延迟值不是目标延迟值。

进一步的，在第三测试数据与第一测试数据不相同的情况下，确定第一延迟值不是目标延迟值的情况下， AD芯片基于预设延迟区间重新确定时钟线相对于上述数据线的第一延迟值，即，从预设延迟区间选择另一个延迟值，作为待测试接口的第一延迟值，并返回步骤AD芯片通过待测试接口和数据线发送第一测试数据至SOC芯片，利用延迟锁相环模块基于第一延迟值生成时钟信号，通过时钟线发送时钟信号至SOC芯片。在得到目标延迟值之后，在AD芯片确定通过待测试接口传输待发送数据时，可以基于目标延迟值通过待测试接口传输待发送数据。

针对待测试接口，AD芯片基于预设延迟区间确定时钟线相对于数据线的第一延迟值，然后AD芯片通过数据线发送第一测试数据至SOC芯片，利用延迟锁相环模块基于第一延迟值生成时钟信号，通过时钟线发送时钟信号至SOC芯片，SOC芯片基于接收到的时钟信号接收AD芯片发送的第一测试数据，得到第二测试数据，并通过数据线将第二测试数据返回给AD芯片，AD芯片将接收到的测试数据与自身发出的第一测试数据进行比对，在两者相同的情况下，确定第一延迟值是目标延迟值，如此在使用AD芯片时，可以自动确定待测试接口的时钟线相对于数据线的延迟值，而且因为是设备自动进行测试得到的延迟值，不仅大大提高测试效率，省去人工测试的繁琐步骤，准确性更高。基于此目标延迟值可以抵消硬件走线等原因导致的时钟线与数据线之间的延迟，提高采集数据的准确性。

在一种可能的实施方式中，上述AD芯片还用于：

在上述第三测试数据与上述第一测试数据相同的情况下，确定上述第一延迟值是上述待测试接口的目标延迟值的步骤之后，从上述预设延迟区间选择另一个延迟值，作为上述待测试接口的第一延迟值，并返回步骤上述AD芯片通过上述待测试接口和上述数据线发送第一测试数据至上述SOC芯片，通过上述时钟线发送时钟信号至上述SOC芯片继续执行，直至遍历完上述预设延迟区间，得到一个或多个上述目标延迟值；

上述AD芯片基于预设第一规则从多个上述目标延迟值确定最优目标延迟值，将上述最优目标延迟值作为上述待测试接口的时钟线相对于数据线的目标延迟值，以使上述AD芯片基于上述目标延迟值通过上述待测试接口发送待发送数据。

在两者相同的情况下，确定第一延迟值是目标延迟值之后，可以从预设延迟区间中确定时钟线相对于数据线的新的第一延迟值，其中，可以基于预设延迟区间随机将不同于其他延迟值更新为第一延迟值，也可以按照预设的遍历规则确定第一延时值，例如，可以将第一延迟值的下一个值更新为第一延时值，也可以将第一延迟值的上一个值更新为第一延时值，具体基于实际情况进行设定，在此不作限定。

遍历完预设延迟区间，得到全部的目标延迟值，然后再从全部的目标延迟值确定最优目标延迟值，示例性的，可以将全部的目标延迟值的中位数，作为最优目标延迟值。然后使得AD芯片基于目标延迟值通过待测试接口发送待发送数据。

在一种可能的实施方式中，上述AD芯片具体用于：

在上述AD芯片上电启动，且未通过上述数据线发送第一测试数据至上述SOC芯片之前，上述AD芯片用于从预设延迟区间选择一个延迟值，作为上述待测试接口的第一延迟值。

每当设备重启，均重新确定目标延迟值，以此使得每次设备启动后使用的延迟值是准确的。

在一种可能的实施方式中，上述AD芯片具体用于在上述第三测试数据与上述第一测试数据相同的情况下，确定上述第一延迟值是目标延迟值，将目标延迟值进行记录。

AD芯片每测试出一个合理值，就可以将该值进行记录，记录之后再更新第一延迟值，直至得到全部的目标延迟值。

在一种可能的实施方式中，数据通信总线可以为任一支持串行同步通信的总线，例如BT601通信总线，BT656通信总线，BT709通信总线，BT1120通信总线等。

参见图2-2，图2-2为本申请实施例的数据传输系统的第二种示意图。

AD芯片内部包括有硬件模块和软件模块，AD芯片与SOC芯片通过BT656接口连接，则SOC芯片通过BT656接口将接收到的数据返回给AD芯片的硬件模块，其中，硬件模块可以为DLL模块，DLL模块是指利用从外部给予的时钟信号，来生成所需要的相位的信号的电路模块。AD芯片的硬件模块接收此数据，并将接收到数据发送给AD芯片内部的软件模块，软件模块对数据进行解析，并将解析出的数据与发送出去的数据进行匹配。

在一种可能的实施方式中，上述AD芯片具体用于：

上述AD芯片基于上述预设延迟区间，将第一延迟值的下一个值确定为第一延迟值。

预设延迟区间的值可以是离散的集合点，重新确定第一延迟值的情况下，可以将第一延迟值的下一个值确定为第一延迟值，其中，针对预设延迟区间中的两个端点值，小的端点值为大的端点值的下一个值。例如，预设延迟区间为1-100，其中，延迟值为整数，当第一延迟值为40的情况下，可以将41确定为第一延迟值。当第一延迟值为100的情况下，可以将1确定为第一延迟值。

在一种可能的实施方式中，上述AD芯片具体用于：

上述AD芯片基于上述预设延迟区间，将第一延迟值的上一个值确定为第一延迟值。

预设延迟区间的值可以是离散的集合点，确定第一延迟值的情况下，可以将第一延迟值的上一个值确定为第一延迟值，其中，针对预设延迟区间中的两个端点值，大的端点值为小的端点值的下一个值。例如，预设延迟区间为1-100，其中，延迟值为整数，当第一延迟值为40的情况下，可以将39确定为第一延迟值。当第一延迟值为1的情况下，可以将100确定为第一延迟值。

在一种可能的实施方式中，上述AD芯片具体用于：

上述AD芯片基于上述预设延迟区间，随机抽取一个值作为待确定延时值，判断待确定延时值是否与第一延迟值相同，若不同，则将待确定延时值确定为第一延迟值，若相同，则继续随机抽取一个值作为待确定延时值。

在一种可能的实施方式中，上述AD芯片具体用于：

将多个上述目标延迟值的中位数作为最优目标延迟值。

在得到全部的目标延迟值之后，将多个上述目标延迟值的中位数作为最优目标延迟值，利用最优目标延迟值通过设置寄存器的方式作用到时钟线上，以此来抵消硬件走线等原因导致的时钟线与数据线之间的延迟，提高采集数据的准确性。

在一种可能的实施方式中，上述AD芯片还用于：

在上述第三测试数据与上述第一测试数据相同的情况下，确定上述第一延迟值是上述待测试接口的目标延迟值的步骤之后；

上述AD芯片还用于：从上述预设延迟区间选择另一个延迟值，作为上述待测试接口的第一延迟值，并返回步骤上述AD芯片通过上述待测试接口和上述数据线发送第一测试数据至上述SOC芯片，通过上述时钟线发送时钟信号至上述SOC芯片继续执行，直至遍历完上述预设延迟区间，得到一组目标延迟值；

重复执行上述遍历过程，得到预设数量组目标延迟值；

上述AD芯片基于预设第二规则从上述预设数量组目标延迟值中确定最优目标延迟值，将上述最优目标延迟值作为上述时钟线相对于上述数据线的目标延迟值，以使上述AD芯片基于上述目标延迟值通过上述待测试接口发送待发送数据。

AD芯片可以对预设延迟区间重复遍历多次，得到多组遍历结果，也就是说，每次遍历完毕，就会得到该次遍历的多个目标延迟值，最后可以基于预设规则对多组遍历结果进行对比，以从多组结果中确定出一个最优目标延迟值，将最优目标延迟值作为数据线的目标延迟值，以保证确定出的目标延迟值的准确性与一致性。以使AD芯片基于准确的目标延迟值通过待测试接口发送待发送数据。

在一种可能的实施方式中，上述AD芯片具体用于：

对上述预设数量组目标延迟值取交集；

从上述交集中选择一个目标延迟值作为最优目标延迟值。

在获取了预设数量组目标延迟值之后，可以对预设数量组目标延迟值取交集，然后从交集中选择一个目标延迟值作为最优目标延迟值。

或者，在确定了交集之后，针对上述交集中的目标延迟值，确定各上述目标延迟值的中位数作为最优目标延迟值。以保证确定出的目标延迟值的准确性与一致性。

在一种可能的实施方式中，上述AD芯片具体用于：

若上述交集为空集，生成提醒信息，以使用户基于提醒信息对AD芯片进行检测。

基于上述实施例，参见图3，图3本申请实施例提供的延迟值自动获取方法的第一种流程示意图，应用于上述实施例提供的数据传输系统，上述数据传输系统包括AD芯片，SOC芯片，数据通信总线，上述数据通信总线包括时钟线和数据线，上述AD芯片和上述SOC芯片通过上述数据通信总线进行通信连接，上述AD芯片包括延迟锁相环模块；该方法包括：

S310，AD芯片针对待测试接口，从预设延迟区间选择一个延迟值，作为上述待测试接口的第一延迟值，上述第一延迟值表示时钟线相对于上述数据线的通信延迟；

S320，上述AD芯片通过上述待测试接口和上述数据线发送第一测试数据至上述SOC芯片，利用上述延迟锁相环模块基于上述第一延迟值生成时钟信号，通过上述时钟线发送上述时钟信号至上述SOC芯片；

S330，上述SOC芯片基于接收到的时钟信号接收上述AD芯片发送的第一测试数据，得到第二测试数据，并通过上述数据线将上述第二测试数据经由上述待测试接口返回给上述AD芯片，通过上述时钟线发送上述时钟信号至上述AD芯片；

S340，上述AD芯片基于接收到的时钟信号接收上述SOC芯片返回的第二测试数据，得到第三测试数据，并将上述第三测试数据与上述第一测试数据进行比对，在上述第三测试数据与上述第一测试数据相同的情况下，确定上述第一延迟值是上述待测试接口的目标延迟值，在上述第三测试数据与上述第一测试数据不相同的情况下，确定上述第一延迟值不是上述待测试接口的目标延迟值。

在一种可能的实施方式中，在上述在匹配成功的情况下，上述方法还包括：

上述AD芯片在上述第三测试数据与上述第一测试数据相同的情况下，确定上述第一延迟值是上述待测试接口的目标延迟值的步骤之后，从上述预设延迟区间选择另一个延迟值，作为上述待测试接口的第一延迟值，并返回步骤上述AD芯片通过上述待测试接口和上述数据线发送第一测试数据至上述SOC芯片，通过上述时钟线发送时钟信号至上述SOC芯片继续执行，直至遍历完上述预设延迟区间，得到一个或多个上述目标延迟值；

上述AD芯片基于预设第一规则从多个上述目标延迟值确定最优目标延迟值，将上述最优目标延迟值作为上述待测试接口的时钟线相对于数据线的目标延迟值，以使上述AD芯片基于上述目标延迟值通过上述待测试接口发送待发送数据。

具体流程可以参见图4，图4本申请实施例提供的延迟值自动获取方法的第二种流程示意图，

S410，AD芯片针对待测试接口，从预设延迟区间选择一个延迟值，作为上述待测试接口的第一延迟值；

S420，AD芯片通过上述待测试接口和上述数据线发送第一测试数据至上述SOC芯片，利用上述延迟锁相环模块基于上述第一延迟值生成时钟信号，通过上述时钟线发送上述时钟信号至上述SOC芯片；

S430，SOC芯片基于接收到的时钟信号接收上述AD芯片发送的第一测试数据，得到第二测试数据，并通过上述数据线将上述第二测试数据经由上述待测试接口返回给上述AD芯片，通过上述时钟线发送上述时钟信号至上述AD芯片；

S440，AD芯片基于接收到的时钟信号接收上述SOC芯片返回的第二测试数据，得到第三测试数据，并将上述第三测试数据与上述第一测试数据进行比对；

S450，判断是否比对成功；若是，则执行步骤S460，若否，则执行步骤S470。

S460，确定第一延迟值是目标延迟值；

S470，判断是否遍历完预设延迟区间；若是，则执行步骤S490，若否，执行步骤S480。

S480，从上述预设延迟区间选择另一个延迟值，作为上述待测试接口的第一延迟值，并返回步骤S420继续执行；

S490，得到一个或多个目标延迟值；

S400，AD芯片基于预设第一规则从多个上述目标延迟值确定最优目标延迟值，将上述最优目标延迟值作为上述待测试接口的时钟线相对于数据线的目标延迟值，以使上述AD芯片基于上述目标延迟值通过上述待测试接口发送待发送数据。

在一种可能的实施方式中，上述AD芯片基于预设第一规则从多个上述目标延迟值确定最优目标延迟值，包括：

将多个上述目标延迟值的中位数作为最优目标延迟值。

在一种可能的实施方式中，上述AD芯片针对待测试接口，从预设延迟区间选择一个延迟值，作为上述待测试接口的第一延迟值，包括：

上述AD芯片在上述AD芯片上电启动，且未通过上述数据线发送第一测试数据至上述SOC芯片之前，从预设延迟区间选择一个延迟值，作为上述待测试接口的第一延迟值。

在一种可能的实施方式中，上述方法还包括：

上述AD芯片在上述第三测试数据与上述第一测试数据相同的情况下，确定上述第一延迟值是上述待测试接口的目标延迟值的步骤之后；

从上述预设延迟区间选择另一个延迟值，作为上述待测试接口的第一延迟值，并返回步骤上述AD芯片通过上述待测试接口和上述数据线发送第一测试数据至上述SOC芯片，通过上述时钟线发送时钟信号至上述SOC芯片继续执行，直至遍历完上述预设延迟区间，得到一组目标延迟值；

重复执行上述遍历过程，得到预设数量组目标延迟值；

上述AD芯片基于预设第二规则从上述预设数量组目标延迟值中确定最优目标延迟值，将上述最优目标延迟值作为上述时钟线相对于上述数据线的目标延迟值，以使上述AD芯片基于上述目标延迟值通过上述待测试接口发送待发送数据。

在一种可能的实施方式中，上述AD芯片基于预设第二规则从上述预设数量组目标延迟值中确定最优目标延迟值，包括：

对上述预设数量组目标延迟值取交集；

从上述交集中选择一个目标延迟值作为最优目标延迟值。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。上述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行上述计算机程序指令时，全部或部分地产生按照本申请实施例上述的流程或功能。上述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。上述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，上述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线（DSL））或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者固态硬盘(Solid StateDisk，SSD）等。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。