一种JBS二极管器件的结构及其制造方法

技术领域

本发明涉及半导体材料领域，尤其涉及一种JBS二极管器件的结构及其制造方法。

背景技术

功率器件作为一种具备整流和开关能力的有源器件，是电力系统的核心元件，也是推动全球节能和电力管理发展的重要研究对象。

碳化硅材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点，得益于此，碳化硅基功率器件也具有更广阔的应用前景。碳化硅二极管也是目前使用最广泛的碳化硅基功率电子器件之一，常见的功率二极管主要有SBD、Pi N和JBS二极管。其中，JBS二极管器件综合了SBD和P i N二极管的优点，具有较小的开启电压、更短的恢复时间、低转换损耗、低漏电电流等优势。而TJBS又是JBS结构的进一步改进，通过刻槽后再进行P型注入，将形成的结势垒深入器件内部，其沟槽结构的引入增加了PN结的结深，可以更加有效的屏蔽肖特基表面电场、降低低漏电流。

然而，TJBS中沟槽的引入虽然可以更加有效的屏蔽肖特基表面电场、降低低漏电流，但对其正向电流的导通确起到了消极作用。

发明内容

鉴于上述技术现状，本发明提供一种JBS二极管器件的结构及其制造方法,以提高JBS二极管器件的正向特性。

为了实现上述目的，本发明提供如下技术方案：

一种JBS二极管器件的结构，所述JBS二极管器件由下至上依次包括：欧姆金属层、碳化硅重掺杂衬底、碳化硅轻掺杂外延层、P型导电区域以及肖特基金属层；

所述碳化硅轻掺杂外延层上刻蚀有呈阶梯状的沟槽，所述沟槽至少包括两级阶梯，且所述呈阶梯状的沟槽的横截面宽度由下至上逐级增大；

所述呈阶梯状的沟槽底部的至少一级阶梯中覆盖有通过离子注入的方式生成的所述P型导电区域；进行所述离子注入的阶梯数量小于所述沟槽的总阶梯数量；所述P型导电区域上方覆盖所述肖特基金属层；所述肖特基金属层与所述呈阶梯状的沟槽的内侧壁相接触。

与现有技术相比，本发明提供的JBS二极管器件呈阶梯状的沟槽中，设置了专用于安装肖特基金属层的区域，使得肖特基金属层能够与沟槽内侧壁接触，增大了肖特基金属层与碳化硅轻掺杂外延层的接触面积，使得所述JBS二极管器件的正向电阻变小，提高了JBS二极管器件的正向特性。

本发明还提供一种JBS二极管器件的制造方法，包括：

在碳化硅轻掺杂外延层上刻蚀呈阶梯状的沟槽，所述沟槽至少包括两级阶梯，所述呈阶梯状的沟槽的横截面宽度由下至上逐级增大；

在所述呈阶梯状的沟槽底部的至少一级阶梯中进行离子注入，生成P型导电区域；其中，进行所述离子注入的阶梯数量小于所述沟槽的总阶梯数量；

在所述P型导电区域的上方覆盖肖特基金属层，以使所述肖特基金属层与所述P型导电区域和所述呈阶梯状的沟槽的内侧壁接触。

在本申请的一种可选实施方式中，所述在碳化硅轻掺杂外延层上刻蚀呈阶梯状的沟槽，包括：

由所述碳化硅轻掺杂外延层的上表面朝向所述上表面的中心，依次生长并刻蚀至少两种化合物；

依次根据所述至少两种化合物的生成位置，对所述碳化硅轻掺杂外延层进行刻蚀处理，得到所述呈阶梯状的沟槽。

在本申请的一种可选实施方式中，所述至少两种化合物包括第一化合物和第二化合物；

所述依次根据所述至少两种化合物的生成位置，对所述碳化硅轻掺杂外延层进行刻蚀处理，得到所述呈阶梯状的沟槽，包括：

根据所述第一化合物的生成位置，对所述碳化硅轻掺杂外延层进行刻蚀处理，得到一级阶梯；

对所述第一化合物进行刻蚀处理，得到清除所述第一化合物的碳化硅轻掺杂外延层；

根据所述第二化合物的生成位置，对清除所述第一化合物的碳化硅轻掺杂外延层进行刻蚀处理，得到二级阶梯。

在本申请的一种可选实施方式中，所述在所述呈阶梯状的沟槽底部的至少一级阶梯中进行离子注入，生成P型导电区域，包括：

在刻蚀得到所述沟槽的最后一级阶梯时，在所述碳化硅轻掺杂外延层上生长化合物，所述化合物覆盖所述碳化硅轻掺杂外延层衬底的上表面和所述沟槽内侧壁；

清除至少一级阶梯中的覆盖的所述化合物，在清除覆盖所述化合物的至少一级阶梯中进行离子注入，生成P型导电区域。

在本申请的一种可选实施方式中，所述沟槽包括一级阶梯和二级阶梯，所述最后一级阶梯为二级阶梯，所述二级阶梯基于所述碳化硅轻掺杂外延层上表面边缘的第二化合物的生成位置刻蚀得到，所述第二化合物通过生长刻蚀的方式在所述碳化硅轻掺杂外延层上表面边缘生成；

所述在刻蚀得到所述沟槽的最后一级阶梯时，在所述碳化硅轻掺杂外延层上生长化合物，包括：

在根据第二化合物的生成位置刻蚀得到所述二级阶梯时，在覆盖有所述第二化合物的碳化硅轻掺杂外延层上，继续生长所述第二化合物，以使第二化合物覆盖所述呈阶梯状的沟槽。

在本申请的一种可选实施方式中，所述碳化硅轻掺杂外延层在碳化硅重掺杂衬底上生长得到。

在本申请的一种可选实施方式中，所述碳化硅重掺杂衬底下表面与欧姆金属层接触。

在本申请的一种可选实施方式中，所述碳化硅轻掺杂外延层上表面的化合物通过沉积和/或溅射的方法生长。

在本申请的一种可选实施方式中，所述沟槽的每一级深度为0.3至1μm。

与现有技术相比，本发明提供的JBS二极管器件的制造方法，使得肖特基金属层能够与碳化硅轻掺杂外延层的沟槽内侧壁接触，增大了肖特基金属层与碳化硅轻掺杂外延层的接触面积，使得所述JBS二极管器件的正向电阻变小，提高了JBS二极管器件的正向特性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本申请实施例提供的一种JBS二极管器件的结构示意图；

图2为本申请实施例提供的一种JBS二极管器件的制造方法流程图；

图3为本申请实施例提供的第一种JBS二极管器件制备流程图；

图4为本申请实施例提供的第二种JBS二极管器件制备流程图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。

在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

功率器件作为一种具备整流和开关能力的有源器件，是电力系统的核心元件，也是推动全球节能和电力管理发展的重要研究对象。

碳化硅材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点，得益于此，碳化硅基功率器件也具有更广阔的应用前景。碳化硅二极管也是目前使用最广泛的碳化硅基功率电子器件之一，常见的功率二极管主要有SBD、Pi N和JBS二极管。其中，JBS二极管器件综合了SBD和P i N二极管的优点，具有较小的开启电压、更短的恢复时间、低转换损耗、低漏电电流等优势。而TJBS又是JBS结构的进一步改进，通过刻槽后再进行P型注入，将形成的结势垒深入器件内部，其沟槽结构的引入增加了PN结的结深，可以更加有效的屏蔽肖特基表面电场、降低低漏电流。

然而，TJBS中沟槽的引入虽然可以更加有效的屏蔽肖特基表面电场、降低低漏电流，但对其正向电流的导通确起到了消极作用。

鉴于上述技术现状，本申请提供一种JBS二极管器件的结构及其制造方法，在以下实施例中逐一进行详细说明。

本申请实施例首先对JBS二极管器件的结构进行介绍。

请参考图1，图1为本申请实施例提供的一种JBS二极管器件的结构示意图。

如图1所示，所述JBS二极管器件包括：肖特基金属层1、P型导电区域2、碳化硅轻掺杂外延层3、碳化硅重掺杂衬底4、欧姆金属层5。

碳化硅轻掺杂外延层(N-4H-Si C)3上刻蚀有呈阶梯状的沟槽6，沟槽6至少包括两级阶梯，且阶梯状的沟槽6的截面宽度由下至上逐级增大,在本申请的一种可选实施方式中，沟槽6的每一级深度为0.3至1μm。

阶梯状的沟槽6底部的至少一层阶梯中覆盖有通过离子注入(P+)的方式生成的P型导电区域2；进行所述离子注入的阶梯数量小于所述沟槽的总阶梯数量；P型导电区域2的上方覆盖有肖特基金属层1；肖特基金属层1与阶梯状的沟槽6的内侧壁相接触；肖特基金属层1用于作为JBS二极管器件的阳极。

肖特基金属层1是指与半导体材料接触时能够形成肖特基接触的金属。肖特基接触是一种特殊的金属-半导体基础，其中，金属与N型半导体之间形成了一个低势垒，允许电子从半导体流入进入金属，但阻碍电子从金属回流到半导体，这种接触的特性是由于金属与半导体的费米能级不对齐造成的，导致接触界面处存在一个类似于PN结的势垒。

碳化硅轻掺杂外延层3的下表面与碳化硅重掺杂衬底(N+4H-Si C)4接触，其中，碳化硅轻掺杂外延层3在碳化硅重掺杂衬底4上表面生长得到。

碳化硅重掺杂衬底4的下表面与欧姆金属层5接触，欧姆金属层5用于作为JBS二极管器件的阴极。

在半导体工艺中，欧姆金属层5是指能够形成良好欧姆接触的金属薄膜层，它通常沉积在半导体材料上，用于实现金属与半导体之间的低电阻接触。在半导体器件中，欧姆接触是指金属与半导体接触面的电阻很小，与半导体本身的电阻相比可以忽略不计，从而使得电流可以顺畅地从金属引线流入半导体或者从半导体流出到金属引线，确保器件的正常工作。

在本申请的一种可选实施方式中，欧姆金属层的材质为钛镍银合金或者钛镍铝合金。

基于上述对JBS二极管器件的结构的介绍可知，所述JBS二极管器件呈阶梯状的沟槽中，设置了专用于安装肖特基金属层的区域，使得肖特基金属层能够与沟槽内侧壁接触，增大了肖特基金属层与碳化硅轻掺杂外延层的接触面积，使得所述JBS二极管器件的正向电阻变小，提高了JBS二极管器件的正向特性。

本申请实施例同时提供一种JBS二极管器件的制造方法，请参考图2，图2为本申请实施例提供的一种JBS二极管器件的制造方法流程图。

如图2所示，所述JBS二极管器件的制造方法，包括以下S201至S203：

S201，在碳化硅轻掺杂外延层上刻蚀呈阶梯状的沟槽，所述沟槽至少包括两级阶梯，所述呈阶梯状的沟槽的横截面宽度由下至上逐级增大。

具体的，上述S201，包括：

由所述碳化硅轻掺杂外延层的上表面朝向所述上表面的中心，依次生长并刻蚀至少两种化合物；

依次根据所述至少两种化合物的生成位置，对所述碳化硅轻掺杂外延层进行刻蚀处理，得到所述呈阶梯状的沟槽。

为了便于理解上述过程，以下以两种化合物为例对所述沟槽的生成过程进行介绍。

具体的，所述两种化合物包括：第一化合物和第二化合物。

在实际应用的过程中，所述第一化合物和所述第二化合物通过沉积并刻蚀的工艺或溅射工艺，生成并覆盖在所述碳化硅轻掺杂外延层。

其中，沉积的方式可以是化学气相沉积或脉冲激光沉积，所述溅射的方式可以是反应溅射法。

进一步的，所述依次根据所述至少两种化合物的生成位置，对所述碳化硅轻掺杂外延层进行刻蚀处理，得到所述呈阶梯状的沟槽，包括：

根据所述第一化合物的生成位置，对所述碳化硅轻掺杂外延层进行刻蚀处理，得到一级阶梯；

对所述第一化合物进行刻蚀处理，得到清除所述第一化合物的碳化硅轻掺杂外延层；

根据所述第二化合物的生成位置，对清除所述第一化合物的碳化硅轻掺杂外延层进行刻蚀处理，得到所述二级阶梯。

S202，在所述呈阶梯状的沟槽底部的至少一级阶梯中进行离子注入，生成P型导电区域；其中，进行所述离子注入的阶梯数量小于所述沟槽的总阶梯数量。

具体的，上述S202，包括以下S1和S2：

S1，在刻蚀得到所述沟槽的最后一级阶梯时，在所述碳化硅轻掺杂外延层上生长化合物，所述化合物覆盖所述碳化硅轻掺杂外延层衬底的上表面和所述沟槽内侧壁。

S2，清除至少一级阶梯中的覆盖的所述化合物，在清除覆盖所述化合物的至少一级阶梯中进行离子注入，生成P型导电区域。

在本申请实施例中，在所述最后一级阶梯上生长化合物的目的在于，使得生长得到的化合物能够将所述沟槽的阶梯分为两部分，以便于在其中一部分进行离子注入，避免注入的离子流向另一部分，在进行离子注入后，未进行离子注入的另一部分用于覆盖肖特基金属层，以使得肖特基金属层能够与所述另一部分的阶梯对应的沟槽内壁相接触，进而增大肖特基金属层与碳化硅轻掺杂外延层的接触面积。

具体的，在所述沟槽中为包括一级阶梯和二级阶梯，且所述最后一级阶梯为二级阶梯，所述二级阶梯基于所述碳化硅轻掺杂外延层的上表面边缘生长的第二化合物的生成位置刻蚀得到的情况下，上述S1包括：

在根据第二化合物的生成位置刻蚀得到所述二级阶梯时，在覆盖有所述第二化合物的碳化硅轻掺杂外延层上，继续生长所述第二化合物，以使第二化合物覆盖所述呈阶梯状的沟槽。

S203，在所述P型导电区域的上方覆盖肖特基金属层，以使所述肖特基金属层与所述P型导电区域和所述呈阶梯状的沟槽的内侧壁接触。

在通过上述S202在沟槽中进行离子注入，生成P型导电区域后，即可在所述碳化硅轻掺杂外延层的P型导电区域上，沿沟槽进一步覆盖肖特基金属层，以使得肖特基金属层与沟槽内侧壁相接触，进而增大肖特基金属层与碳化硅轻掺杂外延层的接触面积，使得所述JBS二极管器件的正向电阻变小，提高了JBS二极管器件的正向特性。为了便于理解上述JBS二极管器件的制造方法，以下结合所述碳化硅轻掺杂层上表面生成的具体化合物，对所述JBS二极管器件的制造方法进行详细介绍。

请参考图3，图3为本申请实施例提供的第一种JBS二极管器件制备流程图。

如图3所示，所述至少两种化合物包括：Si0

在具体的应用过程中，首先在碳化硅重掺杂衬底上生长碳化硅轻掺杂外延层。之后，在所述碳化硅轻掺杂外延层的上表面延所述碳化硅轻掺杂外延层的边缘向所述上表面的中心，采用沉积并刻蚀的方式依次生成Si0

如图3中的(1)所示，沉积并刻蚀得到的化合物Si0

进一步的，在获得生长有S i0

进一步的，在刻蚀得到一级阶梯301后，进一步对所述碳化硅轻掺杂外延层上表面生长的S i

在刻蚀S i

如图3中的(4)所示，碳化硅轻掺杂外延层中包括一级阶梯301和二级阶梯302；一级阶梯301和二级阶梯302呈阶梯状，一级阶梯301的横截面宽度小于二级阶梯302的横截面宽度。

在本申请实施例中，所述JBS二极管器件的制造方法的目的在于，使得肖特基金属层能够与沟槽内侧壁接触，增大肖特基金属层的接触面积，进而使得所述JBS二极管器件的正向电阻变小，提高JBS二极管器件的正向特性。

因此，在沟槽中进行离子注入生成P型导电区域后，为了保证后续镀上的肖特基金属层接触沟槽内侧壁，在进行离子注入之前，需先在所述沟槽中进一步生长S i0

如图3中的(5)所示，后续沉积的S i0

在获得覆盖有S i0

进一步的，如图3中的(7)所示，在所述一级阶梯301中进行离子注入，以在一级阶梯301中生成P型导电区域。

最后，完全刻蚀碳化硅轻掺杂外延层中的S i0

请参考图4，图4为本申请实施例提供的第二种JBS二极管器件制备流程图。

如图4所示，所述至少两种化合物包括：S i0

在具体的应用过程中，首先在碳化硅重掺杂衬底上生长碳化硅轻掺杂外延层。

之后，在所述碳化硅轻掺杂外延层的上表面延所述碳化硅轻掺杂外延层的边缘向所述上表面的中心，首先采用沉积并刻蚀的方式生成S i 0

如图4中的(1)所示，在碳化硅轻掺杂外延层上生长得到的化合物S i 0

进一步的，在获得沉积有S i0

进一步的，在刻蚀得到一级阶梯401后，进一步对所述碳化硅轻掺杂外延层上表面生成的S i

如图4中的(3)所示，对碳化硅轻掺杂外延层上表面沉积的S i

进一步的，延Al

在刻蚀得到二级阶梯402后，进一步对所述碳化硅轻掺杂外延层上表面沉积的Al

进一步的，在刻蚀消除Al

如图4中的(6)所示，碳化硅轻掺杂外延层中包括一级阶梯401、二级阶梯402以及三级阶梯403；一级阶梯401、二级阶梯402以及三级阶梯403呈阶梯状，一级阶梯401的横截面宽度小于二级阶梯402的横截面宽度，二级阶梯402的横截面宽度小于三级阶梯403的横截面宽度。

在本申请实施例中，所述JBS二极管器件的制造方法的目的在于，使得肖特基金属层能够与沟槽内侧壁接触，增大肖特基金属层的接触面积，进而使得所述JBS二极管器件的正向电阻变小，提高了JBS二极管器件的正向特性。

因此，中进行离子注入生成P型导电区域后，为了保证后续镀上的肖特基金属层接触沟槽内侧壁，在进行离子注入之前，需先在所述沟槽中进一步生长S i0

如图4中的(7)所示，后续生长的S i0

在获得覆盖有S i0

进一步的，如图4中的(9)所示，在一级阶梯401和二级阶梯402中进行离子注入，以在一级阶梯401和二级阶梯402中生成P型导电区域。

最后，完全刻蚀所述碳化硅轻掺杂外延层中的S i0

综上所述，本发明提供的JBS二极管器件的制造方法，使得肖特基金属层能够与碳化硅轻掺杂外延层的沟槽内侧壁接触，增大了肖特基金属层与碳化硅轻掺杂外延层的接触面积，使得所述JBS二极管器件的正向电阻变小，提高了JBS二极管器件的正向特性。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。