碳化硅半导体装置及电力变换装置
文献发布时间:2023-06-19 18:35:48
技术领域
本发明涉及碳化硅半导体装置。
背景技术
已知在形成有半导体元件的元件区域的外侧设置有末端区域的半导体装置,该末端区域形成有保护环等电场缓和区域。例如,在下述专利文献1中公开了对存在于在末端区域之上设置的层间绝缘膜内的多种可动离子的移动进行抑制的技术。另外,在下述专利文献2中公开如下技术,即,通过在半导体装置的芯片之上隔着耐湿性高的氮化硅(SiN)膜而设置由聚酰亚胺膜构成的保护膜,从而使半导体装置的耐湿性提高。
专利文献1:日本特开2020-170788号公报
专利文献2:国际公开第2011/027523号
如专利文献2那样,在半导体装置的芯片之上隔着SiN膜而设置有保护膜的构造能够提高半导体装置的耐湿性,但在碳化硅(SiC)半导体装置中有可能提高发生放电的风险。碳化硅半导体装置在物性上与硅(Si)半导体装置相比耐压性优异(绝缘破坏电场强度约为10倍),通过薄膜化能够实现低电阻。但是,芯片的末端区域的电场由此变强,因此需要用于确保末端区域的耐压及抑制放电的研究。特别是在通过设置电场缓和区域而缩小化的末端区域,放电的风险变高。
另外,就安装有半导体装置的模块而言,半导体装置的芯片的上部被凝胶、树脂等封装材料封装,由此确保绝缘。但是,在封装材料和芯片之间产生的应力有可能导致发生芯片上的保护膜的剥离(聚酰亚胺膜和SiN膜的界面处的剥离)。如果发生保护膜的剥离,则由于对半导体装置施加反向偏置时产生的高电场而沿保护膜和SiN膜的界面发生沿面放电的风险变高。
发明内容
本发明就是为了解决以上那样的问题而提出的,其目的在于提供能够对在施加反向偏置时发生放电进行抑制的碳化硅半导体装置。
本发明涉及的碳化硅半导体装置具有:由碳化硅构成的半导体基板;第1导电型的半导体层,其设置于所述半导体基板之上;第1主电极,其设置于所述半导体层之上;第2主电极,其设置于所述半导体基板的背面;第2导电型的电场缓和区域,其在流过主电流的元件区域的外侧的末端区域处设置于所述半导体层的上层部;第1保护膜,其设置于所述半导体层之上,至少将所述电场缓和区域的一部分覆盖;氮化硅膜,其将所述第1主电极的外侧的端部、所述第1保护膜及比所述第1保护膜更靠外侧的所述半导体层的至少一部分覆盖;以及第2保护膜,其设置于所述氮化硅膜之上,所述氮化硅膜在第2保护膜的内侧的端部及外侧的端部这两者处,相对于第2保护膜而伸出。
发明的效果
根据本发明,通过使被SiN膜覆盖的区域比聚酰亚胺进一步伸展,从而沿面放电距离变长,能够对在施加反向偏置时发生放电的风险进行抑制。因此,得到抑制了放电的可靠性高的末端构造。
附图说明
图1是实施方式1涉及的碳化硅半导体装置的俯视图。
图2是实施方式1涉及的碳化硅半导体装置的剖视图。
图3是表示实施方式1涉及的碳化硅半导体装置的变形例的图。
图4是表示实施方式1涉及的碳化硅半导体装置的变形例的图。
图5是实施方式2涉及的碳化硅半导体装置的剖视图。
图6是实施方式3涉及的碳化硅半导体装置的俯视图。
图7是实施方式3涉及的碳化硅半导体装置的剖视图。
图8是表示电力变换系统的结构的框图,该电力变换系统应用了实施方式4涉及的电力变换装置。
具体实施方式
<实施方式1>
图1是实施方式1涉及的碳化硅半导体装置100即MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)(SiC-MOSFET)的俯视图,图2是沿图1的A-A线的剖视图。如图1所示,在碳化硅半导体装置100的芯片处规定了元件区域50和末端区域60。另外,在图2的剖视图中,包含元件区域50和末端区域60的边界。
元件区域50是形成半导体元件构造,作为半导体元件进行动作的区域。在本实施方式中,在元件区域50形成MOSFET构造,元件区域50作为MOSFET进行动作。末端区域60以将元件区域50包围的方式设置,是承担碳化硅半导体装置100的耐压保持的区域。
这里,将碳化硅半导体装置100在接通状态时流过主电流的区域称为“有源区域”。基本上,元件区域50相当于有源区域,但例如当在元件区域50内设置用于对碳化硅半导体装置100进行控制的控制焊盘的情况下,由于在控制焊盘的区域不流过主电流,因此除了控制焊盘的区域之外的元件区域50的部分成为有源区域。作为控制焊盘,例如具有与MOSFET的栅极电极连接的栅极焊盘、用于对流过MOSFET的主电流进行测定的电流感测焊盘等。
如图2所示,碳化硅半导体装置100使用由n型(第1导电型)的SiC构成的半导体基板即SiC基板1而形成,在SiC基板1之上形成有杂质的峰值浓度比SiC基板1低的n型的外延层2。SiC基板1是以比较高的浓度包含n型杂质的n
在末端区域60的外延层2的上层部,以将有源区域包围的方式选择性地形成有p型(第2导电型)的电场缓和区域3。电场缓和区域3是包含p型杂质的厚度大于或等于0.2μm且小于或等于2.0μm的区域。
在本实施方式中,电场缓和区域3包含杂质区域31、与杂质区域31相比形成于更外侧的杂质区域32。杂质区域31的剖面面积比杂质区域32大,杂质区域32以彼此隔开间隔的方式设置有多个。杂质区域32的个数、间隔等基于碳化硅半导体装置100的额定值而进行设计。
在元件区域50的外延层2的上层部,在有源区域选择性地形成有p型的阱区域4。阱区域4是包含p型杂质的厚度大于或等于0.2μm且小于或等于2.0μm的区域。此外,在图2中仅示出1个阱区域4,但在有源区域以彼此隔开间隔的方式设置有多个阱区域4。即,图2所示的阱区域4是多个阱区域4中的配设于有源区域的最外周部的阱区域4。
在阱区域4的上层部,选择性地形成有杂质的峰值浓度比阱区域4高的p型的阱接触区域6。阱接触区域6是以比较高的浓度包含p型杂质的p
阱接触区域6是为了通过使源极区域5和阱区域4的电位相同,从而使MOSFET的通断特性稳定而设置的。另外,在本实施方式中,在电场缓和区域3的杂质区域31内也设置有阱接触区域6。但是,阱接触区域6不是必备的结构要素。即,也可以省略阱接触区域6。
在末端区域60的外延层2之上,以至少将电场缓和区域3的一部分覆盖的方式设置有保护氧化膜24。保护氧化膜24例如由使用TEOS的氧化硅等形成,其厚度大于或等于0.3μm且小于或等于3.0μm。
在元件区域50的外延层2之上,以从相邻的阱区域4之间的区域覆盖到阱区域4内的源极区域5的方式形成有栅极绝缘膜21,在栅极绝缘膜21之上形成有栅极电极22。栅极绝缘膜21的厚度设为大于或等于2nm且小于或等于200nm。栅极绝缘膜21及栅极电极22也可以如图2所示,以从元件区域50的最外周部的阱区域4内的源极区域5覆盖到末端区域60的杂质区域31的内侧的端部的方式设置。
栅极绝缘膜21、栅极电极22及保护氧化膜24被层间绝缘膜23覆盖。层间绝缘膜23的厚度大于或等于0.3μm且小于或等于3.0μm。在层间绝缘膜23形成有到达源极区域5及阱接触区域6的接触孔。
在层间绝缘膜23之上形成有作为MOSFET的源极电极起作用的第1主电极即表面电极10。表面电极10通过形成于层间绝缘膜23的接触孔而与源极区域5及阱接触区域6连接。表面电极10为金属,例如由Al、AlSi等构成。另外,表面电极10也可以通过在末端区域60将层间绝缘膜23及保护氧化膜24贯穿的接触孔(未图示)而与杂质区域31连接。
保护氧化膜24及层间绝缘膜23与电场缓和区域3相比延伸至更外侧,但没有到达碳化硅半导体装置100的芯片的端部,在芯片的端部,外延层2从保护氧化膜24及层间绝缘膜23露出。下面,有时也将由保护氧化膜24和层间绝缘膜23构成的层叠膜合起来称为“第1保护膜”。另外,也可以将保护氧化膜24和层间绝缘膜23设为相同材质,将第1保护膜设为单层构造。在该情况下,保护氧化膜24及层间绝缘膜23的材质为绝缘膜即可,例如,能够使用氧化硅。
以将表面电极10的外侧的端部、层间绝缘膜23及芯片端部的外延层2覆盖的方式形成有氮化硅膜81,在氮化硅膜81之上设置有有机膜等聚酰亚胺保护膜12。在氮化硅膜81及聚酰亚胺保护膜12形成有使成为进行导线键合等的电极焊盘的表面电极10的中央部露出的开口(下面称为“焊盘开口”)。另外,氮化硅膜81在碳化硅半导体装置100的芯片端部将从保护氧化膜24及层间绝缘膜23露出的外延层2的至少一部分覆盖。下面,有时也将聚酰亚胺保护膜12称为“第2保护膜”。
在SiC基板1的背面(与表面电极10相反侧的面)形成有作为MOSFET的漏极电极起作用的第2主电极即背面电极11。表面电极10及背面电极11例如能够由Al、Cu等构成。
在碳化硅半导体装置100处于接通状态时,在表面电极10和背面电极11之间流过主电流。即,碳化硅半导体装置100是在SiC基板1的厚度方向上流过主电流的纵向型的半导体装置。
这里,对氮化硅膜81进行说明。氮化硅膜81具有绝缘性,是以比聚酰亚胺保护膜12宽的宽度形成的。即,氮化硅膜81在聚酰亚胺保护膜12的内侧(元件区域50侧)的端部及外侧(末端区域60侧)的端部这两者处,相对于聚酰亚胺保护膜12而伸出。
这样,通过使氮化硅膜81从聚酰亚胺保护膜12的两端伸出,从而与氮化硅膜81没有从聚酰亚胺保护膜12伸出的现有构造的情况相比,氮化硅膜81的沿面距离变长。其结果,沿面放电距离变长,因此对在施加反向偏置时发生放电进行抑制。例如,在实际使用通过封装材料对碳化硅半导体装置100进行封装而成的模块的情况下,在由于封装材料与碳化硅半导体装置100之间产生的应力而产生了聚酰亚胺保护膜12的剥离的情况下,与现有构造相比,能够降低发生放电的风险。此外,MOSFET的施加反向偏置的状态是指以使得源极电极(表面电极10)为正电位,漏极电极(背面电极11)为负电位的方式进行了偏置的状态。
另外,设想碳化硅半导体装置100与硅半导体装置相比,施加于末端区域60的电场强。因此,如果聚酰亚胺保护膜12所包含的水分到达表面电极10,则发生水分的电解,由于在表面电极10及外延层2的表面形成的反应生成物的体积膨胀,有可能产生保护膜(第1保护膜及第2保护膜)的剥离。但是,在碳化硅半导体装置100的情况下,通过在聚酰亚胺保护膜12之下设置宽度比聚酰亚胺保护膜12宽的氮化硅膜81,从而能够防止聚酰亚胺保护膜12所包含的水分到达表面电极10,防止上述保护膜的剥离。
另外,通过使氮化硅膜81相对于聚酰亚胺保护膜12而伸出,从而防止了与外延层2的密合性差的聚酰亚胺保护膜12与外延层2接触,因此还能够得到对聚酰亚胺保护膜12的剥离的产生进行抑制的效果,还能够有助于碳化硅半导体装置100延长寿命。
优选氮化硅膜81相对于聚酰亚胺保护膜12的伸出量(伸出的长度)大于或等于5μm且小于或等于20μm,但只要能够确保所需的使表面电极10露出的焊盘开口的面积,也可以是更多的伸出量。另外,在图2中示出了从聚酰亚胺保护膜12向外侧伸出的氮化硅膜81未达到碳化硅半导体装置100的芯片端部的例子,但如图3所示,氮化硅膜81也可以达到碳化硅半导体装置100的芯片端部。在图3的结构中,与图2的结构相比,氮化硅膜81的沿面距离变长,在此基础上,由于封装材料与碳化硅半导体装置100之间的应力而对聚酰亚胺保护膜12的剥离的产生进行抑制。
另外,如图4所示,也可以将氮化硅膜81从聚酰亚胺保护膜12的内侧端部的伸出量设得比氮化硅膜81从聚酰亚胺保护膜12的外侧端部的伸出量短。由此,能够将使表面电极10露出的焊盘开口的面积确保得大,能够提高导线键合等装配的容易性。另外,就在封装材料与碳化硅半导体装置100之间产生的应力而言,越是接近芯片端部的位置则越强,因此通过将从芯片端部至聚酰亚胺保护膜12为止的距离设得长,从而使施加于聚酰亚胺保护膜12的应力变小,能够对聚酰亚胺保护膜12从芯片端部侧剥离进行抑制。
<实施方式2>
图5是实施方式2涉及的碳化硅半导体装置101即MOSFET(SiC-MOSFET)的剖视图。在图5中,对与图2所示的结构要素相同的结构要素标注与其相同的标号。因此,对于与在实施方式1中说明过的结构要素相同的结构要素,这里省略说明。
如图5所示,就实施方式2涉及的碳化硅半导体装置101而言,被氮化硅膜81覆盖的表面电极10的端部的侧面是倾斜的,由此,在表面电极10的端部之上氮化硅膜81不折弯成直角。在封装材料和碳化硅半导体装置101之间产生的应力容易集中于表面电极10的端部,但通过该构造缓和了向表面电极10的端部的应力集中,对在氮化硅膜81产生裂缝进行抑制。
如果在氮化硅膜81产生裂缝,则聚酰亚胺保护膜12所包含的水分容易到达表面电极10,如上所述,由于通过水分的电解而形成的反应生成物,有可能产生保护膜(第1保护膜及第2保护膜)的剥离。在本实施方式中,由于防止了在氮化硅膜81产生裂缝,由此能够防止上述保护膜的剥离,能够有助于碳化硅半导体装置101的可靠性提高。
<实施方式3>
图6是实施方式3涉及的碳化硅半导体装置102即MOSFET(SiC-MOSFET)的俯视图,图7是沿图6的A-A线的剖视图。在图6及图7中,对与图2所示的结构要素相同的结构要素标注与其相同的标号。因此,对于与在实施方式1中说明过的结构要素相同的结构要素,这里省略说明。
如图6及图7所示,实施方式3涉及的碳化硅半导体装置102以将由层间绝缘膜23及保护氧化膜24构成的第1保护膜的外侧的端部覆盖的方式设置有在俯视观察时呈框状的电极82(下面称为“边框电极”),氮化硅膜81设置为将边框电极82覆盖。边框电极82以在俯视观察时将第1保护膜的外缘部的整周覆盖的方式延伸。此外,在图6中,为了方便说明,仅示出表面电极10、保护氧化膜24(第1保护膜)及边框电极82,省略了其它结构的图示。边框电极82的材料可以是与表面电极10相同的Al、AlSi等。在该情况下,边框电极82能够通过与表面电极10相同的工序形成。
如图7所示,由于边框电极82将第1保护膜的端部覆盖,因此呈在与第1保护膜的端部对应的位置处形成有台阶的台阶形状。因此,将边框电极82覆盖的氮化硅膜81的剖面形状呈沿该台阶形状折弯的形状,相应地,氮化硅膜81的沿面距离变长。因此,无需扩大末端区域60的宽度就能够将沿面放电距离设得长,提高对施加反向偏置时的放电进行抑制的效果。
此外,在实施方式1至3中,作为碳化硅半导体装置示出了MOSFET,但碳化硅半导体装置并不限于MOSFET,例如也可以是IGBT(Insulated-Gate Bipolar Transistor)、SBD(Schottky Barrier Diode)、JBS(Junction Barrier Diode)、pn结二极管、JFET(junctionfield-effect transistor)等。另外,在以上说明中,将第1导电型设为n型,将第2导电型设为p型,但也可以与其相反,将第1导电型设为p型,将第2导电型设为n型。
<实施方式4>
本实施方式是将上述实施方式1至3涉及的半导体装置应用于电力变换装置。实施方式1至3涉及的半导体装置的应用并不限于特定的电力变换装置,但在实施方式4中,作为电力变换装置的例子示出三相逆变器。
图8是表示电力变换系统的结构的框图,该电力变换系统应用了本实施方式涉及的电力变换装置。
图8所示的电力变换系统由电源150、电力变换装置200、以及负载300构成。电源150为直流电源,将直流电供给至电力变换装置200。电源150可以由各种电源构成,例如,能够由直流系统、太阳能电池、蓄电池构成,也可以由与交流系统连接的整流电路、AC/DC转换器构成。另外,也可以由将从直流系统输出的直流电力变换为特定电力的DC/DC转换器构成电源150。
电力变换装置200为连接于电源150和负载300之间的三相逆变器,将从电源150供给来的直流电力变换为交流电力,将交流电力供给至负载300。如图8所示,电力变换装置200具有:主变换电路201,其将直流电力变换为交流电力而输出;以及控制电路203,其将对主变换电路201进行控制的控制信号输出至主变换电路201。
负载300为由从电力变换装置200供给的交流电力驱动的三相电动机。此外,负载300并不限于特定的用途,其为搭载于各种电气设备的电动机,例如,用作面向混合动力汽车、电动汽车、铁路车辆、电梯或空调设备的电动机。
以下,对电力变换装置200的详情进行说明。主变换电路201具有开关元件和续流二极管(未图示),通过开关元件的通断,从而将从电源150供给来的直流电力变换为交流电力而供给至负载300。主变换电路201的具体的电路结构是多种多样的,但本实施方式涉及的主变换电路201为2电平的三相全桥电路,能够由6个开关元件和分别与开关元件反并联的6个续流二极管构成。主变换电路201的各开关元件、各续流二极管中的至少任一者由与上述实施方式1至3中的任一者相当的半导体模块202构成。6个开关元件两个两个地串联连接而构成上下桥臂,各上下桥臂构成全桥电路的各相(U相、V相、W相)。而且,各上下桥臂的输出端子,即主变换电路201的3个输出端子与负载300连接。
另外,主变换电路201具有对各开关元件进行驱动的驱动电路(未图示),但驱动电路可以内置于半导体模块202,也可以是具有与半导体模块202分体的驱动电路的结构。驱动电路生成对主变换电路201的开关元件进行驱动的驱动信号,供给至主变换电路201的开关元件的控制电极。具体而言,按照来自后述的控制电路203的控制信号,将使开关元件成为接通状态的驱动信号和使开关元件成为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持为接通状态的情况下,驱动信号为大于或等于开关元件的阈值电压的电压信号(接通信号),在将开关元件维持为断开状态的情况下,驱动信号为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路203对主变换电路201的开关元件进行控制以将所期望的电力供给至负载300。具体而言,基于应该供给至负载300的电力对主变换电路201的各开关元件应该成为接通状态的时间(接通时间)进行计算。例如,能够通过与应该输出的电压对应地对开关元件的接通时间进行调制的PWM控制,对主变换电路201进行控制。而且,将控制指令(控制信号)输出至主变换电路201所具有的驱动电路,以使得在各时间点将接通信号输出至应该成为接通状态的开关元件,将断开信号输出至应该成为断开状态的开关元件。驱动电路按照该控制信号,将接通信号或断开信号作为驱动信号而输出至各开关元件的控制电极。
在本实施方式涉及的电力变换装置中,由于作为主变换电路201的开关元件和续流二极管而应用实施方式1至3中的任意者涉及的半导体模块,因此能够对施加反向偏置时的放电进行抑制,实现可靠性提高。
在本实施方式中,对将实施方式1至3中的任意者应用于2电平的三相逆变器的例子进行了说明,但并不限于此,能够应用于各种电力变换装置。在本实施方式中,设为2电平的电力变换装置,但也可以是3电平或多电平的电力变换装置,在将电力供给至单相负载的情况下也可以将实施方式1至3应用于单相逆变器。另外,在对直流负载等供给电力的情况下,也可以将实施方式1至3中的任意者应用于DC/DC转换器、AC/DC转换器。
另外,应用了实施方式1至3中的任意者的电力变换装置并不限于上述负载为电动机的情况,例如,也能够用作放电加工机、激光加工机、或感应加热烹调器、非接触供电系统的电源装置,并且也能够用作太阳能发电系统、蓄电系统等的功率调节器。
此外,可以将各实施方式自由地组合,对各实施方式适当进行变形、省略。
标号的说明
1 SiC基板,2外延层,3电场缓和区域,4阱区域,5源极区域,6阱接触区域,10表面电极,11背面电极,12聚酰亚胺保护膜,21栅极绝缘膜,22栅极电极,23层间绝缘膜,24保护氧化膜,31、32杂质区域,50元件区域,60末端区域,81氮化硅膜,82边框电极,100~102碳化硅半导体装置,150电源,200电力变换装置,201主变换电路,202半导体模块,203控制电路,300负载。
- 碳化硅半导体装置及碳化硅半导体装置的制造方法
- 半导体装置、电力变换装置、驱动装置、车辆及升降机
- 半导体装置、电力模块和电力转换装置的控制方法
- 碳化硅半导体装置、电力变换装置、碳化硅半导体装置的制造方法以及电力变换装置的制造方法
- 碳化硅半导体装置、电力变换装置、碳化硅半导体装置的制造方法以及电力变换装置的制造方法