一种多路电源电压快速放电电路

技术领域

本发明涉及一种保护电路，尤其涉及一种多路电源电压快速放电电路。

背景技术

Arria 10 FPGA在掉电时，放电电路通过电源管理芯片分别控制各组FPGA的电源轨依次掉电，同时分别依次控制mos管导通，在经过大功率电阻进行快速放电。

在FPGA放电时，每个电源轨都需要一组mos管和大功率电阻进行放电，而且大功率电阻的体积相对较大，从而多个大功率电阻会占用PCB(Printed Circuit Board，印制电路板)的很大空间，导致芯片的体积较大。

因此，需要提供一种多路电源电压快速放电电路来解决现有技术的不足。

发明内容

为了解决现有技术中的问题，本发明提供了一种多路电源电压快速放电电路，通过优化电路的结构，减少电子元件，从而节省占用电路板的空间，使得产品小型化。

本发明提供了一种多路电源电压快速放电电路，包括：控制电路、开关电路和第一放电电路，

所述控制电路的第一端与电源管理芯片连接，第二端与所述第一放电电路的第一端连接，所述电源管理芯片输出电平信号控制所述控制电路的导通，所述控制电路输出控制信号给所述第一放电电路；

所述开关电路的第一端与所述电源管理芯片连接，所述电源管理芯片输出电平信号控制所述开关电路的开闭；

所述第一放电电路的第二端与所述开关电路的第二端连接，当所述开关电路导通时，第一放电电路通过所述开关电路进行放电；所述第一放电电路包括多条电源电路。

进一步地，所述控制电路包括：第一控制电路和第二控制电路，

所述第一控制电路的输入端与所述电源管理芯片连接，输出端与所述电路板的复位输入端连接；

所述第二控制电路的输入端与所述电源管理芯片连接，输出端与所述第一放电电路的第一端连接。

进一步地，所述第一控制电路包括：第一开关器件，

所述第一开关器件的第一端与所述电源管理芯片连接，第二端与所述电路板的复位输出端连接，第三端接地；

所述第一开关器件，用于将所述电源管理芯片输出的信号进行反相，通过反相信号控制所述电路板的复位输入端。

进一步地，所述第二控制电路包括多条并联连接的子控制电路；

所述第二控制电路的子控制电路的条数与所述第一放电电路的电源电路的条数相等。

进一步地，所述第二控制电路的任意一条子控制电路均包括：第二开关器件，

所述第二开关器件的第一端与所述电源管理芯片连接，第二端与所述第一放电电路的第一端连接，第三端接地；

所述第二开关器件，用于将所述电源管理芯片输出的信号进行反相，通过反相信号控制所述第一放电电路。

进一步地，所述开关电路包括：第三开关器件和第一电阻，

所述第三开关器件的第一端与所述电源管理芯片连接，第二端与所述第一放电电路的第二端连接，第三端与所述第一电阻的一端连接；

所述第一电阻的另一端接地。

进一步地，所述第一放电电路的任意一条电源电路均包括：第四开关器件和第二电阻，

所述第四开关器件的第一端分别与所述控制电路的第二端和第二电阻的一端连接，第二端与所述开关电路的第二端连接，第三端与所述电源管理芯片连接；

所述第二电阻的另一端接地。

进一步地，所述快速放电电路还包括：延时电路，

所述延时电路的第一端与所述电源管理芯片连接，第二端与所述第一放电电路的第三端连接。

进一步地，所述延时电路包括：第三电阻和第一电容，

所述第三电阻的一端与所述电源管理芯片连接，另一端分别与第一放电电路的第三端和第一电容的一端连接；

所述第一电容的另一端接地。

进一步地，所述快速放电电路还包括：第二放电电路，

所述第二放电电路的第一端与电源端子连接，第二端接地；

所述第二放电电路包括并联连接的第二电容和第三电容，所述第二电容的一端与电源端子连接，另一端接地。

本发明提供的技术方案与最接近的现有技术相比具有如下优点：

本发明提供的技术方案包括控制电路、开关电路和第一放电电路，控制电路根据电源管理芯片的电平信号生成控制信号控制第一放电电路，开关电路根据电源管理芯片的电平信号进行开闭，当开关电路导通时，第一放电电路通过开关电路进行放电，第一放电电路包括多条电源电路。本发明提供的技术方案当电路板断电时，第一放电电路的多条电源电路均可以通过开关电路进行放电，所有的电源电路都通过一个开关电路进行放电，使得电子元件的数量大大减少，因此节省占用电路板的空间，使产品小型化。

附图说明

图1是本发明实施例提供的一种多路电源电压快速放电电路的框图；

图2是本发明实施例提供的一种多路电源电压快速放电电路的详细结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明提供了一种多路电源电压快速放电电路，该快速放电电路包括：控制电路开关电路和第一放电电路。

该控制电路的第一端与电源管理芯片连接，第二端与第一放电电路的第一端连接，电源管理芯片输出电平信号控制该控制电路的导通，控制电路输出控制信号给第一放电电路。

该开关电路的第一端与电源管理芯片连接，电源管理芯片输出电平信号控制开关电路的开闭。

该第一放电电路的第二端与开关电路的第二端连接，当开关电路导通时，第一放电电路通过开关电路进行放电。

其中，第一放电电路包括多条电源电路。

进一步地，该控制电路包括：第一控制电路和第二控制电路。

其中，第一控制电路的输入端与电源管理芯片连接，输出端与电路板的复位输入端连接。第二控制电路的输入端与电源管理芯片连接，输出端与第一放电电路的第一端连接。

具体地，第一控制电路包括第一开关器件。

该第一开关器件的第一端与电源管理芯片连接，第二端与电路板的复位输出端连接，第三端接地。

第二控制电路包括多条并联连接的子控制电路。每条子控制电路均包括：第二开关器件，该第二开关器件的第一端与电源管理芯片连接，第二端与第一放电电路的第一端连接，第三端接地，用于将电源管理芯片输出的信号进行反相，通过反相后的信号控制第一放电电路。

其中，第二控制电路的子控制电路的条数与第一放电电路的电源电路的条数相等。

进一步地，该开关电路包括：第三开关器件和第一电阻。

该第三开关器件的第一端与电源管理芯片连接，第二端与第一放电电路连接，第三端与第一电阻的一端连接；第一电阻的另一端接地。

进一步地，第一放电电路的任意一条电源电路均包括：第四开关器件和第二电阻。

该第四开关器件的第一端分别与控制电路的第二端和第二电阻的一端连接，第二端与开关电路的第二端连接，第三端与电源管理芯片连接；第二电阻的另一端接地。

进一步地，该快速放电电路还包括：延时电路。

该延时电路的第一端与电源管理芯片连接，第二端与第一放电电路的第三端连接。

具体地，该延时电路包括：第三电阻和第一电容。

该第三电阻的一端与电源管理芯片连接，另一端分别与第一放电电路的第三端和第一电容的一端连接；第一电容的另一端接地。

进一步地，该快速放电电路还包括：第二放电电路。

该第二放电电路的第一端与电源端子连接，第二端接地。

具体地，该第二放电电路包括：并联连接的第二电容与第三电容。该第二电容的一端与电源端子连接，另一端接地。

更具体地，如图2所示，为一种多路电源电压快速放电电路的详细结构示意图。

第一控制电路具体包括：第一开关器件D1，其第一端与电源管理芯片的电平信号输出端子连接，第二端与电路板的复位输出(图中RSTB)端子以及启动加载输入信号(图中NCONFIG)端子连接，第三端接地。

第二控制电路具体包括五条并联的子控制电路，分别是第一子控制电路、第二子控制电路、第三子控制电路、第四子控制电路和第五子控制电路。

具体地，第一子控制电路包括开关器件D2，其第一端与电源管理芯片的电平信号输出端子连接，第二端与第一放电电路的电源端子为1.03V的电源电路的第一端连接，第三端接地。

其中，开关器件D2接收到电源管理芯片输出的高电平信号后，输出一个低电平给第一放电电路的电源端子为1.03V的电源电路的第一端，使得1.03V电源断电，该电源电路进入放电模式。

第二子控制电路包括开关器件D3，其第一端与电源管理芯片的电平信号输出端子连接，第二端与第一放电电路的电源端子为1.8V的电源电路的第一端连接，第三端接地。

其中，开关器件D3接收到电源管理芯片输出的高电平信号后，输出一个低电平给第一放电电路的电源端子为1.8V的电源电路的第一端，使得1.8V电源断电，该电路进入放电模式。

第三子控制电路包括开关器件D4，其第一端与电源管理芯片的电平信号输出端子连接，第二端与第一放电电路的电源端子为2.5V的电源电路的第一端连接，第三端接地。

其中，开关器件D4接收到电源管理芯片输出的高电平信号后，输出一个低电平给第一放电电路的电源端子为2.5V的电源电路的第一端，使得2.5V电源断电，该电路进入放电模式。

第四子控制电路包括开关器件D5，其第一端与电源管理芯片的电平信号输出端子连接，第二端与第一放电电路的电源端子为3.3V的电源电路的第一端连接，第三端接地。

其中，开关器件D5接收到电源管理芯片输出的高电平信号后，输出一个低电平给第一放电电路的电源端子为3.3V的电源电路的第一端，使得3.3V电源断电，该电路进入放电模式。

第五子控制电路包括开关器件D6，其第一端与电源管理芯片的电平信号输出端子连接，第二端与第一放电电路的电源端子为1.2V的电源电路的第一端连接，第三端接地。

其中，开关器件D6接收到电源管理芯片输出的高电平信号后，输出一个低电平信号给第一放电电路的电源端子为1.2V的电源电路的第一端，使得1.2V电源断路，该电路进入放电模式。

需要说明的是，当电路板主体电源被切断时，电源管理芯片输出高电平信号；当主体电源恢复时，输出低电平信号。图中电源管理芯片的输出信号为F_DISCHARGE_EN。

开关电路具体包括：第三开关器件Q1和第一电阻R1。

具体地，第三开关器件Q1的第一端与电源管理芯片的电平信号输出端子连接，第二端与第一放电电路的第二端连接，第三端与第一电阻R1的一端连接；第一电阻R1的另一端接地。

其中，第三开关器件Q1接收到电源管理芯片输出的高电平信号后导通，此时第一放电电路就可以通过第三开关器件Q1，在第一电阻R1上进行放电。

更具体地，第一电阻R1可以选0.5～1欧姆，2512以上封装，1W以上额定功率的电阻。

第一放电电路具体包括：与控制电路相同数量的电源电路，即包括五条电源电路。也就是上面提到的1.03V的电源电路、1.8V的电源电路、2.5V的电源电路、3.3V的电源电路和1.2V的电源电路。

需要说明的是，第二控制电路的子控制电路的条数与第一放电电路的条数相等。

具体地，1.03V的电源电路包括：开关器件Q6和电阻R6。

该开关器件Q6的第一端分别与控制电路的第一子控制电路的第二端和电阻R6的一端连接，第二端与开关电路的第三开关器件Q1的第二端连接，第三端与电源管理芯片的电平信号输出端子连接。

其中，1.03V的电源电路接收到控制电路的第一控制子电路的输出信号后，切断1.03V电源，开关器件Q6内部的二极管导通，该电源电路储存的能量通过开关器件Q6的二极管在开关电路的第一电阻R1上放电。

基于相同的工作原理，1.8V的电源电路、2.5V的电源电路、3.3V的电源电路和1.2V的电源电路的结构和导通放电原理相同，在此不再赘述。

需要说明的是，在本申请中，各个开关器件可以是MOS管，也可以是其他具有开关作用的器件。图2均采用的是N沟道型MOS管。

MOS管是金属(metal)、氧化物(oxide)、半导体(semiconductor)场效应晶体管，具有输入阻抗高、噪声低、热稳定性好的优点，在本申请提供的快速放电电路中MOS管起到开关的作用。

更具体地，第一放电电路的各电源电路的开关器件Q2～Q6的作用是当开关器件Q1导通时，Q2～Q6的源极(即S极)的电源电压从高到底依次通过对应的开关器件(即MOS管)内部的二极管进行导通放电，当电路板正常工作时，这些MOS管关闭，不进行放电。

延时电路具体包括：第三电阻R7和第一电容C1。

具体地，第三电阻R7的一端与电源管理芯片的电平信号输出端子连接，另一端分别与第一放电电路的第三端(也就是图中第三电路各个电源电路中开关器件的第三端)连接；第一电容C1的另一端接地。

其中，第三电阻R7和第一电容C1组成的RC电路的作用是使Q2～Q6需要经过一定时间的延时才能导通。目的是避免以下情况：如果F_DISCHARGE_EN信号变成高电平，Q2～Q6立即导通，此时Q2～Q6中的各S极的电源电压都接通漏极(即D极)，各电压还没有进行放电就连在了一起，就会导致短路，损坏FPGA的低压管脚。而经过一段时间的延时，各电源电压已经经过各自的MOS管内部的二极管进行了部分放电，使各电源电压变成一致的较低的电压值。经过延时后再使Q2～Q6全部导通，进行最后的剩余电压全部一起放电。该RC器件的取值满足延时30毫秒～50毫秒。

第二放电电路具体包括：并联连接的第二电容C2和第三电容C3。

具体地，第二电容C2的一端与0.9V的电源端子连接，另一端接地。

其中，在上述第一放电电路中的各电源电路放电完成后，第二放电电路由于有电容的储能，能保持更长时间，从而达到最后一个电源电压放电的要求，最终实现整个电路板的断电掉电顺序保护。

更具体地，整个电路的工作原理，如下所示：

正常供电时电源管理芯片的F_DISCHARGE_EN为低电平，当电路板主体电源切断时，电源管理芯片会输出一个触发信号F_DISCHARGE_EN的高电平信号，从而导致开关器件D1～D6导通，使电路板的复位信号(即RSTB)变为低电平信号，进入复位状态。各电源电压对应的电源芯片的使能信号也变为低电平，使各电源芯片停止输出电源电压。此时各电源电路由于板上有较多的电容进行储能，并不会立即掉电，需要通过快速放电电路进行放电。

Q1导通，3.3V的电源电路首先通过开关器件Q3内的二极管进行放电，由于此二极管导通后的正向电压为0.8V，在大功率电阻R1的两端的电压约为2.5V，瞬时放电电流达到5A。R1在100毫秒内可以承受30W的瞬时功耗，因此5A的电流没有问题。且放电过程中Q1的D极电压快速下降，当下降到1.7V时，2.5V的电源电路中的电压也开始通过开关器件Q4内的二极管进行放电，接着1.8V、1.2V、1.03V的电源电路中的电压依次通过各自的开关器件内的二极管进行放电，当Q1的D极电压降到0V时，各电源电路还有0.8V以下的电压，放电电流会逐渐减少，直到各开关器件内的二极管不导通，放电电流变为0。

F_DISCHARGE_EN变为高电平开始经过约30ms后，剩余电压放电使能信号ALL_DISC_EN通过R7和C1进行充电后变为高电平，使得开关器件Q2～Q6导通，将各电源电路剩余的电压(小于0.8V)进行全部放电。以上整个放电时间大概30毫秒左右，此时需要下电的0.9V的电源电路由于有电容的储能，能保持更长的事件，从而达到最后一个电源电路放电的要求，最终实现整个电路板的断电掉电的顺序保护。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSP Device，DSPD)、可编程逻辑设备(Programmable LogicDevice，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。

对于软件实现，可通过执行本文所述功能的单元来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。