半导体结构

技术领域

本发明实施例通常涉及半导体封装领域，以及更具体地，本发明涉及半导体封装，其具有用于半导体封装(特别地，基于RDL的封装)的新颖球垫(ball pad)设计。

背景技术

半导体领域的进步引发了信号完整性(signal integrity，SI)和电源完整性(power integrity，PI)方面的一系列问题和挑战。封装的互连是信号和电力传输的不连续点，容易受到串扰、寄生耦合、阻抗不匹配、同步开关噪声(simultaneous switchingnoise，SSN)和电磁干扰(electromagnetic interference，EMI)等多种因素的影响。

阻抗控制是高速电路和系统设计中的一个重要问题。阻抗匹配对射频(RF)和微波电路设计提出了挑战，因为误差的窗口随着频率的增加而减小。由于误码率的影响及脉冲失真、反射和EMI的潜在影响，高速数字电路需要非常稳定的被控阻抗。

发明内容

以下发明内容仅是说明性的，而无意于以任何方式进行限制。即，提供以下概述来介绍本文描述的新颖和非显而易见的技术的概念，重点，益处和优点。选择的实施方式在下面的详细描述中进一步描述。因此，以下发明内容既不旨在标识所要求保护的主题的必要特征，也不旨在用于确定所要求保护的主题的范围。

本发明的目的之一在于提供一种新型球垫设计的半导体结构，其能够改善阻抗控制。

第一方面，本发明提供了一种半导体结构，包括：半导体裸晶，具有主动表面；钝化层，覆盖该半导体裸晶的该主动表面；钝化后互连(PPI)层，位于该钝化层的上方，其中，该PPI层包括球垫，该球垫具有第一直径；聚合物层，覆盖该球垫的周边；凸块下金属(UBM)层，被设置在该球垫上，其中，该UBM层具有第二直径，该第一直径小于该第二直径；以及，焊球，被安装在该UBM层上。

在一些实施例中，该钝化层包括氮化硅(silicon nitride)。

在一些实施例中，该聚合物层包括环氧树脂、聚酰亚胺、苯并环丁烯(BCB)或聚苯并恶唑(PBO)。

在一些实施例中，该聚合物层中形成有开口，以暴露该球垫的至少一部分。

在一些实施例中，该UBM层被设置在该开口内且与该球垫直接接触。

在一些实施例中，该UBM层包括黏着层、阻挡层及润湿层。

在一些实施例中，该焊球为无铅球。

在一些实施例中，该无铅球具有包括铜、银、锡或其组合的成分。

在一些实施例中，该第一直径介于100～200微米之间。

在一些实施例中，该第一直径约为124微米。

在一些实施例中，该第二直径约为200微米。

在一些实施例中，该焊球具有约220微米的第三直径，以及，焊球间距为0.35毫米。

在一些实施例中，该PPI层包括不连续的伪金属环，其被设置为在距该球垫的周边一定距离处环绕该球垫。

在一些实施例中，该不连续的伪金属环与该球垫共面。

在一些实施例中，该PPI层包括被设置在该球垫周边的伪金属，其中，该伪金属是连续的或不连续的。

在一些实施例中，该PPI层包括围绕该球垫且连接到电源电压或接地电压的连续的金属环。

在一些实施例中，该半导体结构还包括：模塑料，围绕该半导体裸晶。

第二方面，本发明提供了一种半导体结构，包括：半导体裸晶，具有主动表面；钝化层，覆盖该半导体裸晶的该主动表面；模塑料，围绕该半导体裸晶；以及，重布线层(RDL)结构，位于该钝化层和该模塑料的上方，其中，该RDL结构包括后钝化互连(PPI)层，该PPI层包括球垫、覆盖该球垫周边的聚合物层、位于该球垫上的凸块下金属(UBM)层和被安装在该UBM层上的焊球，其中，该球垫具有第一直径，该UBM层具有第二直径，该第一直径小于该第二直径。

在一些实施例中，该RDL结构的厚度小于10微米。

在一些实施例中，该钝化层包括氮化硅。

在一些实施例中，该聚合物层包括环氧树脂、聚酰亚胺、苯并环丁烯(BCB)或聚苯并恶唑(PBO)。

在一些实施例中，该聚合物层中形成有开口，以暴露该球垫的至少一部分。

在一些实施例中，该UBM层被设置在该开口内且与该球垫直接接触。

在一些实施例中，该第一直径介于100～200微米之间。

在一些实施例中，该第一直径约为124微米。

在一些实施例中，该第二直径约为200微米。

在一些实施例中，该焊球具有约220微米的第三直径，以及，焊球间距为0.35毫米。

在一些实施例中，该PPI层包括不连续的伪金属环，其被设置为在距该球垫的周边一定距离处环绕该球垫。

在一些实施例中，该不连续的伪金属环与该球垫共面。

在一些实施例中，该PPI层包括被设置在该球垫周边的伪金属，其中，该伪金属是连续的或不连续的。

在一些实施例中，该PPI层包括围绕该球垫且连接到电源电压或接地电压的连续的金属环。

本发明内容是通过示例的方式提供的，并非旨在限定本发明。在下面的详细描述中描述其它实施例和优点。本发明由权利要求书限定。

本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。

附图说明

附图(其中，相同的数字表示相同的组件)示出了本发明实施例。包括的附图用以提供对本公开实施例的进一步理解，以及，附图被并入并构成本公开实施例的一部分。附图示出了本公开实施例的实施方式，并且与说明书一起用于解释本公开实施例的原理。可以理解的是，附图不一定按比例绘制，因为可以示出一些部件与实际实施中的尺寸不成比例以清楚地说明本公开实施例的概念。

图1是根据本发明一实施例示出的半导体封装的示意截面图。

图2是示出在图1中半导体封装1的焊球侧上的球垫122的布局的一部分的示意截面图。

图3是沿图2中I-I’线的半导体封装的局部剖视图。

在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。

具体实施方式

以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。

其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。

文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。

应当理解的是，当称呼一个组件(element)或层(layer)在另一个组件或层之上(on)、连接到另一个组件或层(connected to)或耦接到另一个组件或层(coupled to)时，它可以直接在、连接或耦接到该另一个组件或层也可以在两者中间存在其它组件或层。相反，当称呼组件或层直接/物理位于另一个组件或层之上(on)、直接连接到另一个组件或层(connected to)或耦接到另一个组件或层(coupled to)时，则不存在中间的组件或层。相同的数值始终指代相同的组件。如本文所用，术语“和/或”包括一个或多个相关联的所列项目的一个或多个的所有组合。

本发明涉及一种具有能够改善信号阻抗控制的新型球垫设计的半导体结构，其适用于各种封装领域，如倒装芯片组装(flip-chip assembly)、晶圆级芯片规模封装(wafer-level chip scale package，WLCSP)、扇出型WLCSP封装、三维集成电路(three-dimensional integrated circuit，3D-IC)堆栈(stack)和/或任何其它先进的封装技术领域等。针对I/O电触点，扇出型WLCSP结构能够提供更大间距的凸点/凸块(bump)。

具有高功率电流的高速和/或射频芯片封装通常需要较小的封装电阻或电感(resistance or inductance，R/L)。基于RDL(re-distribution layer，重布线层)的封装由于其介电质(dielectric)厚度(1～10μm)比通常为20～100μm厚的其它封装基板更薄，因此已成为新的封装候选项。基于RDL的封装的RDL结构的厚度更薄，这意味着它可以提供更短的电源/接地(power/ground，P/G)路径，从而减少R/L。

由于焊球具有更大的横截面积(cross-section area)，其会伴随着更大的寄生电容，因此，芯片封装的阻抗下降(impedance drop)通常在其焊球侧(ball side)更大。然而，由于RDL结构的介电质层相对较薄，因此，基于RDL的封装的阻抗下降在该焊球侧甚至更糟。为了减轻基于RDL的封装增加的阻抗下降，可以在第n个RDL层(如TTI层)的球垫下方的第(n-1)个RDL层处采用特殊的槽孔(void)设计。可以理解地，在位于次外层的TTI层中特意打槽孔(例如，槽孔也可称为空洞/空槽/空洞等，其未填充任何形式的材质)，以减轻基于RDL的封装增加的阻抗下降。然而，为了实现这种特殊的槽孔设计，需要更昂贵的四层RDL或中介层基板(interposer substrate)，这会浪费封装的布线资源。此外，特殊的槽孔设计降低了RDL电路布线的灵活性。本发明提出的方案能够解决这些问题。

请参考图1。图1是根据本发明一实施例示出的示例性半导体封装的示意截面图。例如，如图1所示，半导体封装1可以是层叠封装(package-on-package，PoP)，在图1的示例中，其示出了包括上部封装20和下部封装10。应当理解的是，图1中的PoP封装仅用于说明目的，所公开的球垫(ball pad)设计可应用于其它的封装类型(如基于RDL的封装)。半导体封装1包括半导体裸晶(semiconductor die)100，其被模塑料(molding compound)150围绕。根据本发明一实施例，例如，模塑料150可以包括环氧树脂(epoxy resin)。根据本发明一实施例，半导体裸晶100的主动表面(active surface)100a被覆盖有保护层(protectivelayer)PM。用于进一步连接的互连部件(Interconnect features)112，如微凸块(micro-bumps)或导电迹线/走线(conductive traces)，被形成在保护层PM中。模塑料150的下表面(lower surface)可与保护层PM的下表面齐平(flush)。

根据本发明的一实施例，重布线层(RDL)结构120被形成在模塑料150的下表面(lower surface)和保护层PM的下表面上。根据本发明的一实施例，RDL结构120可以包括多个PPI(post-passivation interconnect，钝化后互连)层和多个聚合物层(polymerlayer)。例如，图中示出四个PPI层和五个聚合物层。根据本发明的一实施例，多个球垫(ball pad)122被形成在最外层(outermost)的PPI层(例如，本示例的第四PPI层)中。多个焊球(solder ball)130分别形成在多个球垫122上。根据本发明的一实施例，RDL结构120的厚度可小于10微米(micrometer)。根据本发明的一实施例，RDL结构120的厚度可为1～10微米。

根据本发明一实施例，例如，可在模塑料150中形成多个穿模通孔(through moldvia)152。载体基板(carrier substrate)320被提供在半导体裸晶100的背面(rearsurface，即与主动表面相对的另一表面)100b上。载体基板320具有互连或迹线，其利用穿模通孔152将上部封装(upper package)20的连接组件230与下面(underlying)的RDL结构120进行电连接。裸晶附着膜(die attach film)105被设置在半导体裸晶100的背面100b和载体基板320之间。根据本发明的另一实施例，载体基板320可以被替换为重布线层(RDL)结构，在这种情况下，上部的RDL结构320可以被设置在半导体裸晶100的背面100b上，类似地，该上部的RDL结构320具有互连或迹线，其利用穿模通孔152将上部封装20的连接组件230和下面的RDL结构120电连接。裸晶附着膜105被设置在半导体裸晶100的背面100b和上部的RDL结构320之间。

请参考图2和图3。图2是示出图1中半导体封装1的焊球侧上的球垫122的布局的一部分的示意图。图3是沿图2中的I-I’线的半导体封装的局部剖视图，其中，相同的层、区域或组件由相同的数值编号或标号表示。

如图3所示，多个输入/输出(input/output，I/O)焊盘/焊垫(pad)102被提供在/位于半导体裸晶100的主动表面100a上。例如，I/O焊盘102可以是铝焊盘，但本发明并不限于此。在一些实施例中，例如，I/O焊盘102可以是导电材料，包括但不限于铜(copper，Cu)、钨(tungsten，W)、金(gold，Au)、银(silver，Ag)、铝(aluminum，Al)、铅(lead，Pb)、锡(tin，Sn)及其合金。钝化层110覆盖基板100的主动表面以及每一个输入/输出接垫102的周边(perimeter)。根据本发明一实施例，在钝化层110中形成有开口(opening)110a，以暴露每一个输入/输出焊垫102的中心表面区域(central surface region)。根据本发明一实施例，钝化层110可以包括氮化硅(silicon nitride)、氮氧化硅(silicon oxynitride)等。

根据本发明的一个实施例，例如，可以在钝化层110上形成有保护层(protectivelayer)PM和聚合物层(polymer layer)PM0。例如，保护层PM可以由氮化硅、氧化硅或其它绝缘材料构成。保护层PM可以通过掩膜沉积工艺、沉积蚀刻工艺等形成。根据本发明一实施例，开口OP被形成在保护层PM和聚合物层PM0中，以暴露每个I/O焊盘102的中心表面区域。

在本发明的一实施例中，重布线层结构120被设置在聚合物层PM0上。RDL结构120电连接至I/O垫102。例如，RDL结构120可包括四个PPI层PPI-1～PPI-4和五个聚合物层PM1～PM5。应当理解的是，PPI层和聚合物层的数量仅用于说明目的，而不用于限制本发明，本发明对此数量不做任何限制。例如，在一些实施例中，取决于设计要求，RDL结构120可以仅包括三个PPI层或可以包括四个以上的PPI层。

根据本发明一实施例，例如，PPI层PPI-1～PPI-4中的每一个可以包括铜(Cu)层。根据本发明一实施例，例如，PPI层PPI-1～PPI-4中的每一个还可以包括位于铜层下方的钛(Ti)层。根据本发明一实施例，例如，聚合物层PM1～PM5可以包括环氧树脂(epoxy)、聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene，BCB)或聚苯并恶唑(polybenzoxazole，PBO)，但本发明并不限于此。例如，聚合物层PM1～PM5可以是聚酰亚胺层。

根据本发明一实施例，对于如图3所示的四层RDL结构来说，信号走线(signaltrace)，如数字/模拟信号走线，可通常设置在第一PPI层PPI-1和第二PPI层PPI-2中，以及，接地层(ground plane)GP可设置在第三PPI层PPI-3中，其中，球垫122被设置在最外层的PPI层(如第四PPI层PPI-4)中。再例如，对于三层RDL结构来说，诸如数字/模拟信号走线等的信号走线可设置在第一PPI层中，以及，接地层可设置在第二PPI层中，其中，球垫122被设置在最外层的PPI层(如第三PPI层PPI-3)中。在最外层的PPI层中至少形成有球垫122。开口140a被形成在第五聚合物层PM5中，以暴露球垫122的中心区域。根据本发明一实施例，凸块下金属(under-bump-metallurgy，UBM)层140被设置在开口140a内且与球垫122直接接触(direct contact)，即UBM层140与球垫122物理接触。

根据本发明一实施例，焊球130(诸如无铅球)被形成在UBM层140上。例如，无铅球可具有包括铜、银、锡或其组合的成分，但本发明并不限于此。为了形成焊球130，例如，可将无铅焊料涂布到UBM层140上。再例如，可通常将无铅焊料在240-260摄氏度下回流1到3分钟，使得无铅焊料回流以形成焊球130并与UBM层140连接。在一些实施例中，可通过使用电镀工艺(electroplating process)或球安装工艺(ball mounting process)来形成焊球130。

UBM层140可以包括黏着层(adhesion layer)、阻挡层(barrier layer)和润湿层(wetting layer)，但本发明并不限于此。UBM层140可以包括钛、氮化钛、钛钽、氮化钛钽、钨、钛钨、镍、金、铬、铜、铜合金或其任意组合，但本发明并不限于此示例。凡是可用于UBM的任何合适的材料或材料层均应包括在本发明的保护范围内。

图2示出了焊球130、UBM层140和下面的球垫(underlying ball pad)122的投影圆形区域的同心布局的透视图。应当理解到的是，焊球和球垫的布局不是按比例绘制的。如图3所示，例如，球间距(ball pitch，焊球与焊球之间的间距)P可以是0.35毫米(millimeter，mm)，以及，焊球130的直径d3可大约为220微米。根据本发明一实施例，UBM层140的环形(circular-shaped)区域的直径d2可约为200微米。在本发明的一实施例中，球垫122的直径d1可约为100～200微米，例如，124微米(um)。应当说明的是，在本发明中，直径d1小于直径d2和d3这两者是技术特征之一。本发明通过减小球垫122的尺寸(如将球垫122的直径d1设置为小于直径d2和d3)，球垫122的电容性将是小的，从而可以获得更高的阻抗，例如，其阻抗可以比原来的设计提高大约20欧姆，因此，基于减小尺寸的球垫设计，无需特殊的槽孔设计就能够实现很好的阻抗控制。例如，在RDL结构具有4层PPI层的示例中，不需要专门在次外层的PPI层(如第三PPI层)中打槽孔做阻抗补偿，因为本发明透过减小/缩小最外层的PPI层(如第四PPI层)中的球垫尺寸或直径就能够达到阻抗补偿的目的。而且，由于本发明无需专门在次外层的PPI层中挖槽孔做阻抗补偿，从而，在RDL结构层数相同的情形中将具有更多的一个PPI层可用来布线，或者，可以减少层数/RDL结构的厚度。

根据本发明一实施例，在距离球垫122(例如，球垫122位于第四PPI层PPI-4中)的周边一定距离(如预设距离)处提供有伪金属(dummy metal)123，以增加对结构应力的支撑。在本发明实施例中，伪金属123不会用来传递讯号，而是为增加结构的应力专门设置的。在一些实施例中，伪金属123可以是连续的或者不连续的，其可以在球垫122周边任意散布/布置，本发明对此不做任何限制。例如，连续或不连续的伪金属123可以被布置为环绕该球垫122，如形成围绕球垫122整圈的环、3/4圆、半圆，或其它形状等，本发明对此不做任何限制。如图3所示，不连续的伪金属123(例如，伪金属环)与球垫122共面(coplanar)。不连续的伪金属123有助于释放通常集中在PPI层边缘周围的聚合物层上的高应力，从而防止裂纹的缺陷。根据本发明的另一实施例，伪金属123可以被替换为是围绕球垫122且连接到电源电压或接地电压的连续的金属环。在一示例中，该连接到电源电压或接地电压的连续的金属环与球垫122共面。在一实施例中，该连续的金属环与球垫122周边的电源金属线/层或接地金属线/层是一体形成的。本发明实施例提供的位于球垫122周边的伪金属或耦接到电源电压/接地电压的连续金属环能够用来做结构应力上的支撑。

使用本发明是有利的，因为通过缩小(shrinking)球垫122的直径d1，可以改进基于RDL的封装的阻抗控制。根据实验结果，在基于RDL的封装的焊球侧的阻抗可以从67欧姆增加到87欧姆。因此，可以提高基于RDL的封装的信号完整性。此外，由于省去了球垫下方的槽孔电路设计(void circuit design)，因此增加了RDL结构的布线灵活性，且降低了封装成本。

在权利要求书中使用诸如“第一”，“第二”，“第三”等序数术语来修改申请专利要素，其本身并不表示一个申请专利要素相对于另一个申请专利要素的任何优先权、优先级或顺序，或执行方法动作的时间顺序，但仅用作标记，以使用序数词来区分具有相同名称的一个申请专利要素与具有相同名称的另一个元素要素。

虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)，例如，不同实施例中的不同特征的组合或替换。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。