一种基于自适应带宽阈值分割的GPU信道化接收方法

技术领域

本发明涉及数字基带信号预处理业务领域，尤其涉及一种基于自适应带宽阈值分割的GPU信道化接收方法。

背景技术

在随着现代通信技术的不断进步，在相关信道化处理业务中的数字宽带采样信号的输入带宽越来越大、处理的目标窄带信号越来越多，现代信道化采用先进的多相滤波器技术来实现多信道、高吞吐等特征的信道化方法，由于多相滤波器技术存在抽取倍数越大信道化性能越高、支持信号带宽越小等特点，所以在信号带宽大小存在多级别时多相滤波无法满足所有信号。

早期基于专用硬件模块实现的信道化平台方案所耗费的资源越来越难接受。而且，现代软件无线电(SDR)中对功能设计灵活可变的需求促使信道化处理趋向于利用程序算法实现，不仅减小了系统设计复杂性，也使得后期功能调整更加灵活、方便。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于自适应带宽阈值分割的GPU信道化接收方法，包括以下步骤：

S1：将宽带输入信号数据从主机端内存缓冲区传输到对应的设备端内存缓冲区，所述主机端为CPU端，所述设备端为GPU端；

S2：根据所有的输入信号带宽计算最佳带宽阈值，从而计算多相滤波抽取倍数,其中D为抽取倍数；

S3：根据所述抽取倍数对输入数据进行多相滤波计算，从而将输入数据划分为D个信道数据；

S4：根据所述带宽阈值将输入信号进行分割：信号带宽小于所述带宽阈值的以所述信道数据进行下变频计算，否则以原始输入数据进行下变频计算；

S5：根据下变频数据进行降采样计算，从而将输出数据采样率变成指定大小；

S6：根据降采样数据进行低通滤波计算，从而得到最终输出数据；

S7：将数据从设备端内存缓冲区拷贝到对应的主机端内存缓冲区。

优选地，步骤S2根据输入信号带宽自适应计算带宽阈值，从而获取到最佳多相滤波抽取倍数。

优选地，所述下变频计算为将设备端内存缓冲区的宽带信号数据依据各路信号的混频因子进行外差混频操作。

优选地，所述各路信号对应的混频因子在设置每路信号信息时提前计算。

优选地，所述降采样计算包含整数倍抽取及分数倍插值。

优选地，所述低通滤波根据预先设置参数设计的FIR低通滤波器系数对其进行卷积操作。

本发明提供的方法，将多相滤波优点最大化、缺点进行掩盖，使本次方案满足任意信号带宽都能处理。基于GPU平台执行，比CPU平台在运行速度上有明显的提升，采用软件化的处理流程，不存在对硬件的依赖，具备更好的可移植性，使得整个系统具有很好的性能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图1为本发明系统结构框图。

图2为本发明中输出数据分配的设备存储空间组织形式。

图3为本发明中下变频，降采样，低通滤波模块内部线程计算资源组织形式。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，一种基于自适应带宽阈值分割的GPU信道化接收方，其基于CUDA计算平台、编程模型实现，通过在系统平台中搭载NVIDIA公司的GPU产品，为相关信道化任务负载处理提供辅助加速处理，整体上算法实现机制主要包含多相滤波，下变频，降采样，低通滤波模块，通过这些功能模块的流程化处理，最终完成将宽带输入信号数据(WB_IQ)处理产生多路基带信号输出数据(NB_IQs)。

下变频，降采样，低通滤波模块将给各路“窄带”信号分配对应的计算资源(CUDA中的线程网格Grid以及线程块Block)，如图2中所示，将多路“窄带”信号的信道化并行处理组织成为二维线程网格形式，另外考虑处理的是一维信号，因而线程块也选择为一维形式。二维线程网格中y方向索引(blockIdx.y)相同的所有线程块负责相应存储空间区域标识(非“空闲”状态)所映射信号的信道化处理任务，x方向不同索引(blockIdx.x)的众多线程块则负责实现对不同信号时段的数据点进行处理，通过这种多层级的数据并行，利用CUDA中海量线程机制能够充分利用GPU硬件中成百上千的CUDA cores核心的强大并行计算能力。

步骤S1：将宽带输入信号数据从主机端内存缓冲区传输到对应的设备端内存缓冲区，所述主机端为CPU端，所述设备端为GPU端。

将宽带输入信号数据(WB_IQ)从主机端内存缓冲区传输到对应的设备端内存缓冲区，为了加快数据传输效率，主机端内存缓冲区将使用特殊的“页锁定”内存。

步骤S2：根据所有的输入信号带宽计算最佳带宽阈值，从而计算多相滤波抽取倍数,其中D为抽取倍数。

带宽阀值计算方法：

1)以fs/n为门限，将所有信号带宽选项进行分类，得到小于等于门限的个数(num)。fs为宽带数据采样率，变量n初始值为1。

2)如果num/sumNum>0.8，令D＝n,然后设n＝n+1,重复步骤1。sumNum为所有信号带宽选项个数,D为抽取倍数。

3)如果num/sumNum<0.8,退出计算，最后输出D为最佳抽取倍数。

步骤S3：根据步骤S2得到的抽取倍数对输入数据进行多相滤波计算，从而将输入数据划分为D个信道数据。

按照如下公式1进行信道划分计算，从下列公式可知:其是一个IDFT变换形式，因此只要求出各路对应的输出wk(m)，再经过一个IDFT变换就能求出最终各路信道化对应m时刻的输出值，为了加快计算效率，实际计算时采用IFFT进行。

输入信号为x(n)，划分的信道数为K，原型滤波器冲击响应序列为h(n)，令

x

e

u

步骤S4：根据步骤S2得到带宽阈值将输入信号进行分割：信号带宽小于带宽阈值的以步骤S3得到的信道数据进行下变频计算，否则以输入数据进行下变频计算。

下变频计算：将前一步中设备端内存缓冲区的宽带信号数据(WB_IQ)依据各路信号的混频因子进行外差混频操作。为了提高性能，各路信号对应的混频因子在参数配置模块设置每路信号信息时提前计算(典型的“存储换计算”优化方式)。经过混频处理，各路目标“窄带”信号对应频谱结构被搬移到基带，即信号中心频率变为“0”。本步骤将输入信号进行分割，能够将多相滤波优点最大化、缺点进行掩盖，使得任意信号带宽都能处理。

步骤S5：根据步骤S4得到下变频数据进行降采样计算，从而将输出数据采样率变成指定大小，所述降采样计算包含整数倍抽取及分数倍插值。

降采样计算包含整数倍抽取及分数倍插值，具体而言，(1)整数倍抽取：将前一步中各路信号对应外差混频计算中间结果作为输进行半带滤波处理，每路信号根据自身的输出采样率与原始输入采样率的关系将配置若干次半带滤波循环，由于半带滤波系数相对固定，采用CUDA编程模型中“常量内存”进行存储，减少kernel核函数计算时过多的全局内存访问操作(CUDA模型中的长延时、高开销操作)，另外，为了提高性能，滤波处理中对应的线性卷积操作将按照线程块的x方向索引组织形式进行分段处理，对应各分段的数据可采用CUDA编程模型中“共享内存”进行存储(同样避免过多的全局内存访问操作)。经过半带滤波处理，已经滤除了大部分“干扰”信号成分，而且结果信号的实际采样率也非常接近目标输出采样率参数。(2)分数倍插值:根据预先计算好的因子对其进行内插/抽样处理，经过插值处理后，各路对应输出的结果信号满足输出采样率。

步骤S6：根据步骤S5得到降采样数据进行低通滤波计算，从而得到最终输出数据。

将前一步中各路信号降采样处理中间结果作为输入进行最后的低通滤波处理，低通滤波根据预先设置参数设计的FIR低通滤波器系数对其进行卷积操作，采用“共享内存”机制进行性能优化处理。经过低通滤波处理后，各路输出信号结果中已经将对应目标“窄带”信号之外的其他所有信号频谱成分滤除，只包含目标“窄带”信号自身完整的频谱结构。

步骤S7：将数据从设备端内存缓冲区拷贝到对应的主机端内存缓冲区。

具体而言，将前一步中各路信号低通滤波输出结果由设备内存缓冲区传输到对应主机内存缓冲区，由于各路目标“窄带”输出采样率参数不同，因而最终各路输出结果长度大小不一，如果直接按照图3中所示将整片内存区间从设备传输到主机，必然有大量的无效数据被传输，因此为了提高数据处理结果传输效率，核心模块内部会做额外处理，将各路信道化处理结果重新组织成“首尾衔接”的连续存储形式，然后再传回主机内存缓冲区，主调方根据的结果长度、数据首地址偏移等回传参数到对应主机内存缓冲区索引、访问各路信号对应的最终信道化处理结果(NB_IQs)。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。