一种半导体装置及制备方法

技术领域

本发明属于半导体技术领域，特别地，涉及半导体装置及制备方法。

背景技术

半导体材料经过几十年的发展，从第一代的半导体材料锗和硅，到第二代的半导体材料砷化镓和磷化铟，再到第三代的半导体材料如碳化硅、氮化镓、氮化硼等，以及氧化物半导体材料包括氧化镓、氧化锌、氧化锡等。材料的发展，也让半导体的性能越来越优，半导体的尺寸越来越小。

在半导体装置尤其是在功率器件的应用领域，半导体材料通过作为衬底和薄膜层存在于功率器件的结构中。在功率器件的结构中，薄膜层通常位于衬底的表面，一层一层的堆叠在衬底上。例如硅基肖特基势垒二极管，包括重掺杂n+型的硅衬底层，位于衬底上表面的轻掺杂n-型的外延层，阳极金属层及其它介质层；位于衬底下表面的阴极金属层。这些薄膜层与衬底层的相对位置关系是堆叠位置关系。

薄膜层与衬底层的堆叠位置关系的结构设计，存在如下问题：

(1)当衬底材料绝缘时，无法制备出垂直导通的立式半导体装置；例如以蓝宝石衬底来制备肖特基势垒二极管时，首先在蓝宝石衬底上制备半导体层叠结构，再淀积金属电极，由于蓝宝石衬底是绝缘体，因此金属电极只能淀积在蓝宝石衬底的同一侧，以此制备出的肖特基势垒二极管是横式半导体器件，器件的性能和尺寸都因此受到一定的限制；

(2)当衬底材料的热导率低时，制备出的半导体装置的散热效果差；例如氧化镓材料，作为一种超宽禁带的半导体材料，其禁带宽度在4.7～5.3eV之间，在击穿场强、导通阻抗、巴利加优值和成本等方面优势突出，可以用来制作高性能的功率电子器件，紫外传感器等，具有广泛可期的应用前景。然而，氧化镓材料的热导率低，导致基于氧化镓衬底制备的半导体装置的散热效果差。目前已报道的文献中，多是通过薄膜剥离和衬底转移技术来改善氧化镓器件的散热，工艺复杂，实现难度大；

(3)当衬底作为导电的功能层，参与到半导体装置的电性导通中的时候，由于衬底层的厚度较厚，一般在100um～3000um之间，较厚的衬底，会导致一定的电能损耗；

(4)当采用异质衬底外延半导体薄膜时，通常会引入缓冲层薄膜。例如专利申请文件CN110085658A公开了一种在硅衬底上实现高质量氧化镓半导体薄膜的叠层结构及相应的制备方法。就是在硅衬底和氧化镓半导体层之间引入氮化物插入层，形成硅衬底、氮化物层、氧化镓半导体层依次层叠的结构。然而对于由硅衬底、氮化物层、氧化镓半导体层依次堆叠的层叠结构，虽然它们都具有六方对称性结构，但是它们是不同材料之间的堆叠，仍然会存在晶格失配和热失配问题，这会影响到基于此层叠结构制备的半导体装置的电性能和可靠性；

在半导体装置中，当薄膜层与衬底是堆叠位置关系时，以上列举的这些问题，都是客观存在的。因此，需要一种新的结构设计，来解决这些问题。

发明内容

有鉴于此，本发明要解决的技术问题是，提供一种半导体装置及制备方法，为背景技术中提到的至少一个问题，提供一种新的解决方案。

本发明的第一方面，提供的一种半导体装置的技术方案如下：

一种半导体装置，包括：

衬底，具有绝缘特性；

第一通道，包括设于所述的衬底上表面的第一开口，所述的第一开口沿所述的衬底厚度方向延伸；

第一层叠结构，部分或者完全嵌入在所述的第一通道之中，且所述的第一层叠结构的侧壁与所述的第一通道的内壁贴合；

第二通道，包括设于所述的衬底下表面的第二开口，所述的第二开口沿所述的衬底厚度方向延伸，所述的第二通道与所述的第一通道在所述的衬底内部连通；

第二层叠结构，部分或者完全嵌入在所述的第二通道之中，且所述的第二层叠结构的侧壁与所述的第二通道的内壁贴合，所述的第二层叠结构的上表面与所述的第一层叠结构的下表面贴合。

作为上述半导体装置的第一种改进，所述的第一通道和所述的第二通道的交界处形成有台阶。

作为上述半导体装置的第二种改进，在所述的第一通道的内壁与所述的第一层叠结构的侧壁和/或所述的第二通道的内壁与所述的第二层叠结构的侧壁设置相互配合作用的防脱结构。

作为上述半导体装置的第三种改进，当所述的第一层叠结构部分嵌入在所述的第一通道之中时，所述的第一层叠结构与所述的第一开口交界处的横截面积的形状完全覆盖所述的第一开口后还溢出一部分。

作为上述半导体装置的第四种改进，当所述的第二层叠结构部分嵌入在所述的第二通道之中时，所述的第二层叠结构与所述的第二开口交界处的横截面积的形状完全覆盖所述的第二开口后还溢出一部分。

针对上述半导体装置，优选地，所述的衬底为蓝宝石衬底、氮化铝衬底、经过绝缘掺杂处理的氧化镓衬底、经过表层绝缘保护处理的硅衬底，或者经过表层绝缘保护处理的碳化硅衬底。

针对上述半导体装置，优选地，所述的第一层叠结构的下表面和所述的第二层叠结构的上表面贴合后作为一个新的层叠结构，包括半导体层、介质层、多晶体层、电极层、绝缘层中的部分或全部。

进一步地，所述的半导体层包括硅、砷化镓、磷化铟、碳化硅、氮化镓、氮化镓之外的氮化物、氧化物中的一种或多种。

优选地，上述所提供的各种半导体装置是功率装置。

优选地，上述所提供的各种半导体装置是肖特基势垒二极管、pn结二极管、金属氧化物半导体场效应晶体管、绝缘栅双极性晶体管、晶闸管、静电感应晶体管、结型场效应晶体管或金属半导体场效应管。

本发明的第二方面，提供的一种半导体装置的制备方法技术方案如下：

一种半导体装置的制备方法，其特征在于，包含以下步骤：

S101提供一具有上表面和下表面的衬底；

S102在所述的衬底的上表面沿所述的衬底厚度方向延伸形成第一通道；

S103在所述的第一通道之内于所述的第一通道的底面之上形成第一层叠结构的部分或全部，且所述的第一层叠结构的侧壁与所述的第一通道的内壁贴合；

S104在所述的衬底的下表面沿所述的衬底厚度方向延伸至暴露所述的第一层叠结构的下表面，形成第二通道；

S105在所述的第二通道之内于所述的第一层叠结构的下表面之上形成第二层叠结构的部分或全部，且所述的第二层叠结构的侧壁与所述的第二通道的内壁贴合；

S106形成所述的第二层叠结构中剩余的部分；

在S103至S106任一步骤之后形成所述的第一层叠结构中剩余的部分。

与现有技术相比，本发明的有益效果如下：

(1)针对当衬底材料绝缘时，无法制备垂直导通的立式半导体装置的问题，本发明从衬底两面分别去除部分衬底材料的方式形成两个连通的通道，将包含有半导体薄膜层的层叠结构部分嵌入或完全嵌入到通道中，以此方式，即可解决绝缘衬底无法制备垂直导通的立式半导体装置的问题，需要说明的是，当层叠结构完全嵌入通道中时，以肖特基势垒二极管为例，当将包含氧化镓半导体层和电极层的层叠结构完全嵌入通道中时，器件的四周被绝缘的衬底完全包裹，相对于器件的四周被绝缘的材料部分包裹或者器件的四周无绝缘材料包裹的情况，此种结构设计的肖特基势垒二极管，正负两极之间具有更大的爬电距离，使得本发明的半导体装置耐压性能更优；

(2)针对当衬底材料的热导率低时，制备出的半导体装置的散热差的问题，本分发明通过层叠结构上下两端的金属电极层，能将热量很快的传递出去，极大了改善了半导体装置的散热效果，例如基于氧化镓衬底制备的二极管，由于氧化镓材料的热导率低，制备出的二极管散热差，本发明将包含有氧化镓半导体薄膜层的层叠结构嵌入到衬底的通道中，这样，二极管工作时产生的热量能够借助于氧化镓半导体薄膜层上下两端的金属电极层，很快的传递出去，极大了改善了二极管的散热效果；

(3)针对当衬底作为导电的功能层参与到半导体装置的电性导通中时，衬底的厚度比较厚从而导致一定的电能损耗的问题，本发明中的衬底具有绝缘特性，不再作为导电的功能层，而是以导电的半导体薄膜层来替代，由于半导体薄膜层的厚度远小于衬底的厚度，因此而产生的电能损耗就更小，所以采用本发明的技术方案，可以降低半导体装置的电能损耗；

(4)针对当采用异质衬底外延半导体薄膜时，通常会引入缓冲层薄膜，从而引起晶格失配和热失配的问题；本发明通过对衬底和层叠结构进行刻蚀处理，可去除衬底和缓冲层薄膜，使得半导体薄膜层直接与电极层建立电性连接，这样，可减少晶格失配和热失配，降低半导体装置损耗，提升半导体装置的电性能和可靠性；

(5)本发明中，层叠结构是嵌入到衬底的通道中，相对于层叠结构堆叠于衬底表面的结构设计，本发明的技术方案，可以制备出更薄的半导体装置。

附图说明

为了更清楚地说明本发明的技术方案，下面将通过实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，本发明要求的保护范围并不局限于实施例。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

附图1是本发明的肖特基势垒二极管(SBD)的第一个适当的例子的示意图；

附图2是本发明的肖特基势垒二极管(SBD)的第二个适当的例子的示意图；

附图3本发明的pn结二极管的第一个适当的例子的示意图；

附图4本发明的pn结二极管的第二个适当的例子的示意图；

附图5是本发明的金属氧化物半导体场效应晶体管(MOS)的一个适当的例子的示意图；

附图6是本发明的绝缘栅双极性晶体管(IGBT)的一个适当的例子的示意图；

附图7是本发明的pn结二极管的第三个适当的例子的示意图；

附图8-1至图8-8是本发明附图1所示的肖特基势垒二极管(SBD)的制造工序的一部分流程图；

附图9-1至图9-8是本发明附图7所示的pn结二极管的制造工序的一部分流程图。

附图中的标记所对应的技术特征为：

101  蓝宝石衬底

102  n型α-Ga

102a n-型α-Ga

102b n+型α-Ga

103  p型α-Ga

103a p-型α-Ga

104  SiO

105a 阳极金属层

105b 阴极金属层

106  GaN单晶薄膜层

107  多晶硅栅层

108  栅绝缘层

109a 栅电极

109b 漏电极

109c 源电极

110a 栅电极

110b 集电极

110c 发射极

111  硅衬底

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

第一实施例

本实施例提供的是一种半导体装置，包括：

衬底，具有绝缘特性；

第一通道，包括设于衬底上表面的第一开口，第一开口沿衬底厚度方向延伸；

第一层叠结构，部分或者完全嵌入在第一通道之中，且第一层叠结构的侧壁与第一通道的内壁贴合；

第二通道，包括设于衬底下表面的第二开口，第二开口沿衬底厚度方向延伸，第二通道与第一通道在衬底内部连通；

第二层叠结构，部分或者完全嵌入在第二通道之中，且第二层叠结构的侧壁与第二通道的内壁贴合，第二层叠结构的上表面与第一层叠结构的下表面贴合。

衬底是具有特定晶面和适当电学，光学和机械特性的用于生长外延层的洁净单晶薄片，现有技术的半导体装置一般都是在衬底表面上堆叠层叠结构来制作的，衬底不仅起着电气性能的作用，而且也起着机械支撑的作用。

由于层叠结构需要依附于一个表面逐层生长获得，本发明的层叠结构要部分或者完全嵌入衬底之中设置的通道之中，因此，首先需要在衬底的上表面沿衬底厚度方向延伸形成第一通道；接着在第一通道之内于第一通道的底面之上形成第一层叠结构的部分或全部，且第一层叠结构的侧壁与第一通道的内壁贴合；然后在衬底的下表面沿衬底厚度方向延伸至暴露第一层叠结构的下表面，形成第二通道；接着在第二通道之内于第一层叠结构的下表面之上形成第二层叠结构的部分或全部，且第二层叠结构的侧壁与第二通道的内壁贴合；再接着形成第二层叠结构中剩余的部分；第一层叠结构中剩余的部分的形成可以在该层叠结构生长时一次完成，也可以在随后的任意一个步骤之后生长获得，物理采取何种顺序，不影响本发明目的的实现。

为了提高绝缘效果，第一通道和第二通道的交界处形成有台阶，台阶的存在，增加了阳极金属层和阴极金属层之间的爬电距离，因此形成台阶可以提高半导体器件的绝缘效果，此外该台阶还会使得层第一层叠结构和第二层叠结构作为一个整体时具有单向的防脱功能。

进一步地，为了防止第一层叠结构在第一通道中脱落，可以在第一通道的内壁和第一层叠结构的侧壁上设置相互配合作用的防脱结构，比如在第一通道的内壁上设置凹部，在第一层叠结构的侧壁上设置与该凹部卡合的凸部即可实现防脱功能。

同样地，为了防止第二层叠结构在第二通道中脱落，也可以在第二通道的内壁和第二层叠结构的侧壁上设置相互配合作用的防脱结构。

同样是为了防止第一层叠结构在第一通道中脱落，当第一层叠结构部分嵌入在第一通道之中时，作为本发明的一个实施例，给出的解决方案为第一层叠结构与第一开口交界处的横截面积的形状完全覆盖第一开口后还溢出一部分，由于溢出的部分会生长在衬底的上表面，起到了将第一层叠结构固定在第一通道中的作用，从而使得第一层叠结构不容易在第一通道中脱落。

同样地，当第二层叠结构部分嵌入在第一通道之中时，作为本发明的一个实施例，第二层叠结构与第二开口交界处的横截面积的形状设计也可以采用完全覆盖第二开口后还溢出一部分的解决方案。

当第一层叠结构和第二层叠结构均部分嵌入在对应的通道之中时，同时采用上面的解决方案，第一层叠结构的下表面和所述的第二层叠结构的上表面接贴合后作为一个新的层叠结构，该新的层叠结构两端溢出的部分与通道中的层叠结构形成工字型铆合结构，使得半导体装置具备更加优秀的防脱功能。

本发明要求衬底具有绝缘特性的目的在于，此时衬底不再作为导电的功能层，而是以层叠结构中设置的导电的半导体薄膜层来替代，由于半导体薄膜层的厚度远小于衬底的厚度，因此而产生的电能损耗就更小，从而可以降低半导体装置的电能损耗。

绝缘特性的实现可以是采用本征绝缘的衬底材料，如蓝宝石衬底、氮化铝衬底衬底或者经过绝缘掺杂处理的氧化镓衬底，也可以是对不具备本征绝缘特性的材料进行表层绝缘保护处理，从而获得具有绝缘特性的衬底，如经过表层绝缘保护处理的硅衬底，或者经过表层绝缘保护处理的碳化硅衬底。

本发明的第一层叠结构的下表面和第二层叠结构的上表面贴合后作为一个新的层叠结构，本领域的技术人员可以根据半导体装置的类型和性能要求进行设计，该新的层叠结构包括半导体层、介质层、多晶体层、电极层、绝缘层等中的部分或全部。

半导体层为层叠结构的主体部分，其作用为在半导体装置的内部传输电流。

介质层常见于MOS管器件和IGBT器件等器件中，在MOS管器件和IGBT中介质层也称之为栅极氧化层，栅极氧化层的材料常采用的有二氧化硅、氮化硅和氧化铪等。

多晶体常见于MOS管器件等器件中，在MOS管器件中多晶体层可采用重掺杂的多晶硅栅层，作为栅电极的一部分存在，起到电性连接的作用，通过调控多晶体层的掺杂浓度可以调控MOS管的阈值电压。

电极层的作为半导体装置的基本组成部分，起到电性连接的作用。

绝缘层也是半导体装置的基本组成部分，起到绝缘保护，钝化等作用。

需要说明的是，该新的层叠结构沿半导体装置厚度方向的某一横截面积的材料并不要求完全相同，比如，针对金属氧化物半导体场效应晶体管(MOS)，其层叠结构沿半导体装置厚度方向的某一横截面积可能会同时有半导体材料，多晶硅材料和绝缘材料。

进一步地，作为一种具体的实施方式，半导体层包括硅、砷化镓、磷化铟、碳化硅、氮化镓、氮化镓之外的氮化物、氧化物中的一种或多种。

如附图1所示，是本发明所涉及的肖特基势垒二极管(SBD)的第一个例子。

附图1的肖特基势垒二极管，衬底采用的是具有绝缘特性的蓝宝石衬底101，衬底中设置有连通在一起的第一通道和第二通道；第一层叠结构的下表面和第二层叠结构的上表面贴合后作为一个新的层叠结构，包括轻掺杂n-型的α-Ga

其中轻掺杂n-型的α-Ga

附图1中，轻掺杂n-型的α-Ga

附图1中，阳极金属层105a，阴极金属层105b的材料可以是公知的电极材料，作为所述电极材料，例如有：Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或它们的合金；氧化锡、氧化锌、氧化铟、氧化铟锡、氧化锌铟等金属氧化物导电膜；聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或它们的混合物等。

附图1中，阳极金属层105a及阴极金属层105b的形成，例如通过真空蒸镀法，溅射法或金属CVD法等公知的方法进行。更具体的，当形成阳极金属层时，可以使由铂(Pt)构成的层和由铝(Al)构成的层进行层叠。

附图1的肖特基势垒二极管(SBD)，通过在绝缘的蓝宝石衬底中设置连通在一起的第一通道和第二通道，阳极金属层105a和阴极金属层105b设置在肖特基势垒二极管(SBD)顶底两端，实现了电流的垂直导通；能利用阳极金属层105a和阴极金属层105b将肖特基势垒二极管(SBD)工作时产生的热量很快的传递出去，极大改善了肖特基势垒二极管(SBD)的散热效果；附图1的肖特基势垒二极管，导电的功能层由轻掺杂n-型的α-Ga

第二实施例

本实施例与第一实施例不同的是，给出了本发明所涉及的肖特基势垒二极管(SBD)的第二个适当的例子，如附图2所示，是本发明所涉及的肖特基势垒二极管(SBD)的第二个例子。

附图2的肖特基势垒二极管，衬底采用的是具有绝缘特性的蓝宝石衬底101，衬底中设置有连通在一起的第一通道和第二通道；第一层叠结构的下表面和第二层叠结构的上表面贴合后作为一个新的层叠结构，包括轻掺杂n-型的α-Ga

和附图1的肖特基势垒二极管(SBD)相比，附图2的肖特基势垒二极管在结构设计上，将第一层叠结构和第二层叠结构均完全嵌入到蓝宝石衬底对应的通道中，这样的设计，衬底厚度即二极管厚度，可以制作出更薄的半导体装置。

第三实施例

本实施例与第一实施例不同之处在于，给出了本发明所涉及的pn结二极管的第一个例子，如附图3所示，是本发明所涉及的pn结二极管的第一个例子。

附图3的pn结二极管，衬底采用的是具有绝缘特性的蓝宝石衬底101，衬底中设置有连通在一起的第一通道和第二通道；第一层叠结构的下表面和第二层叠结构的上表面贴合后作为一个新的层叠结构，包括重掺杂n+型的α-Ga

其中重掺杂n+型的α-Ga

基于前面的描述，本领域的技术人员可以容易地推导出本实施例的pn结二极管具有诸多优势，简要总结为：(1)实现了电流的垂直导通；(2)散热效果好；(3)厚度薄，且电能损耗小；(4)绝缘性能优。

第四实施例

本实施例与第一实施例不同之处在于，给出了本发明所涉及的pn结二极管的第二个例子，如附图4所示，是本发明所涉及的pn结二极管的第二个例子。

附图4的pn结二极管，衬底采用的是具有绝缘特性的蓝宝石衬底101，衬底中设置有连通在一起的第一通道和第二通道；第一层叠结构的下表面和第二层叠结构的上表面贴合后作为一个新的层叠结构，包括重掺杂n+型的α-Ga

和附图3的pn结二极管相比，附图4的pn结二极管在结构设计上，将第一层叠结构和第二层叠结构完全嵌入到蓝宝石衬底对应的通道中，这样的设计，衬底厚度即二极管厚度，可以制备出更薄的半导体装置。

第五实施例

本实施例与第一实施例不同之处在于，给出了本发明所涉及的金属氧化物半导体场效应晶体管(MOS)的一个例子，如附图5所示，是本发明所涉及的金属氧化物半导体场效应晶体管(MOS)的一个例子。

附图5的MOS管，衬底采用的是具有绝缘特性的蓝宝石衬底101，衬底中设置有连通在一起的第一通道和第二通道；第一层叠结构的下表面和第二层叠结构的上表面贴合后作为一个新的层叠结构，包括重掺杂n+型的α-Ga

其中重掺杂n+型的α-Ga

基于前面的描述，本领域的技术人员可以容易地推导出本实施例的MOS管具有诸多优势，简要总结为：(1)漏电极109b和源电极109c分布于MOS管的顶底两端，实现了电流的垂直导通，MOS管通电后，在栅电极109a的调控下，实现垂直导通和关断；(2)散热效果好；(3)厚度薄，且电能损耗小；(4)绝缘性能优；(5)由于轻掺杂p-型的α-Ga

第六实施例

本实施例与第一实施例不同之处在于，给出了本发明所涉及的绝缘栅双极性晶体管(IGBT)的一个例子，如附图6所示，是本发明所涉及的绝缘栅双极性晶体管(IGBT)的一个例子。

附图6的IGBT，衬底采用的是具有绝缘特性的蓝宝石衬底101，衬底中设置有连通在一起的第一通道和第二通道；第一层叠结构的下表面和第二层叠结构的上表面贴合后作为一个新的层叠结构，包括p型掺杂的α-Ga

其中p型掺杂的α-Ga

基于前面的描述，本领域的技术人员可以容易地推导出本实施例的IGBT具有诸多优势，简要总结为：(1)集电极110b和发射极110c分布于IGBT的顶底两端，实现了电流的垂直导通，IGBT通电后，在栅电极110a的调控下，实现垂直导通和关断；(2)散热效果好；(3)厚度薄，且电能损耗小；(4)绝缘性能优；(5)由于轻掺杂p-型的α-Ga

第七实施例

本实施例与第四实施例不同之处在于，给出了本发明所涉及的pn结二极管的第三个例子，如附图7所示，是本发明所涉及的pn结二极管的第三个例子。

附图7的pn结二极管与第四实施例图4示出的结构不同之处，本实施例的衬底采用的是无掺杂的本征硅111，为了实现衬底的绝缘特性，需要在硅111表层覆盖SiO

本实施例第一层叠结构的下表面和第二层叠结构的上表面贴合后作为一个新的层叠结构，与第四实施例相同，包括重掺杂n+型的α-Ga

基于前面的描述，本领域的技术人员可以容易地推导出本实施例的pn结二极管具有诸多优势，简要总结为：(1)实现了电流的垂直导通；(2)散热效果好；(3)厚度薄，且电能损耗小；(4)绝缘性能优。

第八实施例

本实施例提供的是一种半导体装置的制备方法，包含以下步骤：

S101提供一具有上表面和下表面的衬底；

S102在衬底的上表面沿衬底厚度方向延伸形成第一通道；

S103在第一通道之内于第一通道的底面之上形成第一层叠结构的部分或全部，且第一层叠结构的侧壁与第一通道的内壁贴合；

S104在衬底的下表面沿衬底厚度方向延伸至暴露第一层叠结构的下表面，形成第二通道；

S105在第二通道之内于第一层叠结构的下表面之上形成第二层叠结构的部分或全部，且第二层叠结构的侧壁与第二通道的内壁贴合；

S106形成第二层叠结构中剩余的部分；

在S103至S106任一步骤之后形成第一层叠结构中剩余的部分。

以下，将参考附图8-1至附图8-8对本发明第一实施例附图1所示的肖特基势垒二极管的制造方法予以说明。

步骤1：提供蓝宝石单晶衬底，如附图8-1所示；

步骤2：在衬底的上表面沿衬底厚度方向延伸形成第一通道，如附图8-2所示，具体地，可以采用光刻和刻蚀工艺，在预定的区域对衬底的上表面进行刻蚀；

步骤3：在第一通道之内于第一通道的底面之上外延轻掺杂n-型的α-Ga

步骤4：对轻掺杂n-型的α-Ga

步骤5：在轻掺杂n-型的α-Ga

步骤6：在重掺杂n+型的α-Ga

步骤7：在衬底的下表面沿衬底厚度方向延伸至暴露第一层叠结构的下表面，形成第二通道，如附图8-7所示，具体地，可以采用光刻和刻蚀工艺，在预定的区域对衬底的下表面进行刻蚀，直至露出轻掺杂n-型的α-Ga

步骤8：在第二通道之内于轻掺杂n-型的α-Ga

以下，将参考附图9-1至9-8对本发明第七实施例附图7所示的pn结二极管的制造方法予以说明。

步骤1：提供硅(111)面单晶衬底，如附图9-1所示；

步骤2：在衬底的上表面沿衬底厚度方向延伸形成第一通道，如附图9-2所示，具体地，可以采用光刻和刻蚀工艺，在预定的区域对衬底的上表面进行刻蚀；

步骤3：在第一通道之内于第一通道的底面之上外延GaN单晶薄膜层106，如附图9-3所示；

步骤4：采用热氧化工艺，在硅衬底的表层生成氧化硅(SiO

步骤5：采用MOCVD工艺，在GaN单晶薄膜层106的表面，分别外延制备重掺杂n+型的α-Ga

步骤6：采用CVD工艺，在轻掺杂p-型的α-Ga

步骤7：在衬底的下表面沿衬底厚度方向延伸至暴露第一层叠结构的下表面，形成第二通道，如附图9-7所示，具体地，通过光刻和刻蚀工艺，对硅衬底的背面进行刻蚀，除去部分衬底材料和全部的GaN薄膜层，然后再通过热氧化工艺，在硅衬底的表面生成氧化硅(SiO

步骤8：在第二通道之内于重掺杂n+型的α-Ga

需要说明的是，上述实施例只是列举了肖特基势垒二极管、pn结二极管、金属氧化物半导体场效应晶体管、绝缘栅双极性晶体管等半导体装置的结构，本申请的发明构思也可以适用于晶闸管、静电感应晶体管、结型场效应晶体管、高电子迁移率晶体管或金属半导体场效应晶体管等半导体装置中。

另外，上述实施例只列举了肖特基势垒二极管(SBD)和pn结二极管的制备方法，基于本申请的发明构思，上述方法可以根据不同的半导体装置的具体结构拓展至其它二极管、金属氧化物半导体场效应晶体管、绝缘栅双极性晶体管、晶闸管、静电感应晶体管、结型场效应晶体管、高电子迁移率晶体管或金属半导体场效应晶体管中。

应当理解的是，以上所述实施例附图仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。