视频传输测试装置及方法

技术领域

本申请涉及机载视频技术领域，尤其涉及一种视频传输测试装置及方法。

背景技术

航空电子数字视频总线ARINC818是一种点对点视频传输总线，其采用8b/10b的编码方式来传输非压缩的原始音视频数据。ARINC818广泛应用于机载非压缩视频传输场景。

现有的机载视频传输中，ARINC818的最高链路速率为4.25Gbps，最高视频分辨率为1080p@60hz。然而，随着机载视频分辨率及帧率的提高，ARINC818的链路速率及视频分辨率也随之提高，这就带来了更高链路速率、更高视频分辨率下ARINC818的视频传输测试需求。因此，亟需一种能够在更高链路速率、更高视频分辨率下对ARINC818的视频传输进行测试的设备。

发明内容

有鉴于此，提出了一种视频传输测试装置及方法。

第一方面，本申请的实施例提供了一种视频传输测试装置，所述装置包括解码模块、编码模块、控制模块及光口模块，其中，所述解码模块用于：对接收的第一视频信号进行解码，得到第二视频信号，并将所述第二视频信号发送给所述控制模块，所述第一视频信号为HDMI视频信号，所述第二视频信号为LVDS视频信号；所述控制模块用于：对所述第二视频信号进行转换，得到第三视频信号，并将所述第三视频信号发送给所述光口模块，所述第三视频信号为ARINC818视频信号；或者，对第四视频信号进行转换，得到第五视频信号，并将所述第五视频信号发送给所述编码模块，所述第四视频信号为ARINC818视频信号，所述第五视频信号为Native RGB视频信号或LVDS视频信号；所述编码模块用于：对所述第五视频信号进行编码，得到第六视频信号，并输出所述第六视频信号，所述第六视频信号为HDMI视频信号；所述光口模块用于：从所述控制模块接收所述第三视频信号，并输出所述第三视频信号；或者，接收所述第四视频信号，并将所述第四视频信号发送给所述控制模块。

在一种可能的实现方式中，所述装置的工作模式包括单路ARINC818视频信号输出模式、单路ARINC818视频信号输入模式、双路ARINC818视频信号输出模式、双路ARINC818视频信号输入模式。

在一种可能的实现方式中，所述控制模块通过现场可编程逻辑门阵列FPGA实现，所述控制模块包括：2端口LVDS解码子模块、4端口LVDS解码子模块、RGB编码子模块、4端口LVDS编码子模块、第一转换子模块、第二转换子模块、第三转换子模块、第四转换子模块、视频存取子模块、视频拆分子模块、视频合成子模块、数据互联子模块、ARINC818编解码子模块及高速串行收发器。

在一种可能的实现方式中，所述工作模式为单路ARINC818视频信号输出模式；所述第二视频信号为2端口的LVDS视频信号；所述第三视频信号为单路ARINC818视频信号；所述对所述第二视频信号进行转换，得到第三视频信号，包括：通过所述2端口LVDS解码子模块，对所述第二视频信号进行解码，得到第一中间信号，所述第一中间信号为4像素的Native RGB视频信号；通过所述第一转换子模块，对所述第一中间信号进行转换，得到第二中间信号，所述第二中间信号为AXI Stream视频信号；通过所述数据存取子模块，将所述第二中间信号缓存至所述装置的内存中；从所述内存中读取所述第二中间信号，并通过所述数据互联子模块，从所述ARINC818编解码子模块中，确定出与所述第二中间信号对应的ARINC818编解码子模块；通过与所述第二中间信号对应的ARINC818编解码子模块，将从所述内存中读取的第二中间信号编码为ARINC818格式，得到第三视频信号。

在一种可能的实现方式中，所述工作模式为单路ARINC818视频信号输入模式，所述第四视频信号为单路ARINC818视频信号，所述第五视频信号为单路Native RGB视频信号，所述对第四视频信号进行转换，得到第五视频信号，包括：通过所述高速串行收发器接收到第四视频信号后，从所述ARINC818编解码子模块中，确定与所述第四视频信号对应的ARINC818编解码子模块；通过与所述第四视频信号对应的ARINC818编解码子模块，对所述第四视频信号进行解码，得到第六中间信号，所述第六中间信号为AXI Stream视频信号；通过所述数据互联子模块及所述数据存取子模块，将所述第六中间信号缓存至所述装置的内存中；从所述内存中读取所述第六中间信号，并通过所述第三转换子模块，对所述第六中间信号进行转换，得到第七中间信号，所述第七中间信号为2像素的Native RGB视频信号；通过所述RGB编码子模块，对所述第七中间信号进行编码，得到所述第五视频信号。

在一种可能的实现方式中，所述工作模式为双路ARINC818视频信号输出模式；所述第二视频信号为4端口的LVDS视频信号；所述第三视频信号为双路ARINC818视频信号，所述对所述第二视频信号进行转换，得到第三视频信号，包括：通过所述4端口LVDS解码子模块，对所述第二视频信号进行解码，得到第三中间信号，所述第三中间信号为8像素的Native RGB视频信号；通过所述第二转换子模块，对所述第三中间信号进行转换，得到第四中间信号，所述第四中间信号为AXI Stream视频信号；通过所述数据存取子模块，将所述第四中间信号缓存至所述装置的内存中；从所述内存中读取所述第四中间信号，并通过所述视频拆分子模块将所述第四中间信号拆分为双路第五中间信号；通过所述数据互联子模块，从所述ARINC818编解码子模块中，确定出与各路第五中间信号对应的ARINC818编解码子模块；通过与各路第五中间信号对应的ARINC818编解码子模块，将各路第五中间信号编码为ARINC818格式，得到第三视频信号。

在一种可能的实现方式中，所述工作模式为双路ARINC818视频信号输入模式，所述第四视频信号为双路ARINC818视频信号，所述第五视频信号为4端口的LVDS视频信号，所述对第四视频信号进行转换，得到第五视频信号，包括：通过所述高速串行收发器接收到第四视频信号后，从所述ARINC818编解码子模块中，确定与各路ARINC818视频信号对应的ARINC818编解码子模块；通过与各路ARINC818视频信号对应的ARINC818编解码子模块，对各路ARINC818视频信号进行解码，得到双路第八中间信号，所述第八中间信号为AXIStream视频信号；通过所述数据互联子模块及所述视频合成子模块，将双路第八中间信号合成为第九中间信号；通过所述数据存取子模块，将所述第九中间信号缓存至所述装置的内存中；从所述内存中读取所述第九中间信号，并通过所述第四转换子模块，对所述第九中间信号进行转换，得到第十中间信号，所述第十中间信号为4像素的Native RGB视频信号；通过所述4端口LVDS编码子模块，对所述第十中间信号进行编码，得到所述第五视频信号。

在一种可能的实现方式中，所述控制模块还包括第一控制子模块，所述第一控制子模块用于：读取工作模式对应的配置文件；根据所述配置文件，对所述控制模块中的子模块进行配置。

在一种可能的实现方式中，在单链路下，所述第一视频信号的最高视频分辨率为3840×2160@30Hz，所述第三视频信号的最高速率为8.5Gbps，所述第四视频信号的最高速率为8.5Gbps；在双链路下，所述第一视频信号的最高视频分辨率为3840×2160@60Hz，所述第三视频信号的最高速率为17Gbps，所述第四视频信号的最高速率为17Gbps。

第二方面，本申请的实施例提供了一种视频传输测试方法，所述方法应用于视频传输测试装置，所述视频传输测试装置包括解码模块、编码模块、控制模块及光口模块，所述方法包括：通过所述编码模块，对接收的第一视频信号进行解码，得到第二视频信号，并将所述第二视频信号发送给所述控制模块，所述第一视频信号为HDMI视频信号，所述第二视频信号为LVDS视频信号；通过所述控制模块，对所述第二视频信号进行转换，得到第三视频信号，并将所述第三视频信号发送给所述光口模块，所述第三视频信号为ARINC818视频信号；通过所述光口模块，输出所述第三视频信号；

或者，所述方法包括：通过所述光口模块，接收第四视频信号，并将所述第四视频信号发送给所述控制模块，所述第四视频信号为ARINC818视频信号；通过所述控制模块，对所述第四视频信号进行转换，得到第五视频信号，并将所述第五视频信号发送给所述编码模块，其中，所述第五视频信号为Native RGB视频信号或LVDS视频信号；通过所述编码模块，对所述第五视频信号进行编码，得到第六视频信号，并输出所述第六视频信号，其中，所述第六视频信号为HDMI视频信号。

本申请的实施例的视频传输测试装置，能够将HDMI视频信号转换为ARINC818视频信号进行输出，也能够将输入的ARINC818视频信号转换为HDMI视频信号，从而实现高速率、高分辨率的ARINC818视频信号的接收与发送，进而能够用于更高链路速率、更高视频分辨率下ARINC818的视频传输测试。

本申请的这些和其他方面在以下(多个)实施例的描述中会更加简明易懂。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本申请的示例性实施例、特征和方面，并且用于解释本申请的原理。

图1示出根据本申请一实施例的视频传输测试装置的应用场景的示意图。

图2示出根据本申请一实施例的视频传输测试装置的框图。

图3示出根据本申请一实施例的视频传输测试装置的示意图。

图4示出根据本申请一实施例的视频传输测试装置的控制模块的示意图。

图5示出根据本申请一实施例的视频传输测试方法的流程图。

图6示出根据本申请一实施例的视频传输测试方法的流程图。

具体实施方式

以下将参考附图详细说明本申请的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本申请，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本申请同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本申请的主旨。

为了满足更高链路速率、更高视频分辨率下ARINC818的视频传输测试需求，本申请的实施例提供了一种视频传输测试装置。该视频传输测试装置支持单链路(单路，单lane)最高速率8.5Gbps、最高视频分辨率为3840×2160@30Hz的ARINC818视频信号的接收与发送，也支持双链路(双路，双lanes)最高速率17Gbps、最高视频分辨率为3840×2160@60Hz的ARINC818视频信号的接收与发送，从而能够解决8.5Gbps单链路速率和4K(3840×2160)高分辨率的ARINC818视频传输测试问题。

图1示出根据本申请一实施例的视频传输测试装置的应用场景的示意图。如图1所示，视频传输测试装置200与机载设备100通过航空电子数字视频总线(ARINC818)110进行连接。在对航空电子数字视频总线(ARINC818)110的视频传输进行测试时，视频传输测试装置200可接收机载设备100发送的ARINC818视频信号，可也向机载设备100发送ARINC818视频信号。

其中，视频传输测试装置200与机载设备100之间传输的ARINC818视频信号，在单链路下，其最高速率为8.5Gbps，最高视频分辨率为3840×2160@30Hz；在双链路下，其最高速率为17Gbps，最高视频分辨率为3840×2160@30Hz。

需要说明的是，在实际应用中，视频传输测试装置200与机载设备100之间传输的ARINC818视频信号的具体链路速率及视频分辨率可根据实际情况进行设置，本申请对此不作限制。

图2示出根据本申请一实施例的视频传输测试装置的框图。如图2所示，视频传输测试装置200包括解码模块210、编码模块220、控制模块230及光口模块240。

解码模块210用于：对接收的第一视频信号进行解码，得到第二视频信号，并将第二视频信号发送给控制模块230。其中，第一视频信号为HDMI(High DefinitionMultimedia Interface，高清多媒体接口)视频信号，即通过HDMI接口传输的视频信号。第一视频信号可以由外部其他设备发送，在单链路下，第一视频信号的最高视频分辨率为3840×2160@30Hz，在双链路下，第一视频信号的最高视频分辨率为3840×2160@60Hz。第二视频信号为LVDS(Low-Voltage Differential Signaling，低电压差分信号)视频信号，即通过LVDS接口传输的视频信号。

解码模块210可以是具备HDMI解码功能的芯片或模块，其输入为HDMI视频信号，输出为LVDS视频信号。解码模块210例如是4K@60Hz解码芯片、4K@30Hz解码芯片等。本申请对解码模块210的具体实现方式不作限制。

控制模块230用于：对第二视频信号进行转换，得到第三视频信号，并将第三视频信号发送给光口模块240，其中，第三视频信号为ARINC818视频信号。在单链路下，第三视频信号的最高链路速率为8.5Gbps，在双链路下，第三视频信号的最高链路速率为17Gbps。控制模块230还用于：对第四视频信号进行转换，得到第五视频信号，并将第五视频信号发送给编码模块220。其中，第四视频信号为ARINC818视频信号，在单链路下，第四视频信号的最高链路速率为8.5Gbps，在双链路下，第四视频信号的最高链路速率为17Gbps。第五视频信号为Native RGB视频信号或LVDS视频信号。控制模块230可通过FPGA(Field ProgrammableGate Array，现场可编程逻辑门阵列)实现。

编码模块220用于：从控制模块230接收第五视频信号，并对第五视频信号进行编码，得到第六视频信号，然后输出第六视频信号，其中，第六视频信号为HDMI视频信号。

编码模块220可以是具备HDMI编码功能的芯片或模块，其输入为LVDS视频信号或Native RGB视频信号，输出为HDMI视频信号。解码模块220例如是4K@60Hz编码芯片、4K@30Hz编码芯片等。本申请对编码模块220的具体实现方式不作限制。

光口模块240用于：从控制模块230接收第三视频信号，并输出第三视频信号；或者，接收第四视频信号，并将第四视频信号发送给控制模块230。也就是说，光口模块240用于接收或发送ARINC818视频信号。光口模块例如是SFP(Small Form Pluggable，SFP)光口模块。

由本实施例可知，视频传输测试装置200输出ARINC818视频信号的过程为：从外部接收第一视频信号(HDMI视频信号)，通过解码模块210对第一视频信号进行解码，得到第二视频信号(LVDS视频信号)，并将第二视频信号发送给控制模块230；通过控制模块230对第二视频信号进行转换，得到第三视频信号(ARINC818视频信号)，并将第三视频信号发送给光口模块240；通过光口模块240输出第三视频信号。

向视频传输测试装置200输入ARINC818视频信号的过程为：通过光口模块240接收第四视频信号(ARINC818视频信号)，并将第四视频信号发送给控制模块230；通过控制模块230对第四视频信号进行转换，得到第五视频信号(Native RGB视频信号)，并将第五视频信号发送给编码模块220；通过编码模块220对第五视频信号进行编码，得到第六视频信号(HDMI视频信号)，然后输出第六视频信号。

本申请实施例的视频传输测试装置，能够将HDMI视频信号转换为ARINC818视频信号进行输出，也能够将输入的ARINC818视频信号转换为HDMI视频信号，从而实现高速率、高分辨率的ARINC818视频信号的接收与发送，进而能够用于更高链路速率、更高视频分辨率下ARINC818的视频传输测试。

此外，本申请实施例的视频传输测试装置还可包括内存(DDR)、Flash芯片、串口(例如UART(Universal Asynchronous Receiver/Transmitter，通用异步收发器)接口)、JTAG接口、网口等其他模块。

图3示出根据本申请一实施例的视频传输测试装置的示意图。如图3所示，视频传输测试装置300包括：4K@60hz解码芯片301、4K@60hz编码芯片302、4K@30hz解码芯片303、4K@30hz解码芯片304、4K@30hz编码芯片305、4K@30hz编码芯片306、SFP光口模块307、SFP光口模块308、SFP光口模块309、SFP光口模块310、DDR 311、Flash芯片312、串口313、JTAG接口314、网口315及FPGA 320。

其中，FPGA 320为视频传输测试装置300的控制模块。在实际应用中，本领域技术人员可根据实际情况选取FPGA的具体型号，本申请对此不作限制。

视频传输测试装置300的解码模块包括4K@60hz解码芯片301、4K@30hz解码芯片303及4K@30hz解码芯片304，其均可用于接收HDMI视频信号。

具体的，4K@60hz解码芯片301具备HDMI解码功能，解码所支持的最高视频分辨率为3840×2160@60Hz，其输入为HDMI视频信号，输出为4端口(4port)的LVDS视频信号。4K@60hz解码芯片也支持3840x2160@30Hz、1920x1200@60Hz、1920x1080@60Hz、1920x1080@30Hz、1600x1200@60Hz、1680x1050@60Hz、1440x900@60Hz、1280x1024@60Hz、1280x960@60Hz、1280x768@60Hz、1280x720@60Hz、1024x768@60Hz、800x600@60Hz、640x480@60hz等视频分辨率。

4K@30hz解码芯片303及4K@30hz解码芯片304为相同的解码芯片，均具备HDMI解码功能，解码所支持的最高视频分辨率为3840×2160@30Hz，其输入为HDMI视频信号，输出为2端口(2port)的LVDS视频信号。4K@30hz解码芯片也支持1920x1200@60Hz、1920x1080@60Hz、1920x1080@30Hz、1600x1200@60Hz、1680x1050@60Hz、1440x900@60Hz、1280x1024@60Hz、1280x960@60Hz、1280x768@60Hz、1280x720@60Hz、1024x768@60Hz、800x600@60Hz、640x480@60hz等视频分辨率。

在实际应用中，本领域技术人员可根据实际情况选取4K@60hz解码芯片、4K@30hz解码芯片的具体型号，本申请对此不作限制。

视频传输测试装置300的编码模块包括4K@60hz编码芯片302、4K@30hz编码芯片305、4K@30hz编码芯片306，其均可用于输出HDMI视频信号。

具体的，4K@60hz编码芯片302具备HDMI编码功能，编码所支持的最高视频分辨率为3840x2160@60Hz，其输入为4port的LVDS视频信号，输出为HDMI视频信号。4K@60hz编码芯片也支持3840x2160@30Hz、1920x1200@60Hz、1920x1080@60Hz、1920x1080@30Hz、1600x1200@60Hz、1680x1050@60Hz、1440x900@60Hz、1280x1024@60Hz、1280x960@60Hz、1280x768@60Hz、1280x720@60Hz、1024x768@60Hz、800x600@60Hz、640x480@60hz等视频分辨率，

4K@30hz编码芯片305及4K@30hz编码芯片306为相同的编码芯片，均具备HDMI编码功能，编码所支持的最高视频分辨率为3840x2160@30Hz，其输入为2port的LVDS视频信号或Native RGB视频信号，输出为HDMI视频信号。4K@30hz编码芯片也支持1920x1200@60Hz、1920x1080@60Hz、1920x1080@30Hz、1600x1200@60Hz、1680x1050@60Hz、1440x900@60Hz、1280x1024@60Hz、1280x960@60Hz、1280x768@60Hz、1280x720@60Hz、1024x768@60Hz、800x600@60Hz、640x480@60hz等视频分辨率。

在实际应用中，本领域技术人员可根据实际情况选取4K@60hz编码芯片、4K@30hz编码芯片的具体型号，本申请对此不作限制。

视频传输测试装置300的光口模块有4个，分别为SFP光口模块307、SFP光口模块308、SFP光口模块309、SFP光口模块310。各SFP光口模块均符合IEEE802.3ae 10G Base，支持的最高链路速率不小于10.3Gbps。各SFP光口模块均可用于接收及发送ARINC818视频信号。在实际应用中，本领域技术人员可根据实际情况选取SFP光口模块的具体型号，本申请对此不作限制。

视频传输测试装置300还包括DDR 311、Flash芯片312、串口313、JTAG接口314、网口315等其他模块。

DDR 311为视频传输测试装置300的内存，可用于缓存FPGA 320处理过程中的视频信号。DDR 311的数量可以为多个，例如4个。本领域技术人员可根据实际情况确定DDR的数量、总带宽(例如总带宽不小于1600Mbps)等，本申请对此不作限制。

Flash芯片312可用于存储FPGA程序、配置数据等。在一个示例中，视频传输测试装置300可包括两个Flash芯片，分别为Flash0和Flash1，其中，Flash0用于存储FPGA程序，Flash1用于存储配置数据，例如，可存储视频传输测试装置的工作模式对应的配置文件等。

串口313可用于与上位机通信。上位机例如是可运行串口助手的台式计算机、笔记本电脑、服务器等电子设备，本申请对上位机的具体类型不做限制。上位机可通过串口313与视频传输测试装置300进行通信，例如，上位机通过串口313对视频传输测试装置300的视频分辨率、链路数量等进行配置。

JTAG(Joint Test Action Group，联合测试工作组)接口314可用于下载、调试FPGA。网口315可用于FPGA的远程升级。

以上仅以图3中的视频传输测试装置300作为示例，对本申请实施例的视频传输测试装置的具体实现方式进行了示例性地说明。在实际应用中，本领域技术人员可根据实际情况对视频传输测试装置包括的模块或芯片进行设置，本申请对此不作限制。

在一种可能的实现方式中，视频传输测试装置的控制模块可通过FPGA实现，该控制模块可包括：2端口LVDS解码子模块、4端口LVDS解码子模块、RGB编码子模块、4端口LVDS编码子模块、第一转换子模块、第二转换子模块、第三转换子模块、第四转换子模块、视频存取子模块、视频拆分子模块、视频合成子模块、数据互联子模块、ARINC818编解码子模块及高速串行收发器。

其中，2端口LVDS解码子模块(即Dual Port LVDS解码子模块)可用于解码2端口的LVDS视频信号，提取LVDS视频信号中的DE(有效数据选通信号)、HS(行同步信号)、VS(场同步信号)和视频数据信号，并将其转换为4像素(4pixs)的Native RGB并行视频信号。

4端口LVDS解码子模块(即Quad Port LVDS解码子模块)可用于解码4端口的LVDS视频信号，提取LVDS视频信号中的DE(有效数据选通信号)、HS(行同步信号)、VS(场同步信号)和视频数据信号，并将其转换为8像素(8pixs)的Native RGB并行视频信号。

RGB编码子模块用于调整输出视频信号的时钟相位，并将48位的Native RGB并行视频信号转换为24位的Native RGB并行视频信号。

4端口LVDS编码子模块(即Quad Port LVDS编码子模块)可用于将96位的NativeRGB并行视频信号编码为4port的LVDS视频信号。4端口LVDS编码子模块还支持相位在线调节功能，调节方式为通过AXI Lite总线进行调节。

第一转换子模块为4pixs-to-axis模块，用于将4像素的Native RGB并行视频信号转换为AXI Stream视频信号，转换后得到的AXI Stream视频信号的位宽为96bit。

第二转换子模块为8pixs-to-axis模块，用于将8像素的Native RGB并行视频信号转换为AXI Stream视频信号，转换后得到的AXI Stream视频信号的位宽为192bit’。

第三转换子模块为axis-to-2pixs模块，用于将48bit的AXI Stream视频信号转换为48bit的Native RGB并行视频信号。

第四转换子模块为axis-to-4pixs模块，用于将96bit的AXI Stream视频信号转换为96bit的Native RGB并行视频信号。

视频存取子模块即VDMA(Video Derect Memory Access，视频内存直接访问)模块，用于根据预先配置的寄存器信息，将AXI Stream视频信号缓存至DDR的对应缓存区中。

视频拆分子模块(即Video Spliter模块)，用于将从DDR读取的64bit位宽的AXIStream视频信号拆分为2路32bit位宽的Stream视频信号。视频拆分子模块支持行对半拆分、FC包拆分、奇偶行拆分等多种拆分方式，可以通过AXI Lite总线对视频拆分子模块的拆分方式进行配置。

视频合成子模块(即Video Concat模块)，用于将2路32bit位宽的AXI Stream视频信号合成位1路64bit位宽的AXI Stream视频信号。视频合成子模块支持行对半合成、FC包合成、奇偶行合成等多种合成方式，可以通过AXI Lite总线对视频合成子模块的合成方式进行配置。

在控制模块中设计视频拆分子模块和视频合成子模块，不仅能够解决多lane视频的同步问题，还能够解决视频的断帧问题。

数据互联子模块(例如AXI Stream interconnect模块)用于AXI Stream视频信号的互联，可以把AXI Stream的主端和从端通过寄存器的设置进行互联。连接到数据互联子模块的AXI Stream视频信号的位宽为32bit。

ARINC818编解码子模块(即ARINC818 IP模块)用于对ARINC818视频信号进行编解码，ARINC818编解码子模块具备多种ICD(Interface Control Document，接口控制文件)配置。编码时，ARINC818编解码子模块可以自动识别输入的AXI Stream视频信号的分辨率，并选择ICD配置，然后根据ICD配置中的ID号和Class号，将AXI Stream视频信号编码成ARINC818格式。解码时，ARINC818编解码子模块从来自高速串行收发器(例如GTH等)的ARINC818视频信号中，解码出ID号和Class号，并自动识别ARINC818视频信号的分辨率，然后将ARINC818视频信号解码成AXI Stream视频信号。

高速串行收发器(例如GTH等)用于ARINC818视频信号的8b/10b编解码、串并转化，comma检测等。高速串行收发器可以通过AXI Lite总线进行配置，配置为不同的链路速率。本申请实施例中的高速串行收发器支持的链路速率有1.0625Gbps、2.125Gbps、4.25Gbps和8.5Gbps。

此外，视频传输测试装置的控制模块还可包括总线路由子模块、内存控制子模块、第一控制子模块、第二控制子模块、第三控制子模块、第四控制子模块、UART子模块及网口。

其中，总线路由子模块(例如AXI InterConnect模块)可用于总线路由，其路由方式可通过地址进行选择。总线路由子模块支持AXI Lite接口和AXI4接口。

内存控制子模块为DDR控制器，例如MIG(Memory Interface Generator)，其支持AXI4地址总线到DDR接口的转化，实现DDR的数据读写。

第一控制子模块是运行在控制模块中的第一个软核，用于对视频存取子模块、视频拆分子模块、视频合成子模块、ARINC818编解码子模块、数据互联子模块等进行配置。第一控制子模块例如是microblaze0。其他子模块可通过UART接口与第一控制子模块进行交互。

第二控制子模块是运行在控制模块中的第二个软核，用于实现FPGA配置文件的远程更新、网络MAC、网络DMA的初始化配置等。此外，第二控制子模块还可控制第四控制子模块将通过网络传递的FPGA配置文件固化到Flash中。第二控制子模块例如是microblaze1。

第三控制子模块是控制模块中的第一个QSPI(Quad Serial PeripheralInterface，)控制器，用于控制存储FPGA程序的Flash(即Flash0)。第三控制子模块可实现FPGA程序的远程升级。

第四控制子模块是控制模块中的第二个QSPI(Quad Serial PeripheralInterface，)控制器，用于控制存储配置数据的Flash(即Flash1)。

UART子模块用于与上位机进行通信，实现视频传输测试装置的信息传输与配置。网口用于FPGA的远程升级，其包括网络MAC和DMA子模块。远程主机可通过网口对FPGA配置文件进行解析和存储。

图4示出根据本申请一实施例的视频传输测试装置的控制模块的示意图。如图4所示，该控制模块包括：2端口LVDS解码子模块、4端口LVDS解码子模块、RGB编码子模块、4端口LVDS编码子模块、第一转换子模块、第二转换子模块、第三转换子模块、第四转换子模块、视频存取子模块、视频拆分子模块、视频合成子模块、数据互联子模块、ARINC818编解码子模块、高速串行收发器、总线路由子模块、内存控制子模块、第一控制子模块、第二控制子模块、第三控制子模块、第四控制子模块、UART子模块及网口。

与图3相结合，第1个2端口LVDS解码子模块可用于接收4K@30Hz解码模块303发送的2端口的LVDS视频信号；第2个2端口LVDS解码子模块可用于接收4K@30Hz解码模块304发送的2端口的LVDS视频信号；4端口LVDS解码子模块可用于接收4K@60Hz解码模块301发送的4端口的LVDS视频信号；第1个RGB编码模块可将编码得到的Native RGB视频信号发送给4K@30Hz编码模块305；第2个RGB编码模块可将编码得到的Native RGB视频信号发送给4K@30Hz编码模块306；4端口LVDS编码子模块可将编码得到的4Port的LVDS视频信号发送给4K@60Hz编码模块302。高速串行收发器从图3中的SFP光口模块收发数据。图4中的ARINC818编解码子模块与图3中SFP光口模块相对应。

在一种可能的实现方式中，视频传输测试装置的工作模式包括4种，分别为单路ARINC818视频信号输出模式、单路ARINC818视频信号输入模式、双路ARINC818视频信号输出模式、双路ARINC818视频信号输入模式。通过这四种工作模式，能够实现单路、双路ARINC818视频信号的接收及发送。

在一种可能的实现方式中，视频传输测试装置的每个工作模式均对应一个配置文件。可为视频传输测试装置设置默认的工作模式，并将默认的工作模式对应的配置文件存储至Flash芯片(例如Flash1)中。例如，可将单路ARINC818视频信号输出模式设置为视频传输测试装置的默认工作模式，并将单路ARINC818视频信号输出模式对应的配置文件存储至Flash1中。

视频传输测试装置上电启动后，其控制模块中的第一控制子模块(microblaze0)会初始化UART子模块、视频存取子模块、数据互联子模块、第三控制子模块等相关子模块；然后从Flash1中读取默认的工作模式对应的配置文件，并根据读取的配置文件，对视频存取子模块、2端口LVDS解码子模块、4端口LVDS解码子模块、ARINC818编解码子模块、视频拆分子模块、视频合成子模块等进行配置。配置成功后，视频传输测试装置即可工作在默认的工作模式下。

在需要切换视频传输测试装置的工作模式时，可通过UART子模块与上位机进行通信交互，获取将要切换的工作模式对应的配置文件。在获取到工作模式对应的配置文件后，第一控制子模块可读取该工作模式对应的配置文件，并根据读取到的配置文件，对视频存取子模块、2端口LVDS解码子模块、4端口LVDS解码子模块、ARINC818编解码子模块、视频拆分子模块、视频合成子模块等进行配置。其中，第一控制子模块读取配置文件时，可从UART子模块直接读取，也可在UART子模块将配置文件存储到Flash1中后，从Flash1中读取，本申请对此不作限制。

在一种可能的实现方式中，在视频传输测试装置的工作模式为单路ARINC818视频信号输出模式时，视频传输测试装置接入单路HDMI视频信号(即第一视频信号)，其最高分辨率为4K@30Hz，该HDMI视频信号经过解码模块(例如4K@30Hz解码芯片)解码后，得到2端口的LVDS视频信号(即第二视频信号)，2端口的LVDS视频信号输入视频传输测试装置的控制模块(即FPGA)进行处理。

视频传输测试装置的控制模块对第二视频信号进行转换得到第三视频信号的处理过程为：通过2端口LVDS解码子模块，对第二视频信号进行解码，得到第一中间信号，第一中间信号为4像素的Native RGB视频信号；通过第一转换子模块，对第一中间信号进行转换，得到第二中间信号，第二中间信号为AXI Stream视频信号；通过数据存取子模块，将第二中间信号缓存至内存中；从内存中读取第二中间信号，并通过数据互联子模块，从ARINC818编解码子模块中，确定出与第二中间信号对应的ARINC818编解码子模块；通过与第二中间信号对应的ARINC818编解码子模块，将从内存中读取的第二中间信号编码为ARINC818格式，得到第三视频信号。

第三视频信号经由高速串行收发器GTH和视频传输测试装置的SFP光口模块进行输出。在输入的HDMI视频信号的分辨率为4K@30Hz时，输出的ARINC818视频信号的链路速率为8.5Gbps。

通过这种方式，视频传输测试装置能够将单路4K@30Hz的HDMI视频信号转换为单路ARINC818视频信号。

在一种可能的实现方式中，在视频传输测试装置的工作模式为单路ARINC818视频信号输入模式时，视频传输测试装置接入单路ARINC818视频信号(即第四视频信号)，其最高链路速率为8.5Gbps，单路ARINC818视频信号经过SFP光口模块输入视频传输测试装置的控制模块(即FPGA)进行处理。

视频传输测试装置的控制模块对第四视频信号进行转换得到第五视频信号的处理过程为：通过高速串行收发器接收到第四视频信号后，从ARINC818编解码子模块中，确定与第四视频信号对应的ARINC818编解码子模块；通过与第四视频信号对应的ARINC818编解码子模块，对第四视频信号进行解码，得到第六中间信号，第六中间信号为AXI Stream视频信号；通过数据互联子模块及数据存取子模块，将第六中间信号缓存至内存中；从内存中读取第六中间信号，并通过第三转换子模块，对第六中间信号进行转换，得到第七中间信号，第七中间信号为2像素的Native RGB视频信号；通过RGB编码子模块，对第七中间信号进行编码，得到第五视频信号。

第五视频信号经由编码模块(例如4K@30Hz编码芯片)进行编码后输出(例如进行显示等)。在输入的ARINC818视频信号的链路速率为8.5Gbps时，输出的HDMI视频信号的分辨率为4K@30Hz。

通过这种方式，视频传输测试装置能够将单路ARINC818视频信号转换为单路4K@30Hz的HDMI视频信号。

以上所述的视频传输测试装置的单路ARINC818视频信号的输出及输入过程可以同时进行。例如，图3所示的视频传输测试装置包括两个4K@30Hz解码芯片、两个4K@30Hz编码芯片，因此，图3所示的视频传输测试装置最大同时支持2个单路HDMI视频信号输入转单路ARINC818视频信号输出、2个单路ARINC818视频信号输入转单路HDMI视频信号输出。

在一种可能的实现方式中，在视频传输测试装置的工作模式为双路ARINC818视频信号输出模式时，视频传输测试装置接入单路HDMI视频信号(即第一视频信号)，其最高分辨率为4K@60Hz，该HDMI视频信号经过解码模块(例如4K@60Hz解码芯片)解码后，得到4端口的LVDS视频信号(即第二视频信号)，4端口的LVDS视频信号输入视频传输测试装置的控制模块(即FPGA)进行处理。

视频传输测试装置的控制模块对第二视频信号进行转换得到第三视频信号的处理过程为：通过4端口LVDS解码子模块，对第二视频信号进行解码，得到第三中间信号，第三中间信号为8像素的Native RGB视频信号；通过第二转换子模块，对第三中间信号进行转换，得到第四中间信号，第四中间信号为AXI Stream视频信号；通过数据存取子模块，将第四中间信号缓存至内存中；从内存中读取第四中间信号，并通过视频拆分子模块将第四中间信号拆分为双路第五中间信号；通过数据互联子模块，从ARINC818编解码子模块中，确定出与各路第五中间信号对应的ARINC818编解码子模块；通过与各路第五中间信号对应的ARINC818编解码子模块，将各路第五中间信号编码为ARINC818格式，得到第三视频信号。第三视频信号为双路ARINC818视频信号。

第三视频信号经由高速串行收发器GTH和视频传输测试装置的SFP光口模块进行输出。在输入的HDMI视频信号的分辨率为4K@60Hz时，输出的两路ARINC818视频信号的链路速率均为8.5Gbps。

通过这种方式，视频传输测试装置能够将单路4K@60Hz的HDMI视频信号转换为双路ARINC818视频信号。

在一种可能的实现方式中，在视频传输测试装置的工作模式为双路ARINC818视频信号输入模式时，视频传输测试装置接入双路ARINC818视频信号(即第四视频信号)，各路ARINC818视频信号的最高链路速率为8.5Gbps，各路ARINC818视频信号经过SFP光口模块输入视频传输测试装置的控制模块(即FPGA)进行处理。

视频传输测试装置的控制模块对第四视频信号进行转换得到第五视频信号的处理过程为：通过高速串行收发器接收到第四视频信号后，从ARINC818编解码子模块中，确定与各路ARINC818视频信号对应的ARINC818编解码子模块；通过与各路ARINC818视频信号对应的ARINC818编解码子模块，对各路ARINC818视频信号进行解码，得到双路第八中间信号，第八中间信号为AXI Stream视频信号；通过数据互联子模块及视频合成子模块，将双路第八中间信号合成为第九中间信号；通过数据存取子模块，将第九中间信号缓存至内存中；从内存中读取第九中间信号，并通过第四转换子模块，对第九中间信号进行转换，得到第十中间信号，第十中间信号为4像素的Native RGB视频信号；通过4端口LVDS编码子模块，对第十中间信号进行编码，得到第五视频信号。

第五视频信号经由编码模块(例如4K@60Hz编码芯片)进行编码后输出(例如进行显示等)。在输入的双路ARINC818视频信号的链路速率均为8.5Gbps时，输出的HDMI视频信号的分辨率为4K@60Hz。

通过这种方式，视频传输测试装置能够将双路ARINC818视频信号转换为单路4K@60Hz的HDMI视频信号。

以上所述的视频传输测试装置的双路ARINC818视频信号的输出及输入过程可以同时进行。例如，图3所示的视频传输测试装置包括一个4K@60Hz解码芯片、一个4K@60Hz编码芯片，因此，图3所示的视频传输测试装置最大同时支持1个单路HDMI视频信号输入转双路ARINC818视频信号输出、1个双路ARINC818视频信号输入转单路HDMI视频信号输出。

本申请实施例的视频传输测试装置，不仅能够兼容现有的1.0625Gbps、2.125Gbps、4.25Gbps的链路速率，而且能够支持最高8.5Gbps的标准链路速率。此外，还可通过更换晶振，使得本申请实施例的视频传输测试装置支持非标准链路速率。

图5示出根据本申请一实施例的视频传输测试方法的流程图。所述视频传输测试方法应用于视频传输测试装置，所述视频传输测试装置包括解码模块、编码模块、控制模块及光口模块。如图5所示，所述方法包括：

步骤S510，通过所述编码模块，对接收的第一视频信号进行解码，得到第二视频信号，并将所述第二视频信号发送给所述控制模块，所述第一视频信号为HDMI视频信号，所述第二视频信号为LVDS视频信号；

步骤S520，通过所述控制模块，对所述第二视频信号进行转换，得到第三视频信号，并将所述第三视频信号发送给所述光口模块，所述第三视频信号为ARINC818视频信号；

步骤S530，通过所述光口模块，输出所述第三视频信号。

图6示出根据本申请一实施例的视频传输测试方法的流程图。所述视频传输测试方法应用于视频传输测试装置，所述视频传输测试装置包括解码模块、编码模块、控制模块及光口模块。如图6所示，所述方法包括：

步骤S610，通过所述光口模块，接收第四视频信号，并将所述第四视频信号发送给所述控制模块，所述第四视频信号为ARINC818视频信号；

步骤S620，通过所述控制模块，对所述第四视频信号进行转换，得到第五视频信号，并将所述第五视频信号发送给所述编码模块，其中，所述第五视频信号为Native RGB视频信号或LVDS视频信号；

步骤S630，通过所述编码模块，对所述第五视频信号进行编码，得到第六视频信号，并输出所述第六视频信号，其中，所述第六视频信号为HDMI视频信号。

附图中的流程图和框图显示了根据本申请的多个实施例的装置、系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。

也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行相应的功能或动作的硬件(例如电路或ASIC(Application SpecificIntegrated Circuit，专用集成电路))来实现，或者可以用硬件和软件的组合，如固件等来实现。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其它变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其它单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

以上已经描述了本申请的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。