半导体结构

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种半导体结构。

背景技术

二维或平面半导体器件中，存储单元均是水平方向上排列，因此，二维或平面半导体器件的集成密度可以由单位存储单元所占据的面积决定，则二维或平面半导体器件的集成密度极大地受到形成精细图案的技术影响，使得二维或平面半导体器件的集成密度的持续增大存在极限。因而，半导体器件的发展走向三维半导体器件。

然而，目前三维半导体器件中存储单元的布局，各功能器件的连线方式均需要全新的设计，例如在节省半导体器件布局面积的同时，半导体器件中的字线如何引出与外围逻辑电路实现电连接是急需考虑的问题。

发明内容

本公开实施例提供一种半导体结构，至少有利于在降低半导体结构布局面积的同时，降低相邻字线之间的干扰。

本公开实施例一方面提供一种半导体结构，包括：若干沿第一方向延伸且沿第三方向间隔排布的字线；若干沿第二方向延伸且沿所述第三方向间隔排布的半导体通道，沿所述第三方向上，所述字线环绕所述半导体通道，所述第一方向、所述第二方向以及所述第三方向两两相交；包括若干个台阶的阶梯结构，所述台阶与所述字线接触连接，沿所述第三方向上，任一所述台阶的顶面高度与另一所述台阶的顶面高度不同，且所述台阶沿所述第一方向和所述第二方向阵列排布，且相邻所述台阶之间电绝缘；若干接触结构，所述接触结构与所述台阶接触连接，且任意两个所述接触结构之间相互间隔。

在一些实施例中，所述半导体通道沿所述第一方向和所述第三方向阵列排布，所述字线环绕沿所述第一方向上排布的多个所述半导体通道。

在一些实施例中，沿远离所述字线的方向上，沿所述第一方向上排布的若干所述台阶的顶面高度逐渐降低，且沿所述第二方向上排布的若干所述台阶的顶面高度也逐渐降低。

在一些实施例中，所述台阶包括沿所述第一方向排布的若干台阶组，所述台阶组包括沿所述第二方向排布的若干所述台阶，靠近所述字线的所述台阶组为第一台阶组，与所述第一台阶组远离所述字线的一侧相邻的所述台阶组为第二台阶组，所述第一台阶组中所述台阶的顶面高度最低的所述台阶为第一参考台阶，所述第二台阶组中所述台阶的顶面高度最高的所述台阶为第二参考台阶，所述第一参考台阶的顶面高度高于所述第二参考台阶的顶面高度。

在一些实施例中，沿所述第三方向上，所述台阶的顶面高度与所述字线结构的顶面高度一一齐平。

在一些实施例中，沿所述第三方向上，所述接触结构的顶面高度齐平，所述台阶包括沿所述第一方向上排布的若干个第一台阶，与若干个所述第一台阶接触连接的若干个所述接触结构沿所述第二方向上间隔排布。

在一些实施例中，所述接触结构包括：导电柱和引出层，所述导电柱的一端与所述台阶接触连接，所述导电柱的另一端与所述引出层接触连接，所述引出层沿所述第一方向延伸，且沿所述第二方向上，所述引出层间隔排布。

在一些实施例中，所述半导体结构还包括：位线，所述位线与沿所述第三方向排布的若干所述半导体通道接触连接。

在一些实施例中，所述半导体结构还包括：若干电容结构，所述电容结构与所述半导体通道远离所述位线的一侧接触连接，所述电容结构沿所述第二方向延伸。

在一些实施例中，所述第二方向与所述第三方向构成参考面，若干所述电容结构构成电容区，所述阶梯结构在所述参考面上的正投影与所述电容区在所述参考面上的正投影至少部分重合。

在一些实施例中，沿所述第二方向上，所述位线包括相对的第一端和第二端；所述半导体通道包括：与所述第一端接触连接的若干第一半导体通道，以及与所述第二端接触连接的若干第二半导体通道；所述字线包括：环绕所述第一半导体通道的若干第一字线，以及环绕所述第二半导体通道的若干第二字线，沿所述第一方向上，所述第一字线和所述第二字线均具有相对的第一侧和第二侧；所述阶梯结构包括：与所述第一字线接触连接的第一阶梯结构，以及与所述第二字线接触连接的第二阶梯结构，且所述第一阶梯结构与所述第一侧或所述第二侧中的一者接触连接，所述第二阶梯结构与所述第一侧或所述第二侧中的另一者接触连接。

在一些实施例中，所述位线、所述字线、所述阶梯结构、所述接触结构以及所述电容结构构成一存储单元组；所述半导体结构包括沿所述第二方向上间隔排布的若干所述存储单元组。

在一些实施例中，所述接触结构包括：与所述第一阶梯结构接触连接的第一接触结构，以及与所述第二阶梯结构接触连接的第二接触结构；所述半导体结构还包括：第一字线驱动器，位于所述第一阶梯结构远离所述第一字线的一侧，且所述第一字线驱动器与所有所述第一接触结构电连接；第二字线驱动器，位于所述第二阶梯结构远离所述第二字线的一侧，且所述第二字线驱动器与所有所述第二接触结构电连接。

在一些实施例中，所述半导体结构还包括：第一感测放大器，与所述第一接触结构电连接；第二感测放大器，与所述第二接触结构电连接。

在一些实施例中，沿所述第三方向上，相邻所述台阶之间具有第一间隔，所述阶梯结构还包括：若干绝缘层，一所述绝缘层至少填充满一所述第一间隔。

本公开实施例提供的技术方案至少具有以下优点：

字线沿第三方向间隔排布，则不同字线在第三方向上位于不同的高度区间内，阶梯结构中的台阶与字线接触连接，且沿第三方向上，任一台阶的顶面高度与另一台阶的顶面高度不同，有利于使得台阶与字线一一对应，通过台阶将字线引出；进一步的，接触结构与台阶接触连接，以进一步的将字线引出，且任意两个接触结构之间相互间隔，有利于防止与不同的字线对应的接触结构相接触，以降低不同字线之间的干扰问题。此外，台阶沿第一方向和第二方向阵列排布，避免阶梯结构仅沿第一方向或者第二方向延伸，合理利用布局空间，有利于降低半导体结构总的布局面积。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图4为本公开实施例提供的半导体结构的4种立体结构示意图；

图5为图3和图4提供的半导体结构中阶梯结构的立体结构示意图；

图6为本公开实施例提供的半导体结构中阶梯结构和接触结构的一种俯视结构示意图；

图7为一种半导体结构的立体结构示意图；

图8为本公开实施例提供的半导体结构中位线、字线以及半导体通道的一种俯视结构示意图；

图9为本公开实施例提供的半导体结构的一种俯视结构示意图。

具体实施方式

由背景技术可知，半导体器件中的实现字线与外围逻辑电路间的电连接的方式有待优化。

本公开实施提供一种半导体结构，字线沿第三方向间隔排布，则不同字线在第三方向上位于不同的高度区间内，阶梯结构中的台阶与字线接触连接，且沿第三方向上，任一台阶的顶面高度与另一台阶的顶面高度不同，有利于使得台阶与字线一一对应，通过台阶将字线引出；进一步的，接触结构与台阶接触连接，以进一步的将字线引出，且任意两个接触结构之间相互间隔，有利于防止与不同的字线对应的接触结构相接触，以降低不同字线之间的干扰。此外，台阶沿第一方向和第二方向阵列排布，避免阶梯结构仅沿第一方向或者第二方向延伸，合理利用布局空间，有利于降低半导体结构总的布局面积。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。

本公开一实施例提供一种半导体结构，以下将结合附图对本公开一实施例提供的半导体结构的制造方法进行详细说明。图1至图4为本公开实施例提供的半导体结构的4种立体结构示意图；图5为图3和图4提供的半导体结构中阶梯结构的立体结构示意图；图6为本公开实施例提供的半导体结构中阶梯结构和接触结构的一种俯视结构示意图；图7为一种半导体结构的立体结构示意图；图8为本公开实施例提供的半导体结构中位线、字线以及半导体通道的一种俯视结构示意图；图9为本公开实施例提供的半导体结构的一种俯视结构示意图

需要说明的是，为了便于描述以及清晰地示意出半导体结构，图1至图6以及图8和图9均为本公开实施例提供的半导体结构的局部结构示意图。此外，为了更清晰的显示出阶梯结构中的台阶的分布情况，图1中仅示意出部分接触结构，图3中未示意出接触结构。

参考图1至图5，半导体结构包括：若干沿第一方向X延伸且沿第三方向Z间隔排布的字线100；若干沿第二方向Y延伸且沿第三方向Z间隔排布的半导体通道101，沿第三方向Z上，字线100环绕半导体通道101，第一方向X、第二方向Y以及第三方向Z两两相交；包括若干个台阶112的阶梯结构102，台阶112与字线100接触连接，沿第三方向Z上，任一台阶112的顶面高度与另一台阶112的顶面高度不同，且台阶112沿第一方向X和第二方向Y阵列排布，且相邻台阶112之间电绝缘；若干接触结构103，接触结构103与台阶112接触连接，且任意两个接触结构103之间相互间隔。

需要说明的是，参考图1和图2，字线100包括栅介质层110和栅极120，栅介质层110环绕部分半导体通道101侧壁，且栅介质层110与半导体通道101一一对应，栅极120沿第一方向X延伸，且环绕栅介质层110侧壁。其中，栅介质层110由绝缘材料构成，栅极120由导电材料构成。

在一些实施例中，阶梯结构102包括沿第一方向X和/或第二方向Y排布的子台阶122，部分子台阶122构成一个台阶112。

图1和图2中仅示意出了4条沿第三方向Z间隔排布的字线100，沿接触结构103指向台阶112的方向上，依次包括第一字线、第二字线、第三字线以及第四字线。其中，与第一字线同层设置的台阶112包括1个子台阶122；与第二字线同层设置的台阶112包括2个子台阶122，且相较于与第一字线对应的1个子台阶122沿第一方向X多出一个子台阶122，与第二字线对应的接触结构103与该多出的子台阶122接触连接；与第三字线同层设置的台阶112包括3个子台阶122，且相较于与第二字线对应的2个子台阶122沿第二方向Y多出1个子台阶122，与第三字线对应的接触结构103与该多出的1个子台阶122接触连接；与第四字线同层设置的台阶112包括4个子台阶122，且相较于与第三字线对应的3个子台阶122沿第一方向X多出1个子台阶122，与第四字线对应的接触结构103与该多出的1个子台阶122接触连接。如此，实现台阶112整体沿第一方向X和第二方向Y阵列排布的趋势，以及实现任意两个接触结构103之间相互间隔，有利于防止与不同的字线100对应的接触结构103相接触，以降低不同字线100之间的干扰。

需要说明的是，图1和图2中仅以4条字线100为示例进行说明，在实际应用中，对半导体结构包括的字线100的数量不做限制。此外，图1和图2中，为了显示出与位于不同层的字线100接触的台阶112的不同，以位于不同层的台阶112包含的子台阶122的数量以及排布方式的不同来呈现，在实际应用中，单一台阶112可以由多个相互独立的子台阶122构成，即多个子台阶122分别被制备，或者单一台阶112自身为一体结构，子台阶122只是为了显示出不同台阶112之间的差异而定义的特征，即组成单一台阶112的多个子台阶122为一体结构。

图3和图4中仅示意出了8条沿第三方向Z间隔排布的字线100，且参考图5，台阶112中沿第一方向X上最多排布2个子台阶122，沿第二方向Y上最多排布4个子台阶122，而且使得阶梯结构102中暴露出顶面的子台阶122为8个，该8个子台阶122的顶面与不同的接触结构103接触连接，以实现通过不同的接触结构103给不同的字线100提供信号。

需要说明的是，图3和图4中仅以8条字线100为示例进行说明，在实际应用中，对半导体结构包括的字线100的数量不做限制。此外，图3至图5中，为了显示出与位于不同层的字线100接触的台阶112的不同，以位于不同层的台阶112包含的子台阶122的数量以及排布方式的不同来呈现，在实际应用中，单一台阶112可以由多个相互独立的子台阶122构成，即多个子台阶122分别被制备，或者单一台阶112自身为一体结构，子台阶122只是为了显示出不同台阶112之间的差异而定义的特征，即组成单一台阶112的多个子台阶122为一体结构。

在一些实施例中，阶梯结构102中的台阶112与字线100一一对应，即一个台阶112与一条字线100接触连接，便于不同的接触结构103通过不同的台阶112给不同的字线100提供信号。

在一些实施例中，继续参考图1至图4，半导体通道101沿第一方向X和第三方向Z阵列排布，字线100环绕沿第一方向X上排布的多个半导体通道101。如此，沿第三方向Z上，实现位于同层的多个半导体通道101由同一字线100控制，位于不同层的多个半导体通道101由不同字线100控制。需要说明的是，图1和图2中以字线100环绕沿第一方向X上排布的3个半导体通道101为示例，图3和图4中以字线100环绕沿第一方向X上排布的4个半导体通道101为示例，在实际应用中，对同一字线100环绕的沿第一方向X上排布的半导体通道101数量不做显示，例如6个或者8个等。

在一些实施例中，参考图5，沿远离字线100的方向上，沿第一方向X上排布的若干台阶112的顶面高度逐渐降低，且沿第二方向Y上排布的若干台阶112的顶面高度也逐渐降低。如此，一方面实现台阶112沿第一方向X和第二方向Y的阵列排布，另一方面，沿第三方向Z上，有利于实现任一台阶112的顶面高度与另一台阶112的顶面高度不同。需要说明的是，图1至图5中，沿远离字线100的方向上，沿第一方向X上排布的若干台阶112的顶面高度均呈逐渐降低的趋势，且沿第二方向Y上排布的若干台阶112的顶面高度也呈逐渐降低的趋势，在实际应用中，对阶梯结构102中不同台阶112的顶面高度沿第一方向X和第二方向Y上的变化趋势不做限制，只需满足任一台阶112的顶面高度与另一台阶112的顶面高度不同即可。

其中，继续参考图3和图5，台阶112包括沿第一方向X排布的若干台阶组，台阶组包括沿第二方向Y排布的若干台阶112，靠近字线100的台阶组为第一台阶组132，与第一台阶组132远离字线100的一侧相邻的台阶组为第二台阶组142，第一台阶组132中台阶112的顶面高度最低的台阶112为第一参考台阶1，第二台阶组142中台阶112的顶面高度最高的台阶112为第二参考台阶162，第一参考台阶152的顶面高度高于第二参考台阶162的顶面高度。

需要说明的是，图3至图5中显示的阶梯结构102仅是一种具体的示例，即图5中一个台阶组包括4个台阶112，阶梯结构102包括2个台阶组。在实际应用中，对阶梯结构102中不同台阶112的排布方式不做限制，只需满足任一台阶112的顶面高度与另一台阶112的顶面高度不同即可。例如，在一个例子中，台阶也可以包括沿第二方向排布的若干台阶组，台阶组包括沿第一方向排布的若干台阶，例如，当需要使得8条字线与顶面高度不同的8个台阶接触连接时，沿第二方向上，阶梯结构102可以包括4个台阶组，一个台阶组包括2个台阶112。

在一些实施例中，参考图5，沿第三方向Z上，相邻台阶112之间具有第一间隔，阶梯结构102还包括：若干绝缘层107，一绝缘层107至少填充满一第一间隔。如此，通过绝缘层107实现不同台阶112之间的电绝缘。

在一些实施例中，参考图1至图4，沿第三方向Z上，台阶112的顶面高度与字线100结构的顶面高度一一齐平。如此，一方面，有利于使得台阶112的一个端面与字线100的一个端面完全贴合，提高台阶112与字线100之间的接触面积，以降低台阶112与字线100之间的接触电阻；另一方面，台阶112的顶面高度与字线100结构的顶面高度一一齐平，有利于提高半导体结构整体的稳定性，且有利于使得在制备字线100的同时，制备台阶112，以简化半导体结构的制备工艺。

在一些实施例中，参考图6，沿第三方向Z上，接触结构103的顶面高度齐平，台阶112包括沿第一方向X上排布的若干个第一台阶172，与若干个第一台阶172接触连接的若干个接触结构103沿第二方向Y上间隔排布。

可以理解的是，沿第一方向X上排布的若干个第一台阶172位于不同层，且以垂直于第三方向Z的截面为第一参考面，若干第一台阶172在第一参考面上的正投影部分重合，如此，使得与若干个第一台阶172接触连接的若干个接触结构103沿第二方向Y上间隔排布，有利于避免与不同第一台阶172接触连接的接触结构103在第一参考面上的正投影存在重合，则当接触结构103的顶面高度齐平时，避免不同的接触结构103之间相接触造成干扰，以实现任意两个接触结构103之间相互间隔，以防止与不同的字线100对应的接触结构103相接触。

需要说明的是，图6中以阶梯结构102包括64个台阶112，且呈8*8的阵列排布为示例，即沿第一方向X排布8个台阶112，且沿第二方向Y排布8个台阶112。在实际应用中，对阶梯结构102包括的台阶112的数量不做限制，只需满足台阶112的数量与字线100的数量一致即可。而且，实际应用中，对沿第一方向X排布的台阶112的数量以及沿第二方向Y排布的台阶的数量也不做限制，可根据实际需求设计台阶112沿第一方向X和第二方向Y的排布情况。

参考图7，半导体结构可以包括：若干沿第一方向X延伸且沿第三方向Z间隔排布的字线100；若干沿第二方向Y延伸且沿第三方向Z间隔排布的半导体通道101，沿第三方向Z上，字线100环绕半导体通道101，第一方向X、第二方向Y以及第三方向Z两两相交。而且图7中，沿第一方向X上，不同的字线100的延伸长度不同，因此可以在不同字线100延伸长度的差异之处设置连接柱130。后续不同的连接柱130与不同的导电层(图中未示出)的连接，以实现通过不同的导电层给不同的字线100提供信号。

然而，垂直于第三方向Z的截面为第一参考面，图7中4条字线100在第一参考面上的正投影部分重叠，则存在以下一种情况：与不同字线100接触连接的连接柱130在第二方向Y上的坐标相同，后续与连接柱130接触连接的导电层沿第一方向X上延伸时，若不同导电层的顶面齐平，即不同导电层与字线100相接触处在第三方向Z上的坐标相同，由于不同连接柱130在第二方向Y上的坐标相同，则不同导电层与字线100相接触处在第二方向Y上的坐标也相同，因而不同导电层与字线100相接触处在第二方向Y上的坐标相同且在第三方向Z上的坐标也相同，使得不同的导电层沿第一方向X延伸时会相接触。

而且，仅通过不同字线100沿第一方向X的延伸长度，使得不同的连接柱130在第三方向Z上相互间隔，随着字线100的数量的增多，多条字线100整体在第一方向X上的布局面积也会逐步增大。

此外，图7中的半导体结构包括位线104以及电容结构105，位线104以及电容结构105与图1至图4中的类似，在此不做赘述。

参考图1和图2，半导体结构中，阶梯结构102中的台阶112沿第一方向X和第二方向Y阵列排布。比较参考图7以及图1和图2，图1和图2中的半导体结构中，随着字线100的数量的增多，台阶112可以沿第一方向X和第二方向Y两个方向排布，而非仅沿其中一个方向排布，从而可以合理利用半导体结构的布局空间，降低半导体结构总的布局面积。

参考图1至图5，半导体结构中，沿第三方向Z上，任一台阶112的顶面高度与另一台阶112的顶面高度不同，有利于使得台阶112与字线100一一对应，即一个台阶112与一个字线100可以位于同层中。而且，参考图6，与若干个第一台阶172接触连接的若干个接触结构103沿第二方向Y上间隔排布。

比较参考图7以及图1至图6，图1至图6提供的半导体结构中，不同的接触结构103与台阶112的接触处在第一方向X上的坐标不同且在第二方向Y上的坐标也不同，因而在接触结构103的顶面高度齐平，且接触结构103沿第一方向X延伸时，不会存在不同接触结构103相接触的情况，以保证任意两个接触结构103之间相互间隔，有利于防止与不同的字线100对应的接触结构103相接触，以降低不同字线100之间的干扰。

需要说明的是，在半导体结构中字线100的数量较少时，通过图7中的不同字线100沿第一方向X的延伸长度的方式使得不同的连接柱130在第三方向Z上相互间隔，并控制不同连接柱130沿第三方向Z上的高度不同，也可以防止与不同的字线100对应的导电层相接触，以降低不同字线100之间的干扰。

在一些实施例中，参考图1至图4，接触结构103可以包括：导电柱113和引出层123，导电柱113的一端与台阶112接触连接，导电柱113的另一端与引出层123接触连接，引出层123沿第一方向X延伸，且沿第二方向Y上，引出层123间隔排布。可以理解的是，导电柱113之间相互间隔，且引出层123之间相互间隔，从而实现由导电柱113和引出层123构成的接触结构103之间的相互间隔。

在一些实施例中，参考图1至图4，半导体结构还可以包括：位线104，位线104与沿第三方向Z排布的若干半导体通道101接触连接。

需要说明的是，图1和图2中以沿第三方向Z排布的半导体通道101的数量为4个，半导体结构包括3条位线104为示例，图3和图4中以沿第三方向Z排布的半导体通道101的数量为8个，半导体结构包括4条位线104为示例。在实际应用中，对沿第三方向Z排布的半导体通道101的数量，以半导体结构包括的位线104的数量均不做限制，均可根据实际需求进行合理设置。

在一些实施例中，参考图1至图4，半导体结构还可以包括：若干电容结构105，电容结构105与半导体通道101远离位线104的一侧接触连接，电容结构105沿第二方向Y延伸。

在一些实施例中，参考图3至图5，阶梯结构102可以包括沿第一方向X和/或第二方向Y排布的子台阶122，子台阶122沿第二方向Y排布的数量大于沿第一方向X排布的数量。由于电容结构105在第二方向Y上会占用较大的布局长度，参考图3至图5，使得阶梯结构102中的子台阶122沿第二方向Y排布的数量大于沿第一方向X排布的数量，即使得阶梯结构102也尽量多的占用第二方向Y上的布局长度，以使得较多的阶梯结构102位于与电容结构105正对的区域，从而有利于在不增加半导体结构在第二方向Y上的布局长度的同时，通过降低阶梯结构102在第一方向X上的布局长度，以降低半导体结构在第一方向X上的布局长度，实现对布局空间的合理利用和降低半导体结构总的布局面积。

以下以图5为示例对子台阶122的排布情况进行详细说明，参考图5，位于不同层的台阶112所包含的子台阶122的数量均不同，第一台阶组132中的每个台阶112中的子台阶122均只沿第二方向Y排布，第二台阶组142中的每个台阶112中的子台阶122均沿第一方向X和第二方向Y排布。在实际应用中，部分台阶112中的子台阶122也有仅沿第一方向X排布。

需要说明的是，图1至图4中仅示意出电容结构105的大致构造，不对电容结构105中的上电极层、电容介质层以及下电极层的位置关系进行限制。此外，为了图示的清晰可观，图3和图4中以组合结构106表征半导体通道101(参考图1)和电容结构105(参考图1)。

在一些实施例中，参考图1至图5，第二方向Y与第三方向Z构成参考面，若干电容结构105构成电容区，阶梯结构102在参考面上的正投影与电容区在参考面上的正投影至少部分重合，即阶梯结构102至少部分位于与电容区正对的区域中。如此，在半导体结构在第二方向Y上的布局长度由电容区在第二方向Y上的布局长度决定的前提下，可以尽量在不增加阶梯结构102在第一方向X上的布局长度的同时，将阶梯结构102沿第二方向上尽量多布局，从而有利于在不增加半导体结构在第二方向Y上的布局长度的同时，降低阶梯结构102在第一方向X上的布局长度，以降低半导体结构在第一方向X上的布局长度，从而实现对布局空间的合理利用和降低半导体结构总的布局面积。

在一些实施例中，结合参考图8和图9，沿第二方向Y上，位线104包括相对的第一端114和第二端124；半导体通道101(参考图1)可以包括：与第一端114接触连接的若干第一半导体通道111，以及与第二端124接触连接的若干第二半导体通道121；字线100(参考图1)可以包括：环绕第一半导体通道111的若干第一字线140，以及环绕第二半导体通道121的若干第二字线150，沿第一方向X上，第一字线140和第二字线150均具有相对的第一侧160和第二侧170；阶梯结构102(参考图1)包括：与第一字线140接触连接的第一阶梯结构182，以及与第二字线150接触连接的第二阶梯结构192，且第一阶梯结构182与第一侧160或第二侧170中的一者接触连接，第二阶梯结构192与第一侧160或第二侧170中的另一者接触连接。

可以理解的是，电容结构105(参考图1)也可以包括：与第一半导体通道111接触连接第一电容结构(图中未示出)，以及与第二半导体通道121接触连接的第二电容结构(图中未示出)。

如此，位线104沿第二方向Y的两端均可以与不同的字线100以及半导体通道101组成不同的晶体管结构，两侧的晶体管结构分别于两侧对应的电容结构构成多个存储单元，有利于进一步提高半导体结构的集成密度。

需要说明的是，图9中以位线区134标示位线104(参考图1)所在的区域，图9中以第一阶梯结构182与第一侧160接触连接，第二阶梯结构192与第二侧170接触连接为示例。在实际应用中，第一阶梯结构182可以与第二侧170接触连接，且第二阶梯结构192可以与第一侧160接触连接。此外，图8可以为图9中一个阶梯结构102的局部俯视结构示意图。

在一些实施例中，结合参考图1和图9，位线104、字线100、阶梯结构102、接触结构103以及电容结构105构成一存储单元组108；半导体结构包括沿第二方向Y上间隔排布的若干存储单元组108。

需要说明的是，图9中以半导体结构包括沿第二方向Y上间隔排布的8个存储单元组108为示例，在实际应用中，对半导体结构中包含的沿第二方向Y上间隔排布的存储单元组108的数量不做限制，可根据对半导体结构的存储容量的要求合理设置存储单元组108的数量。

在一些实施例中，结合参考图6、图8和图9，接触结构103可以包括：与第一阶梯结构182接触连接的第一接触结构(图中未示出)，以及与第二阶梯结构192接触连接的第二接触结构(图中未示出)；半导体结构还可以包括：第一字线驱动器118，位于第一阶梯结构182远离第一字线140的一侧，且第一字线驱动器118与所有第一接触结构电连接；第二字线驱动器128，位于第二阶梯结构192远离第二字线150的一侧，且第二字线驱动器128与所有第二接触结构电连接。

可以理解的是，第一字线驱动器118用于通过第一接触结构给第一字线140提供信号，第二字线驱动器128用于通过第二接触结构给第二字线150提供信号。

在一些实施例中，继续参考图9，半导体结构还可以包括：第一感测放大器109，与第一接触结构电连接；第二感测放大器119，与第二接触结构电连接。

需要说明的是，图9中以第一字线驱动器118和第二字线驱动器128分别位于沿第一方向X上的存储单元组108的两侧，即分别位于左右两侧为示例，以及以第一感测放大器109和第二感测放大器119分别位于沿第二方向Y上的存储单元组108的两侧，即分别位于上下两侧为示例，在实际应用中，对第一字线驱动器118、第二字线驱动器128、第一感测放大器109和第二感测放大器119各自与存储单元组108之间的位置关系不做限制，只需满足第一字线驱动器118与所有第一接触结构电连接，第二字线驱动器128与所有第二接触结构电连接，第一感测放大器109与第一接触结构电连接，以及第二感测放大器119与第二接触结构电连接即可。

综上所述，字线100沿第三方向Z间隔排布，则不同字线100在第三方向Z上位于不同的高度区间内，阶梯结构102中的台阶112与字线100接触连接，且沿第三方向Z上，任一台阶112的顶面高度与另一台阶112的顶面高度不同，有利于使得台阶112与字线100一一对应，通过台阶112将字线100引出；进一步的，接触结构103与台阶112接触连接，以进一步的将字线100引出，且任意两个接触结构103之间相互间隔，有利于防止与不同的字线100对应的接触结构103相接触，以降低不同字线100之间的干扰。此外，台阶112沿第一方向X和第二方向Y阵列排布，避免阶梯结构102仅沿第一方向X或者第二方向Y延伸，合理利用布局空间，有利于降低半导体结构总的布局面积。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。