一种分步制备深沟槽的方法

技术领域

本公开涉及半导体技术领域，尤其涉及一种分步制备深沟槽的方法。

背景技术

在半导体芯片生产制备过程中会遇到需要刻蚀高深宽比结构、即刻蚀深沟槽的情况，传统工艺在刻蚀高深宽比结构时通常采用单步刻蚀的方法，即一次性完成高深宽比结构的刻蚀。但由于要刻蚀的深度值较大，刻蚀过程中产生的聚合物不易被抽走而聚集在沟槽的底部或侧壁，这不仅会阻碍刻蚀的进行，还会导致产生各种不同的缺陷，难以控制刻蚀后的形貌，造成深沟槽底部附近位置的形貌和尺寸与掩膜所定义的图案产生偏差，而尺寸、形貌的偏差，会对不同产品的电性和制程产生影响；并且这种通过单步刻蚀的方法刻蚀深沟槽对机台的加工能力是极大的挑战，加工精度难以得到很好的控制。

发明内容

本公开提供了一种分步制备深沟槽的方法，以至少解决现有技术中存在的以上技术问题。

根据本公开的第一方面，提供了一种分步制备深沟槽的方法，所述方法包括：步骤101，获取初始半导体结构；步骤102，在所述初始半导体结构表面沉积预设厚度的外延材料，形成外延层；步骤103，在所述外延层上形成图案化的掩膜层；步骤104，根据所述图案化的掩膜层，对所述外延层进行刻蚀，以得到预设沟槽；步骤105，去除所述图案化的掩膜层；步骤106，向所述预设沟槽中沉积抗反射物质并溢出至所述外延层表面；步骤107，对所述抗反射物质进行回蚀；步骤108，在所述外延层表面继续沉积外延材料，形成外延层，重复上述步骤103-107直至对所述外延层进行刻蚀的次数达到目标刻蚀次数，以得到具有目标刻蚀深度的深沟槽。

在一可实施方式中，所述方法还包括：根据目标刻蚀深度和单次刻蚀深度确定制备所述深沟槽的目标刻蚀次数。

在一可实施方式中，所述在所述外延层上形成图案化的掩膜层，包括：在所述外延层表面涂覆光刻胶；对所述光刻胶进行光刻形成图案化的掩膜层。

在一可实施方式中，后一次对所述外延层进行刻蚀得到的预设沟槽的宽度大于前一次对所述外延层进行刻蚀得到的预设沟槽的宽度。

在一可实施方式中，所述根据所述图案化的掩膜层，对所述外延层进行刻蚀包括：根据所述图案化的掩膜层对所述外延层按预设角度进行刻蚀，使刻蚀后形成的所述预设沟槽与所述半导体结构侧壁形成倾斜角度。

在一可实施方式中，所述倾斜角度的角度范围为88°-90°。

在一可实施方式中，后一次对所述外延层进行刻蚀得到的预设沟槽的底部宽度大于前一次对所述外延层进行刻蚀得到的预设沟槽的顶部宽度。

在一可实施方式中，在得到具有目标刻蚀深度的深沟槽之后，所述方法还包括：去除所述深沟槽中沉积的所述抗反射物质。

在一可实施方式中，所述抗反射物质为底部抗反射涂层。

在一可实施方式中，所述外延材料为硅。

本公开的一种分步制备深沟槽的方法，通过在初始半导体结构表面沉积预设厚度的外延材料，形成外延层，在外延层上形成图案化的掩膜层，根据图案化的掩膜层对外延层进行刻蚀，得到预设沟槽，去除图案化的掩膜层，向预设沟槽中沉积抗反射物质，对抗反射物质进行回蚀，重复生长外延材料形成外延层，并重复对外延层进行刻蚀，直到刻蚀次数达到目标刻蚀次数，以得到具有目标刻蚀深度的深沟槽。应用本方法通过分步生长外延层-刻蚀的方法制备深沟槽，可以降低加工深沟槽的难度，减少产生缺陷的风险，提高加工精度以及产品的良率和可靠性，降低对刻蚀机台的要求，减少成本。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，其中：

在附图中，相同或对应的标号表示相同或对应的部分。

图1示出了本公开实施例一种分步制备深沟槽的方法的实现流程示意图；

图2A-图2S示出了本公开实施例一种分步制备深沟槽的实施场景的剖面示意图。

图中标号说明：201、初始半导体结构；202、第一外延层；203、图案化的掩膜层；204、第一预设沟槽；205、抗反射物质；206、第二外延层；207、第二预设沟槽；208、具有目标可是深度的深沟槽；209、第三外延层；210、第三预设沟槽。

具体实施方式

为使本公开的目的、特征、优点能够更加的明显和易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而非全部实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

图1示出了本公开实施例一种分布制备深沟槽的方法的实现流程示意图一。

参见图1，根据本公开实实施例，提供了一种分步制备深沟槽的方法，方法包括：步骤101，获取初始半导体结构；步骤102，在初始半导体结构表面沉积预设厚度的外延材料，形成外延层；步骤103，在外延层上形成图案化的掩膜层；步骤104，根据图案化的掩膜层，对外延层进行刻蚀，以得到预设沟槽；步骤105，去除图案化的掩膜层；步骤106，向预设沟槽中沉积抗反射物质并溢出至外延层表面；步骤107，对抗反射物质进行回蚀；步骤108，在外延层表面继续沉积外延材料，形成外延层，重复上述步骤103-107直至对外延层进行刻蚀的次数达到目标刻蚀次数，以得到具有目标刻蚀深度的深沟槽。

本公开实施例提供的一种分步制备深沟槽的方法，通过在初始半导体结构表面沉积预设厚度的外延材料，形成外延层，在外延层上形成图案化的掩膜层，根据图案化的掩膜层对外延层进行刻蚀，得到预设沟槽，之后去除图案化的掩膜层，向预设沟槽中沉积抗反射物质，对抗反射物质进行回蚀，重复生长外延材料形成外延层，并重复对外延层进行刻蚀，直到刻蚀的次数达到目标刻蚀次数，以得到具有目标刻蚀深度的深沟槽。应用本方法通过分步生长外延层-刻蚀的方法制备深沟槽，这样通过多次刻蚀得到深沟槽，相比于单步刻蚀制备深沟槽，降低了每次刻蚀的刻蚀深度，将深沟槽的制备分解成多次刻蚀，降低了加工深沟槽的难度，并且在每一次刻蚀完成后在预设沟槽中加入抗反射物质，最后去除抗反射物质得到具有目标刻蚀深度的深沟槽，而去除抗反射物质得到具有目标刻蚀深度的深沟槽相对于直接去除外延层得到具有目标刻蚀深度的深沟槽更容易，使深沟槽的制备更加简单，还可以减少产生缺陷的风险，提高加工精度以及产品的良率和可靠性，降低对刻蚀机台的要求，减少成本。

具体的，初始半导体结构为还未进行刻蚀产生沟槽的半导体结构。外延材料为可以在初始半导体结构的基础上继续生长的材料，通过在初始半导体结构表面沉积外延材料，即形成外延层。其中，预设厚度可根据进行刻蚀时的单次刻蚀深度确定，预设厚度大于等于单次刻蚀深度，具体的，第一次沉积预设材料的预设厚度可以大于等于第一次进行刻蚀的单次刻蚀深度，在完成第一次刻蚀得到预设沟槽之后每次沉积预设材料的预设厚度等于之后进行刻蚀的单次刻蚀深度。沉积预设厚度的外延材料的沉积方法可以为物理气相沉积法或化学气相沉积法。

在外延层上形成图案化的掩膜层，根据图案化的掩膜层对外延层进行刻蚀，即可得到预设沟槽，得到的预设沟槽也具有与图案化的掩膜层中的图案相一致的形貌。进一步的，形成图案化的掩膜层的方法包括：灰阶光刻方法、纳米压印方法、灰阶掩膜版光刻方法和离子书气体辅助沉积方法。在得到预设沟槽后，去除图案化的掩膜层，具体的，可以采用蚀刻的方式进行去除。

在去除图案化的掩膜层之后向刻蚀得到的预设沟槽中沉积抗反射物质并溢出至外延层表面，沉积抗反射物质是为了用于保护已经形成的预设沟槽，防止之后进行下一次刻蚀时对已经刻蚀好的预设沟槽的损伤，对预设沟槽的尺寸产生影响。由于在预设沟槽中沉积抗反射物质时溢出到外延层表面，因此需要回蚀一部分抗反射物质以去除外延层表面的抗反射物质，直到抗反射物质的上表面与外延层表面齐平或抗反射物质的上表面略低于外延层表面，具体的，可采用等离子体刻蚀的方法回蚀一部分抗反射物质。

之后重复前述沉积外延材料形成外延层至对沉积的抗反射物质进行回蚀的过程，直到对外延层进行刻蚀的次数为目标刻蚀次数时，停止刻蚀即得到具有目标刻蚀深度的深沟槽，这样即将传统的一步制备具有目标刻蚀深度的深沟槽转变为分步制备，使得深沟槽底部附近位置的相貌与定义的图案相差不大，得到符合要求的深沟槽。

在一可实施方式中，方法还包括：根据目标刻蚀深度和单次刻蚀深度确定制备深沟槽的目标刻蚀次数。

具体的，目标刻蚀次数根据目标刻蚀深度和单次刻蚀深度确定，单次刻蚀深度可以相同也可以不同，单次刻蚀深度与沉积外延材料，形成的外延层的度有关。例如要刻蚀一个10微米的深沟槽，单次刻蚀深度可选1微米和2微米，在进行刻蚀时若选择单次蚀刻深度均为1微米，因此要得到10微米的目标刻蚀深度需要进行10次刻蚀，即目标刻蚀次数为10，若选择单次刻蚀深度均为2微米，要得到10微米的目标刻蚀深度需要进行5次刻蚀，即目标刻蚀次数为5，此外在进行刻蚀时选择的单次刻蚀次数可以为1微米，也可以为2微米，同样可根据单次刻蚀深度和目标刻蚀深度确定目标刻蚀次数，某次刻蚀时所选择的单次可是深度可根据实际工艺进行确定。

在一可实施方式中，在外延层上形成图案化的掩膜层，包括：在外延层表面涂覆光刻胶；对光刻胶进行光刻形成图案化的掩膜层。

具体的，在外延层表面涂覆光刻胶，为使在外延层表面涂覆的光刻胶更平整，可以采用旋转的方式涂覆光刻胶。光刻胶由感光树脂、增感剂和溶剂3种主要成分组成的对光敏感的混合液体，将光刻胶在紫外光、电子束、离子束、X射线等的照射或辐射，其溶解度会发生变化，对光刻胶进行对准曝光、烘干、显影后得到图案化的掩膜层。

在一可实施方式中，后一次对外延层进行刻蚀得到的预设沟槽的宽度大于前一次对外延层进行刻蚀得到的预设沟槽的宽度。

在分布制备深沟槽时，当前一次根据图案化的掩膜层，对外延层进行刻蚀，得到预设沟槽后，去除图案化的掩膜层，向预设沟槽中沉积抗反射物质，对沉积的抗反射物质进行回蚀以去除外延层表面的抗反射物质，之后在外延层表面继续沉积外延材料，形成外延层，在外延层上形成图案化的掩膜层，以进行后一次刻蚀，为保证后一次刻蚀得到的预设沟槽能够对准前一次刻蚀得到的预设沟槽，不至于发生移位的现象而导致难以沉积膜层、电性失效等问题，应使后一次对外延层进行刻蚀得到的预设沟槽的宽度略微大于前一次对外延层进行刻蚀得到的预设沟槽的宽度。

在一可实施方式中，后一次刻蚀得到的预设沟槽的宽度比前一次刻蚀得到的预设沟槽的宽度太大会导致电性发生变化，以及产生制成的芯片器件的面积利用率低等问题。因此，优选的，后一次对外延层进行刻蚀得到的预设沟槽的宽度比前一次对外延层进行刻蚀得到的预设沟槽的宽度大10纳米，10纳米产生的影响是可以被接受的并且该宽度有利于提高芯片的良率。

在一可实施方式中，根据图案化的掩膜层，对外延层进行刻蚀包括：根据图案化的掩膜层对外延层按预设角度进行刻蚀，使刻蚀后形成的预设沟槽与半导体结构侧壁形成倾斜角度。

具体的，在对外延层进行刻蚀形成预设沟槽时，按照预设角度对外延层从上往下进行刻蚀，使预设沟槽的宽度从上往下逐渐变窄，刻蚀后形成的预设沟槽与半导体结构的侧壁之间的角度即为倾斜角度。

在一可实施方式中，倾斜角度的角度范围为88°-90°，即根据图案化的掩膜层对外延层每次都按88°-90°之间的角度进行刻蚀，包括88°和90°，使蚀刻后形成的预设沟槽与半导体结构侧壁形成的倾斜角度的范围为88°-90°。倾斜角度的范围在88°-90°之间时，可以保证在可以制得深沟槽的情况下，每次刻蚀得到的预设沟槽的底部可以达到沟槽电性均匀，并且在之后沉积氧化层等膜层结构时可以达到工艺要求。

在一可实施方式中，优选的，倾斜角度为89°，即根据图案化的掩膜层对外延层以89°的角度进行刻蚀，使刻蚀后形成的预设沟槽与半导体结构侧壁形成的倾斜角度为89°。

具体的，每次根据图案化的掩膜层对外延层进行刻蚀时采用的预设角度可以相同也可以不同，但每次进行刻蚀的预设角度都在88°-90°的范围内。优选的，在进行刻蚀时每次都按相同的预设角度进行刻蚀。此外还可根据目标刻蚀深度确定刻蚀时所采用的预设角度，当目标刻蚀深度较大时可以使预设角度更接近90°，当目标刻蚀深度较小时可以使预设角度更接近88°。

在一可实施场景中，若形成的外延层的厚度为1000纳米，也就是单次刻蚀深度为1000纳米，制备得到的深沟槽的底部宽度为200纳米，根据图案化的掩膜层对外延层按89°的预设角度进行刻蚀，使刻蚀后形成的预设沟槽与半导体结构侧壁形成89°的倾斜角度，那么可以通过计算得知该次刻蚀得到的预设沟槽的顶部宽度约为235纳米。

在一可实施方式中，后一次对外延层进行刻蚀得到的预设沟槽的底部宽度大于前一次对外延层进行刻蚀得到的预设沟槽的顶部宽度。

由于对外延层按预设角度进行刻蚀，因此每次刻蚀后得到的预设沟槽的顶部宽度都大于底部宽度，同样的，为保证后一次刻蚀得到的预设沟槽对准前一次刻蚀得到的预设沟槽，不至于发生移位的现象而导致难以沉积膜层、电性失效等问题，应使后一次蚀刻得到的预设沟槽的底部宽度略微大于前一次刻蚀得到的预设沟槽的顶部宽度。

在一可实施方式中，优选的，后一次刻蚀得到的预设沟槽的底部宽度比前一次刻蚀得到的预设沟槽的顶部宽度大10纳米。

在一可实施方式中，在得到具有目标刻蚀深度的深沟槽之后，方法还包括：去除深沟槽中沉积的抗反射物质。

具体的，当刻蚀次数没有达到目标刻蚀次数之前，每次刻蚀生成预设沟槽之后都会在预设沟槽中沉积抗反射涂层，因此当刻蚀次数达到目标刻蚀次数时即表明经过目标刻蚀次数次的刻蚀之后得到的总刻蚀深度已经满足目标刻蚀深度，此时去除前面多次沉积的抗反射物质，得到具有目标刻蚀深度的深沟槽。在一可实施方式中，可以通过蚀刻的方法去除深沟槽中沉积的抗反射物质。

在一可实施方式中，抗反射物质为底部抗反射涂层。

具体的，使用底部抗反射涂层作为分步制备深沟槽时的填充物质，底部抗反射涂层具有易填充、易清除的特点。可以用过灰化方法去除预设沟槽内部的底部抗反射涂层，得到具有目标刻蚀深度的深沟槽。

在一可实施方式中，外延材料为硅。

图2A-图2S示出了本公开实施例一种分步制备深沟槽的实施场景的剖面示意图。

首先，如图2A，获取初始半导体结构201；如图2B，在初始半导体结构201的表面沉积预设厚度的外延材料，形成第一外延层202；如图2C，在第一外延层202上形成图案化的掩膜层203；如图2D，根据图案化的掩膜层203，对第一外延层202进行刻蚀，得到第一预设沟槽204；如图2E，去除图案化的掩膜层203；如图2F，向第一预设沟槽204中沉积抗反射物质205并溢出第一外延层202表面；如图2G，对抗反射物质205进行回蚀以去除第一外延层202表面的抗反射物质205；如图2H，在如图2G所示的第一外延层202的表面继续沉积外延材料，形成第二外延层206；如图2I，在第二外延层206上形成图案化的掩膜层203；如图2J，对第二外延层206进行刻蚀，得到第二预设沟槽207；如图2K，去除图案化掩膜层203；如图2L，若目标刻蚀次数为两次，则清除第一次刻蚀后沉积的抗反射物质205，即得到具有目标刻蚀深度的深沟槽208。

如图2M，若目标刻蚀次数多于两次，则在如图2K所示的得到的第二预设沟槽207中沉积抗反射物质205并溢出第二外延层206表面；如图2N，对抗反射物质仅从回蚀以去除第二外延层206表面的抗反射物质205；如图2O，在如图2N所示的第二外延层206的表面继续沉积外延材料，形成第三外延层209；如图2P，在第三外延层209上形成图案化的掩膜层203；如图2Q，对第三外延层209进行刻蚀，得到第三预设沟槽210；如图2R，去除图案化的掩膜层203；如图2S，若目标刻蚀深度为3次，则清楚第一次刻蚀和第二次刻蚀后沉积的抗反射物质205，即得到具有目标刻蚀深度的深沟槽208。若目标刻蚀深度大于三次，则继续沉积外延材料，形成外延层，并对外延层进行刻蚀，直至对外延层进行刻蚀的次数为目标刻蚀次数，最终得到具有目标刻蚀深度的深沟槽。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。