实现无线直放站4G信号和5G信号同时同步的方法

技术领域

本发明涉及到通信技术领域，特别涉及到一种实现无线直放站4G信号和5G信号同时同步的方法。

背景技术

目前5G移动通信覆盖中，无线直放站应用是其中一个主流解决方案之一，无线直放站的功能是从室外接收4G和5G基站的信号，放大后通过覆盖天线覆盖目标场景，解决目标场景覆盖弱或者无覆盖的问题。在4G和5G网络中，移动、联通和电信都有采用TDD（TimeDivision Duplexing，时分双工）制式通信系统，无线直放站对基站上行信号和下行信号进行透明放大，要求上下行信号从时间上进行分别放大，因此需要对基站信号进行时间同步，4G同步模块实现同步4G信号，5G同步模块实现同步5G信号，当直放站同时放大4G和5G信号，需要两个同步模块， 增加了设备成本。

发明内容

本发明的主要目的为提供一种实现无线直放站4G信号和5G信号同时同步的方法，旨在解决目前直放站同时放大4G和5G信号，需要两个同步模块， 增加了设备成本的技术问题。

为了实现上述发明目的，本发明第一方面提出一种实现无线直放站4G信号和5G信号同时同步的方法，所述无线直放站包括4G和5G同时同步模块，所述4G和5G同时同步模块包括第一射频切换电路、4G下行射频链路、5G下行射频链路、第二射频切换电路和数字处理模块，所述方法包括：

S1、无线直放站启动后，通过所述第一射频切换电路和所述第二射频切换电路建立起所述4G下行射频链路与所述数字处理模块之间的连接，4G信号依次经过第一射频切换电路、4G下行射频链路和所述第二射频切换电路进入所述数字处理模块后，所述数字处理模块调用4G同步算法进行4G信号同步，输出4G同步开关信号并保持所述4G同步开关信号；

S2、在5G切换时间到达后，所述第一射频切换电路和所述第二射频切换电路断开所述4G下行射频链路与所述数字处理模块之间的连接，并建立起所述5G下行射频链路与所述数字处理模块之间的连接，5G信号依次经过所述第一射频切换电路、所述5G下行射频链路和所述第二射频切换电路进入所述数字处理模块后，所述数字处理模块调用5G同步算法进行5G信号同步，输出5G同步开关信号并保持所述5G同步开关信号；

S3、在4G切换时间到达后，所述第一射频切换电路和所述第二射频切换电路断开所述5G下行射频链路与所述数字处理模块之间的连接，并建立起所述4G下行射频链路与所述数字处理模块之间的连接，4G信号依次经过所述第一射频切换电路、4G下行射频链路和所述第二射频切换电路进入所述数字处理模块后，所述数字处理模块调用4G同步算法进行4G信号同步，输出4G同步开关信号并保持所述4G同步开关信号；

S4、重复上述步骤S2-S3。

进一步的，所述数字处理模块调用4G同步算法进行4G信号同步，输出4G同步开关信号具体包括：

所述数字处理模块对接收到的4G信号依次进行AD转换、OFDM解调、PSS相关和SSS相关，完成4G信号同步，输出4G同步开关信号。

进一步的，所述数字处理模块调用5G同步算法进行5G信号同步，输出5G同步开关信号的步骤包括：

所述数字处理模块对接收到的5G信号依次进行AD转换、OFDM解调、PSS相关、SSS相关、PBCH信道估计、信道均衡、解调、解扰、解速率匹配、解码，完成5G信号同步，输出5G同步开关信号。

进一步的，所述第一射频切换电路和所述第二射频切换电路建立起所述4G下行射频链路与所述数字处理模块之间的连接的步骤之后，所述方法还包括：

开始计时，并在预设的第一时长到达后，判定为5G切换时间到达；

所述第一射频切换电路和所述第二射频切换电路断开所述4G下行射频链路与所述数字处理模块之间的连接，并建立起所述5G下行射频链路与所述数字处理模块之间的连接的步骤之后，所述方法还包括：

重新开始计时，并在预设的第二时长到达后，判定为4G切换时间到达；

所述并建立起所述4G下行射频链路与所述数字处理模块之间的连接的步骤之后，所述方法还包括：

重新开始计时，并在预设的第一时长到达后，判定为5G切换时间到达。

进一步的，所述保持所述4G同步开关信号的步骤包括：

进行4G信号同步时，通过比较本地时钟与4G同步开关信号，所述数字处理模块的处理器得到一组调整晶振精度的参数，在没有进行4G信号同步时，所述处理器继续根据该参数对晶振频率进行调整，测试输出4G同步开关信号，实现4G同步开关信号的保持。

进一步的，所述保持所述5G同步开关信号的步骤包括：

进行5G信号同步时，通过比较本地时钟与5G同步开关信号，所述数字处理模块的处理器得到一组调整晶振精度的参数，在没有进行5G信号同步时，所述处理器继续根据该参数对晶振频率进行调整，测试输出5G同步开关信号，实现5G同步开关信号的保持。

进一步的，所述4G下行射频链路包括依次连接的第一滤波器、第一低噪声放大器、第一射频衰减器以及第一射频放大器，4G信号依次进入第一滤波器滤除带外信号，进入第一低噪声放大器进行低噪声放大，进入第一射频衰减器对功率进行调节，最后进入第一射频放大器进行功率放大。

进一步的， 所述5G下行射频链路包括依次连接的第二滤波器、第二低噪声放大器、第二射频衰减器以及第二射频放大器，5G信号依次进入第二滤波器滤除带外信号，进入第二低噪声放大器进行低噪声放大，进入第二射频衰减器对功率进行调节，最后进入第二射频放大器进行功率放大。

本申请实施例提供的一种实现无线直放站4G信号和5G信号同时同步的方法，所述无线直放站包括4G和5G同时同步模块，所述4G和5G同时同步模块包括第一射频切换电路、4G下行射频链路、5G下行射频链路、第二射频切换电路和数字处理模块，所述方法包括：S1、无线直放站启动后，通过所述第一射频切换电路和所述第二射频切换电路建立起所述4G下行射频链路与所述数字处理模块之间的连接，4G信号依次经过第一射频切换电路、4G下行射频链路和所述第二射频切换电路进入所述数字处理模块后，所述数字处理模块调用4G同步算法进行4G信号同步，输出4G同步开关信号并保持所述4G同步开关信号；S2、在5G切换时间到达后，所述第一射频切换电路和所述第二射频切换电路断开所述4G下行射频链路与所述数字处理模块之间的连接，并建立起所述5G下行射频链路与所述数字处理模块之间的连接，5G信号依次经过所述第一射频切换电路、所述5G下行射频链路和所述第二射频切换电路进入所述数字处理模块后，所述数字处理模块调用5G同步算法进行5G信号同步，输出5G同步开关信号并保持所述5G同步开关信号；S3、在4G切换时间到达后，所述第一射频切换电路和所述第二射频切换电路断开所述5G下行射频链路与所述数字处理模块之间的连接，并建立起所述4G下行射频链路与所述数字处理模块之间的连接，4G信号依次经过所述第一射频切换电路、4G下行射频链路和所述第二射频切换电路进入所述数字处理模块后，所述数字处理模块调用4G同步算法进行4G信号同步，输出4G同步开关信号并保持所述4G同步开关信号；S4、重复上述步骤S2-S3，如此，无线直放站可持续输4G和5G同步开关信号，实现无线直放站同时同步4G和5G信号。另外，上述实施例通过改进4G和5G信号的接入和切换，优化同步算法和同步开关时间保持，实现了一个同步模块上同时同步4G和5G信号，且相较于现有技术同时同步4G和5G信号需要两个同步模块，需要两个同步模块意味着需要两个数字处理模块，而本申请实施例的4G和5G信号同时同步模块只需要一个数字处理模块，从而把设备同步成本降低，提高产品竞争力。

附图说明

图1是本申请一实施例提供的4G和5G同时同步模块的结构示意图；

图2是本申请一实施例提供的实现无线直放站4G信号和5G信号同时同步的方法流程示意图；

图3是现有4G同步模块的结构示意图；

图4是现有5G同步模块的结构示意图；

本发明目的的实现、功能特点及优点将结合实施例，参照附图作进一步说明。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“上述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在特征、整数、步骤、操作、元件、模块、模块和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、模块、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一模块和全部组合。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语（包括技术术语和科学术语），具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

为了便于了解现有技术，下面给出4G同步模块和5G同步模块的硬件结构示意图，如图3和4所示，所述4G同步模块包括4G下行射频链路和数字处理模块，数字处理模块包括晶振、以及依次连接的AD转换器、FPGA和处理器，所述晶振与所述处理器连接，4G同步模块的处理器会输出4G同步开关信号。所述5G同步模块包括5G下行射频链路和数字处理模块，数字处理模块包括晶振、以及依次连接的AD转换器、FPGA和处理器，所述晶振与所述处理器连接，5G同步模块的处理器会输出5G同步开关信号。而本申请的4G和5G同时同步模块与现有技术不同，如图1所示，4G和5G同时同步模块包括第一射频切换电路、4G下行射频链路、5G下行射频链路、第二射频切换电路和数字处理模块，第一射频切换电路的第一端接收信号输入，第一射频切换电路的第二端与4G下行射频链路的第一端连接，4G下行射频链路的第二端与第二射频切换电路的第一端连接，第二射频切换电路的第三端与数字处理模块连接；第一射频切换电路的第三端与5G下行射频链路的第一端连接，5G下行射频链路的第二端与第二射频切换电路的第二端连接。数字处理模块包括晶振、依次连接的AD转换器、FPGA和处理器，所述晶振与所述处理器连接。所述第一射频切换电路和所述第二射频切换电路均包括射频开关，用于控制4G下行射频链路和5G下行射频链路两者的切换。

基于上述4G和5G同时同步模块，本申请实施例提供一种实现无线直放站4G信号和5G信号同时同步的方法，所述方法包括步骤S1-S4，如图2所示：

S1、无线直放站启动后，所述第一射频切换电路和所述第二射频切换电路建立起所述4G下行射频链路与所述数字处理模块之间的连接，4G信号依次经过第一射频切换电路、4G下行射频链路和所述第二射频切换电路进入所述数字处理模块后，所述数字处理模块调用4G同步算法进行4G信号同步，输出4G同步开关信号并保持所述4G同步开关信号。

在步骤S1中，具体地，所述无线直放站启动后，第一射频切换电路中的射频开关以及第二射频切换电路中的射频开关会切换到4G下行射频链路，这样，第一射频切换电路和第二射频切换电路就能够建立起所述4G下行射频链路与所述数字处理模块之间的连接，从而4G信号能够进入数字处理模块，数字处理模块在接收到第二射频切换电路输入的4G信号后，调用4G同步算法进行4G信号同步，应当理解的是，在4G通信系统中，各种数据信号的处理和传输都是在规定的时隙内进行的，为了使整个数据通信系统有序、准确、可靠地工作，首发双方必须有一个统一的时间标准，这个时间标准就是靠定时系统去完成收、发双方时间的一致性，即同步，找到4G信号的标准时间点，即进行4G信号同步。接下来数字处理模块会输出4G同步开关信号并保持所述4G同步开关信号。应当理解的是，4G同步开关信号是用于控制4G上下行链路开启或关闭的信号，通过4G同步开关信号可以控制4G上下行链路的切换。保持4G同步开关信号指的是在没有进行4G信号同步时，保障4G同步开关信号不会发生偏移。需要说明的是，在没有进行4G信号同步时，由于晶振存在频偏，4G同步开关信号也会发生偏移，从而影响4G上下行链路的切换精度，因此需要对4G同步开关信号进行保持。保持所述4G同步开关信号的步骤包括：在进行4G信号同步时，通过比较本地时钟与4G同步开关信号，所述处理器（MCU芯片）得到一组调整晶振精度的参数，在没有进行4G信号同步时，所述处理器继续根据该参数对晶振频率进行调整，测试输出4G同步开关信号，实现4G同步开关信号的保持。另外，需要说明的是，输出4G同步开关信号后，保持4G同步开关信号是基于输出的4G同步开关信号后进行保持的。

S2、在5G切换时间到达后，所述第一射频切换电路和所述第二射频切换电路断开所述4G下行射频链路与所述数字处理模块之间的连接，并建立起所述5G下行射频链路与所述数字处理模块之间的连接，5G信号依次经过所述第一射频切换电路、所述5G下行射频链路和所述第二射频切换电路进入所述数字处理模块后，所述数字处理模块调用5G同步算法进行5G信号同步，输出5G同步开关信号并保持所述5G同步开关信号。

在步骤S2中，具体地，预先设置第一时长，无线直放站启动后，会开始计时，在第一时长到达时，判定为5G切换时间达到，5G切换时间达到后，第一射频切换电路中的射频开关以及第二射频切换电路中的射频开关会切换到5G下行射频链路，这样，第一射频切换电路和第二射频切换电路就断开了所述4G下行射频链路与所述数字处理模块之间的连接，并建立起所述5G下行射频链路与所述数字处理模块之间的连接，从而5G信号能够进入数字处理模块，数字处理模块在接收到切换电路输入的5G信号后，调用5G同步算法进行5G信号同步，应当理解的是，在5G通信系统中，各种数据信号的处理和传输都是在规定的时隙内进行的，为了使整个数据通信系统有序、准确、可靠地工作，收发双方必须有一个统一的时间标准，这个时间标准就是靠定时系统去完成收、发双方时间的一致性，即同步。找到5G信号的标准时间点，即进行5G信号同步。接下来数字处理模块会输出5G同步开关信号并保持所述5G同步开关信号。应当理解的是，5G同步开关信号是用于控制5G上下行链路开启或关闭的信号，通过5G同步开关信号可以控制5G上下行链路的切换。保持5G同步开关信号指的是在没有进行5G信号同步时，保障5G同步开关信号不会发生偏移。需要说明的是，在没有进行5G信号同步时，由于晶振存在频偏，5G同步开关信号也会发生偏移，从而影响5G上下行链路的切换精度，因此需要对5G同步开关信号进行保持。保持所述5G同步开关信号的步骤包括：在进行5G信号同步时，通过比较本地时钟与5G同步开关信号，所述处理器（MCU芯片）得到一组调整晶振精度的参数，在没有进行5G信号同步时，所述处理器继续根据该参数对晶振频率进行调整，测试输出5G同步开关信号，实现5G同步开关信号的保持。另外，需要说明的是，输出5G同步开关信号后，保持5G同步开关信号是基于输出的5G同步开关信号后进行保持的。

S3、在4G切换时间到达后，所述第一射频切换电路和所述第二射频切换电路断开所述5G下行射频链路与所述数字处理模块之间的连接，并建立起所述4G下行射频链路与所述数字处理模块之间的连接，4G信号依次经过所述第一射频切换电路、4G下行射频链路和所述第二射频切换电路进入所述数字处理模块后，所述数字处理模块调用4G同步算法进行4G信号同步，输出4G同步开关信号并保持所述4G同步开关信号。

在步骤S3中，具体地，预先设置第二时长，上面切换到5G下行射频链路后，重新开始计时，在第二时长到达时，判定为4G切换时间到达，4G切换时间到达后第一射频切换电路中的射频开关以及第二射频切换电路中的射频开关会切换到4G下行射频链路，这样，第一射频切换电路和第二射频切换电路就断开了所述5G下行射频链路与所述数字处理模块之间的连接，并建立起所述4G下行射频链路与所述数字处理模块之间的连接，从而4G信号能够进入数字处理模块，数字处理模块在接收到切换电路输入的4G信号后，调用4G同步算法进行4G信号同步并输出4G同步开关信号。

S4、重复上述步骤S2-S3。

在步骤S3切换到4G下行射频链路后，重新开始计时，在所述第一时长到达时，判定为5G切换时间达到，然后重复步骤S2-S3，这样无线直放站可持续输4G和5G同步开关信号，实现无线直放站同时同步4G和5G信号。另外，上述实施例通过改进4G和5G信号的接入和切换，优化同步算法和同步开关时间保持，实现了一个同步模块上同时同步4G和5G信号，且相较于现有技术同时同步4G和5G信号需要两个同步模块，需要两个同步模块意味着需要两个数字处理模块，而本申请实施例的4G和5G信号同时同步模块只需要一个数字处理模块，从而把设备同步成本降低，提高产品竞争力。

在一实施例中，所述数字处理模块调用4G同步算法进行4G信号同步，输出4G同步开关信号具体包括：

所述数字处理模块对接收到的4G信号依次进行AD转换、OFDM解调、PSS相关和SSS相关， 完成4G信号同步，输出4G同步开关信号。

在本申请实施例中，AD转换指的是模数转换，即将模拟信号转换为数字信号，OFDM（Orthogonal Frequency Division Multiplexing，正交频分复用）解调，是指对使用正交频分复用（OFDM）技术进行调制的信号进行解调的过程。在接收端，通过对接收到的OFDM信号进行频域处理，将每个子载波的数据进行解调和恢复，从而得到原始的传输数据。进行PSS相关指的是对信号中的PSS（主同步信号）进行相关操作，这包括接收PSS信号、解调PSS信号，并进一步处理以获取小区同步和定时信息的过程。PSS全称为PrimarySynchronization Signal（主同步信号），是无线通信中的一个概念，用来实现基站和移动设备之间的时钟和频率同步。PSS是在LTE（即4G）系统中与SSS（SecondarySynchronization Signal，即次同步信号）一起配合使用，共同完成小区搜索和时间同步过程。进行SSS相关指的对信号中的SSS（次同步信号）进行相关操作。这包括接收SSS信号、解调SSS信号，并进一步处理以获取小区识别信息的过程。

在一实施例中，所述数字处理模块调用5G同步算法进行5G信号同步，输出5G同步开关信号的步骤包括：

所述数字处理模块对接收到的5G信号依次进行AD转换、OFDM解调、PSS相关、SSS相关、PBCH信道估计、信道均衡、解调、解扰、解速率匹配、解码，完成5G信号同步，输出5G同步开关信号。

在本申请实施例中，AD转换、OFDM解调、PSS相关、SSS相关与上述解释相同，本申请实施例在此不做赘述。在5G网络中，除了PSS（Primary Synchronization Signal，主同步信号）和SSS（Secondary Synchronization Signal，次同步信号）外，还与PBCH（PhysicalBroadcast Channel，物理广播信道）

一起组成了SSB（Synchronization Signal Block，同步信号块），用于实现更复杂和高效的同步和广播信号传输。

在一实施例中，所述第一射频切换电路和所述第二射频切换电路建立起所述4G下行射频链路与所述数字处理模块之间的连接的步骤之后，所述方法还包括：

开始计时，并在预设的第一时长到达后，判定为5G切换时间到达；

所述第一射频切换电路和所述第二射频切换电路断开所述4G下行射频链路与所述数字处理模块之间的连接，并建立起所述5G下行射频链路与所述数字处理模块之间的连接的步骤之后，所述方法还包括：

重新开始计时，并在预设的第二时长到达后，判定为4G切换时间到达；

所述并建立起所述4G下行射频链路与所述数字处理模块之间的连接的步骤之后，所述方法还包括：

重新开始计时，并在预设的第一时长到达后，判定为5G切换时间到达。

在本申请实施例中，所述第一预设的时长和所述第二预设的时长可以相同也可以不同。本申请实施例通过时钟计时的方式来判定是否到达切换时机，简单容易实施。

在一实施例中，所述保持所述4G同步开关信号的步骤包括：

进行4G信号同步时，通过比较本地时钟与4G同步开关信号，所述数字处理模块的处理器得到一组调整晶振精度的参数，在没有进行4G信号同步时，所述处理器继续根据该参数对晶振频率进行调整，测试输出4G同步开关信号，实现4G同步开关信号的保持。

在一实施例中，所述保持所述5G同步开关信号的步骤包括：

进行5G信号同步时，通过比较本地时钟与5G同步开关信号，所述数字处理模块的处理器得到一组调整晶振精度的参数，在没有进行5G信号同步时，所述处理器继续根据该参数对晶振频率进行调整，测试输出5G同步开关信号，实现5G同步开关信号的保持。

在一实施例中，所述4G下行射频链路包括依次连接的第一滤波器、第一低噪声放大器、第一射频衰减器以及第一射频放大器，4G信号进入第一滤波器滤除带外信号，进入第一低噪声放大器进行低噪声放大，进入第一射频衰减器对功率进行调节，最后进入第一射频放大器进行功率放大。

在本申请实施例中，具体地，信号经过天线后，进入4G下行射频链路，进入4G下行射频链路后，首先经过第一滤波器滤除带外信号，这样可以获得4G信号，再经过第一低噪声放大器（第一LNA（Low Noise Amplifier））进行低噪声放大，这样可以减小信号传输过程中引入的噪声，然后进入第一射频衰减器对功率进行调节，可以优化信号传输效率以及避免过度放大导致的信号失真，最后再进入第一射频放大器进行功率放大，这样可以有效保证信号覆盖范围。

在一实施例中，所述5G下行射频链路包括依次连接的第二滤波器、第二低噪声放大器、第二射频衰减器以及第二射频放大器，5G信号依次进入第二滤波器滤除带外信号，进入第二低噪声放大器进行低噪声放大，进入第二射频衰减器对功率进行调节，最后进入第二射频放大器进行功率放大。

在本申请实施例中，具体地，信号经过天线后，进入5G下行射频链路，进入5G下行射频链路后，首先经过第二滤波器滤除带外信号，这样可以获得5G信号，再经过第二低噪声放大器（第二LNA）进行低噪声放大，这样可以减小信号传输过程中引入的噪声，然后进入第二射频衰减器对功率进行调节，可以优化信号传输效率以及避免过度放大导致的信号失真，最后再进入第二射频放大器进行功率放大，这样可以有效保证信号覆盖范围。

需要说明的是，所述直放站除了上述列举的部件外，还包括其他本领域技术人员所熟知、必要的部件，这些部件组成的直放站能够实现直线站的功能。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的和实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可以包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM通过多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双速据率SDRAM（SSRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink）DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM（RDRAM）等。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、装置、物品或者方法不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、装置、物品或者方法所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、装置、物品或者方法中还存在另外的相同要素。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。