摄像元件及摄像装置

技术领域

本发明涉及摄像元件及摄像装置。

背景技术

已知一种将半导体芯片上下重叠而构成的摄像元件(例如，专利文献1)。与以往相比要求高功能化。

专利文献1：日本特开2006-49361号公报

发明内容

本发明的第1方案是一种摄像元件，具备：第1基板，其具有在行方向和列方向上并列配置并包含至少一个像素的多个像素块；以及第2基板，其具有在行方向和列方向上并列配置的多个控制块，上述控制块包含将从像素输出的信号转换为数字信号的转换部、和用于输出由转换部转换为数字信号的信号的贯穿电极部。

本发明的第2方案是一种摄像装置，其具备上述摄像元件。

需要说明的是，上述发明的概要并未列举本发明的全部特征。另外，这些特征组的子组合也能够另外构成发明。

附图说明

图1是示出摄像元件400的概要的图。

图2示出像素部110的具体结构的一例。

图3示出像素112的电路结构的一例。

图4示出控制电路部210的更具体的结构的一例。

图5示出控制块220的更具体的结构的一例。

图6示出图像处理部310的更具体的结构的一例。

图7示出处理块320的更具体的结构的一例。

图8是用于说明摄像元件400的布线方法的一例的图。

图9是示出多个控制块220的配置关系的示意图。

图10是示出多个处理块320的配置关系的示意图。

图11示出其他控制块620的具体结构的一例。

图12是用于说明使用控制块620的摄像元件800的布线方法的一例的图。

图13是示出多个控制块620的配置关系的示意图。

图14示出又一其他控制块640的具体结构的一例。

图15是示出多个控制块640的配置关系的示意图。

图16示出又一其他控制块660的具体结构的一例。

图17是示出多个控制块640的配置关系的示意图。

图18是示出贯穿电极62的配置的详情的示意图。

图19是示出贯穿电极62的配置的详情的示意图。

图20是示出实施例的摄像装置500的构成例的框图。

具体实施方式

以下，通过发明的实施方式说明本发明，但以下实施方式并非限定权利要求书所涉及的技术方案。另外，实施方式中说明的特征组合并非全部是发明的解决手段所必需的。

在本说明书中，X轴与Y轴相互正交，Z轴与XY平面正交。XYZ轴构成右手系。有时将与Z轴平行的方向称为摄像元件的层叠方向。在本说明书中，“上”及“下”的用语不限定于重力方向上的上下方向。这些用语只不过是指Z轴方向上的相对方向。需要说明的是，在本说明书中，以X轴方向的排列为“行”、以Y轴方向的排列为“列”来说明，但行列方向不限定于此。

图1是示出摄像元件400的概要的图。摄像元件400对被摄体进行拍摄。摄像元件400生成所拍摄的被摄体的图像数据。摄像元件400具备第1基板100、第2基板200及第3基板300。如图1所示，第1基板100层叠于第2基板200。另外，第2基板200层叠于第3基板300。

第1基板100具有像素部110。像素部110被射入光。像素部110输出基于所入射的光的像素信号。有时将第1基板100称为像素芯片。

第2基板200具有控制电路部210及外围电路部230。有时将第2基板200称为处理电路芯片。

本例的控制电路部210在第2基板200中配置在与像素部110相对的位置。控制电路部210将用于控制像素部110的驱动的控制信号输出至像素部110。控制电路部210中还被输入从像素部110输出的像素信号。

控制电路部210进行针对像素信号的信号处理。例如，控制电路部210进行将模拟信号转换为数字信号的处理。具体来说，控制电路部210进行将所输入的像素信号转换为数字信号的处理。控制电路部210也可以进行其他信号处理。作为其他信号处理的例子，能够举出模拟或数字的CDS(相关双重采样)等去噪处理。

外围电路部230对控制电路部210的驱动进行控制。外围电路部230在第2基板200中配置在控制电路部210的周边。另外，外围电路部230也可以与第1基板100电连接，控制像素部110的驱动。本例的外围电路部230沿着第2基板200的相对的两条边配置，但外围电路部230的配置方法不限于本例。

第3基板300具有图像处理部310及外围电路部330。有时将第3基板300称为图像处理芯片。本例的外围电路部330沿着第3基板300的相对的两条边配置，但外围电路部330的配置方法不限于本例。

本例的图像处理部310在第3基板300中配置在与控制电路部210相对的位置。控制电路部210进行针对控制电路部210所输出的像素信号的图像处理。需要说明的是，摄像元件400的构造既可以是背面照射型也可以是正面照射型。

图2示出像素部110的具体结构的一例。在本例中，示出像素部110和设于像素部110的像素块120的放大图。

像素部110具有沿着行方向及列方向并列配置的多个像素块120。本例的像素部110具有M×N个(M、N为自然数)像素块120。在本例中图示出M与N相等的情况，但M与N也可以不同。

像素块120具有至少一个像素112。本例的像素块120具有m×n个(m、n自然数)像素112。例如，像素块120具有16×16个像素112。与像素块120对应的像素112的个数不限定于此。在本例中图示出m与n相等的情况，但m也可以与n不同。像素块120在行方向上具有与公共的控制线连接的多个像素112。例如，像素块120的各个像素112与公共的控制线连接，以设定为相同的曝光时间。在一例中，在行方向上并列的n个像素112通过公共的控制线连接。

另一方面，可以在多个像素块120彼此中分别设定为不同的曝光时间。即，像素块120的各个像素112为相同的曝光时间，但在其他像素块120中可以设定为不同的曝光时间。例如，在像素块120的像素112在行方向上以公共的控制线连接的情况下，其他像素块120的像素112以不同的控制线公共连接。

像素块120与后述的控制块220对应地配置。在本实施方式中，针对一个控制块220配置一个像素块120。

像素112具有将光转换为电荷的光电转换功能。像素112对光电转换得到的电荷进行蓄存。m个像素112沿着列方向并列配置，与公共的信号线122连接。并且，在像素块120中，m个像素112在行方向上以n列并列排列。

换言之，像素块120是以公共的控制线连接的多个像素112的集合。另外，像素块120也可以说是设定相同的曝光时间的多个像素112的电路的最小单位。

图3示出像素112的电路结构的一例。像素112包括光电转换部104、传输部123、排出部124、重置部126、像素输出部127。像素输出部127具有放大部128及选择部129。在本例中，将传输部123、排出部124、重置部126、放大部128及选择部129设为N沟道型FET进行说明，但晶体管的种类不限于此。

光电转换部104具有将光转换为电荷的光电转换功能。光电转换部104对光电转换得到的电荷进行蓄存。光电转换部104例如为光电二极管。

传输部123将光电转换部104中蓄存的电荷向蓄存部125传输。传输部123是传输光电转换部104的电荷的传输栅极的一例。换言之，以传输部123为栅极、以光电转换部104为源极、以蓄存部125为漏极，这些部分构成所谓的传输晶体管。传输部123的栅极端子与用于输入控制信号

排出部124将光电转换部104中蓄存的电荷向被供给电源电压VDD的电源布线排出。排出部124的栅极端子与用于输入排出控制信号

蓄存部125通过传输部123而被传输来自光电转换部104的电荷。蓄存部125是浮置扩散部(FD)的一例。

重置部126将蓄存部125的电荷向被供给规定的电源电压VDD的电源布线排出。重置部126的栅极端子与用于输入重置控制信号

像素输出部127将基于蓄存部125的电位的信号向信号线122输出。像素输出部127具有放大部128及选择部129。放大部128的栅极端子与蓄存部125连接，漏极端子与被供给电源电压VDD的电源布线连接，源极端子与选择部129的漏极端子连接。

选择部129对像素112与信号线122之间的电连接进行控制。当像素112与信号线122通过选择部129电连接时，从像素112向信号线122输出像素信号。选择部129的栅极端子与用于输入选择控制信号

负荷电流源121向信号线122供给电流。负荷电流源121可以设置于第1基板100，也可以设置于第2基板200。

以下，有时将基于光电转换部104中蓄存的电荷、被传输至蓄存部125的电荷及蓄存部125的电位的信号中的任一者称为像素信号或将它们统称为像素信号。

附带地说，像素112具备至少一个光电转换部104和作为读取部的像素输出部127等，其中，该像素输出部127将来自该至少一个光电转换部104的图像信号读取至信号线122。像素112也可以说是将构成图像的像素信号向信号线122输出的电路的最小单位。

图4示出控制电路部210的更具体的结构的一例。控制电路部210具有沿着行方向及列方向并列配置的控制块220。本例的控制电路部210具有M×N个控制块220。

控制块220分别配置在与像素块120对应的位置。例如，控制块220和像素块120配置在从第1基板100与第2基板200的层叠方向观察重叠的位置。在该情况下，控制块220与像素块120的面积可以包含邻接的块间的边界而大致相同。

图5示出控制块220的更具体的结构的一例。控制块220控制对应的像素块120的驱动。例如，控制块220对像素块120的曝光时间进行控制。另外，控制块220具有AD转换器等的处理电路，对像素块120输出的信号进行处理。在一例中，控制块220将从对应的像素块120输出的模拟的像素信号转换为数字信号。本例的控制块220包括像素驱动部20、接合部30、转换部40、信号输出部50、局部I/O及贯穿电极区域60。

像素驱动部20对多个像素112的曝光进行控制，并且对该多个像素112进行驱动。像素驱动部20生成用于控制像素112的曝光时间的信号。在一例中，像素驱动部20对曝光的开始定时和结束定时中的至少一个进行调整，控制每个像素块120的曝光时间。

像素驱动部20与多个像素112电连接。像素驱动部20从多个像素112中选择任意的像素112进行驱动。像素驱动部20配置在与列方向上配置的m个像素112对应的位置。摄像元件400能够与入射光的强度相应地按每个像素块120设定曝光时间，因此能够增大动态范围。

接合部30将第1基板100与第2基板200接合。接合部30将从第1基板100输入的像素信号向信号转换部40输入。接合部30与行方向上配置的n个像素112对应地设置，按列将像素信号输入至信号转换部40。

转换部40对像素部110输出的模拟信号进行数字转换。本例的转换部40将模拟的像素信号转换为数字信号。转换部40对来自列方向上排列的m个像素112的模拟信号依次进行数字转换。转换部40对来自行方向上排列为n列的像素112的模拟信号并行地进行数字转换。这可以被称为针对一个像素块120的所谓列ADC方式。

信号输出部50从转换部40接收数字信号。在一例中，信号输出部50暂时存储数字信号。信号输出部50可以具有用于存储数字信号的锁存电路。

局部I/O70是对该控制块220的信号的输入输出进行控制的接口。在一例中，局部I/O70将一次性存储于信号输出部50中的数字的像素信号通过后述的贯穿电极62向图像处理部310输出。

贯穿电极区域60具有贯穿电极62及其禁止区域61。贯穿电极62也被称为TSV。贯穿电极62与第3基板300的图像处理部310电连接，构成向图像处理部310输出信号的路径的一部分。禁止区域61与贯穿电极62邻接设置，是未配置贯穿电极62以外的元件(例如晶体管等)的区域。有时将设有贯穿电极62的区域称为第1区域、将禁止区域61称为第2区域。

图中的粗线表示阱隔离带72。阱隔离带72被设置用于将邻接电路更可靠地电隔离，以使在该邻接电路间处理的电压的大小不同等。附带地说，可以在处理模拟信号的电路与处理数字信号的电路之间设置阱隔离带72。在图5的例子中，像素驱动部20、接合部30及转换部40主要处理模拟信号，信号输出部50、局部I/O70及贯穿电极区域60主要处理数字信号理。

在图5的控制块220中，像素驱动部20沿着左边从上边到下边以纵长配置。在像素驱动部20的右侧，隔着阱隔离带72从上边向下依次配置有接合部30、转换部40。隔着阱隔离带72，在转换部40的下方配置有信号输出部50，在信号输出部50的右下方配置有局部I/O70和贯穿电极区域60。贯穿电极区域60的贯穿电极62配置在控制块220中的右下角，其上方和左方由禁止区域61覆盖。

需要说明的是，可以取代针对一个像素块120设置一个控制块220，而针对N个(N为2以上的自然数)像素块120设置一个控制块。有时将与一个像素块对应的N个像素块120称为像素块组。例如，也可以将沿着列方向并列配置的两个像素块120设为一个像素块组并设置一个控制块220。在该情况下，控制块220也可以按每个像素块120控制曝光时间。

附带地说，控制块220与至少一个像素块120电连接，也可以说是对该至少一个像素块120的像素112进行控制的电路的最小单位。

图6示出图像处理部310的更具体的结构的一例。图像处理部310具有沿着行方向及列方向并列配置的处理块320。本例的图像处理部310具有M×N个处理块320。

处理块320分别配置在与控制块220对应的位置。例如，处理块320和控制块220从第2基板200与第3基板300的层叠方向观察配置在重叠的位置。在该情况下，处理块320与控制块220的面积可以包含邻接的块间的边界而大致相同。

图7示出处理块320的更具体的结构的一例。处理块320对由对应的控制块220转换为数字的像素信号进行图像处理。例如，处理块320针对由控制块220输出的像素信号进行数据插补、压缩等图像处理。附带地说，例如压缩等的图像处理减少被输出至贯穿电极62的像素信号的数据量。本例的处理块320包括局部I/O370、贯穿电极区域360、信号输入部322、处理部324及信号输出部326。

局部I/O370是对该处理块320的信号的输入输出进行控制的接口。在一例中，局部I/O370通过后述的贯穿电极362从控制块220输入数字的像素信号。

贯穿电极区域360具有贯穿电极362及其禁止区域361。贯穿电极区域360、贯穿电极362及禁止区域361与控制块220的贯穿电极区域60、贯穿电极62及禁止区域61相同，因此省略说明。

信号输入部322经由贯穿电极62、362从控制块220接收数字信号。在一例中，信号输入部322暂时存储数字信号。信号输入部322可以具有用于存储数字信号的锁存电路。

处理部324对一次性存储于信号输入部322中的数字信号进行图像处理。例如，处理部324针对由控制块220输出并存储于信号输入部322中的像素信号进行数据插补、压缩等图像处理。处理部324将图像处理后的信号向信号输出部326输出。

信号输出部326从处理部324接受信号并暂时存储。信号输出部326可以具有用于存储数字信号的锁存电路。信号输出部326进一步将一次性存储的信号向处理块320的外部输出。

在图7的例子中，贯穿电极362及禁止区域361设置在与对应的控制块220的贯穿电极362及禁止区域361对应的位置。例如，贯穿电极62、362从第2基板200与第3基板300的层叠方向观察配置在重叠的位置。而且，例如，禁止区域61、361从第2基板200与第3基板300的层叠方向观察配置在重叠的位置。附带地说，也可以说是贯穿电极区域60、360从第2基板200与第3基板300的层叠方向观察配置在重叠的位置。

需要说明的是，在图7的例子中，信号输入部322及局部I/O370也配置在与对应的控制块220的信号输出部50及局部I/O70对应的位置。但是，它们也可以不配置在对应的位置。

图8是用于说明摄像元件400的布线方法的一例的图。在此，第2基板200的外围电路部230具有全局驱动部234和ADC设定部236。

全局驱动部234与向各个像素块120输出信号的重置控制线143、选择控制线145连接。全局驱动部234经由重置控制线143向多个像素块120供给重置控制信号

为了对每个像素块120的曝光时间进行控制，从全局驱动部234向控制块220供给传输选择控制信号

例如，在传输控制信号

重置控制线143、选择控制线145及传输选择控制线147全局性布线，即，针对多个像素块120公共设置。本例的重置控制线143、选择控制线145及传输选择控制线147以在行方向上横穿像素部110的方式布线。重置控制线143、选择控制线145及传输选择控制线147也可以以在列方向上横穿像素部110的方式布线。

例如，重置控制线143与像素块120的重置部126的栅极端子连接，供给重置控制信号

需要说明的是，本例的全局驱动部234从第2基板200向第1基板100输出传输选择控制信号

ADC设定部236通过公共的信号线237与多个控制块220的转换部40连接。信号线237也可以说是全局性的信号线。ADC设定部236设定转换部40中的增益、偏离、静定时间及分辨率等。

另一方面，来自控制块220的像素驱动部20的作为局部性的控制线的传输控制线141及排出控制线142与像素块120连接。本例的传输控制线141与设置于像素块120的传输部123的栅极端子连接。传输控制线141将从像素驱动部20输出的传输控制信号

接合部30与信号线122及电源线130连接。接合部30与设定为基准电位VGND的接地线132连接。接合部30将像素信号向对应设置的转换部40输出。例如，转换部40在行方向上设有n个。

接地线132设定为预先确定的基准电位VGND。本例的接地线132以在行方向上横穿第1基板100的方式布线。

多个凸块152设置于第1基板100与第2基板200相互接合的接合面。第1基板100的凸块152与第2基板200的凸块152对位。相对的多个凸块152通过第1基板100及第2基板200的加压处理等接合而电连接。

本例的摄像元件400利用局部性的控制线使传输部123及排出部124中的至少一个的定时变化，由此按每个像素块120控制曝光时间。摄像元件400能够通过将局部性的控制线与全局性的控制线组合而以更少的控制线实现曝光时间的控制。

而且，控制块220的信号输出部50通过贯穿电极62、362与对应的处理块320的信号输入部322连接。由此，在控制块220与处理块320之间收发信号。

配置于第3基板300的外围电路部330通过全局性的信号线352与多个处理块320连接。外围电路部330从例如多个处理块320各自读取图像处理后的像素信号。而且，外围电路部330将所读取的像素信号经由信号线354、贯穿电极364、64、信号线238、凸块152及信号线162向第1基板100的I/O部160输出。

附带地说，第2基板200与第3基板300以贯穿电极62、64、362、364电接合。此外，也可以物理性地加强接合。

图9是示出多个控制块220的配置关系的示意图。在图9的例子中，示出相互邻接的四个控制块220a、220b、220c、220d。

在图9的例子中，在四个控制块220a、220b、220c、220d整体的中央配置有贯穿电极62a、62b、62c、62d。由此，禁止区域61a、61b、61c、61d以包围贯穿电极62a、62b、62c、62d的方式配置。

这也可以说是四个控制块220a、220b、220c、220d的贯穿电极区域邻接。根据该配置，与将各贯穿电极分离配置的情况相比，能够作为整体减小贯穿电极区域。

而且，在图9的例子中，在X方向上邻接的控制块220a、220b的各电路左右对称地配置。例如，控制块220a的转换部40a和关于X方向与控制块220a邻接的控制块220b的转换部40b在X方向上邻接。另外，在Y方向上邻接的控制块220a、220c的各电路上下对称地配置。例如，控制块220a的贯穿电极区域(即贯穿电极62a及禁止区域61a)和关于Y方向与控制块220a邻接的控制块220c的贯穿电极区域(即贯穿电极62c及禁止区域61c)在Y方向上配置在控制块220a的转换部40a与控制块220c的转换部40c之间。但是，电路的配置对称即可，至于电路内的布线、信号流动的方向、输入输出的顺序等可以不对称。

由此，在邻接的控制块220之间具有相同功能的电路邻接，因此能够省略阱隔离带而提高面积效率。

以这四个控制块220a、220b、220c、220d为单位，控制块220在X方向及Y方向上以相同的配置重复配置。有时将该重复的单位称为单位电路组。

在跨着重复的单位、即在单位电路组间邻接的控制块220之间，彼此的贯穿电极区域60以设有其他元件的区域隔开。例如，在图9中，具有与控制块220a相同的配置的控制块在控制块220b的+X侧邻接。在这些控制块间，彼此的贯穿电极区域不邻接，在贯穿电极区域的之间存在设有局部I/O、像素驱动部等其他元件的区域。

图10是示出多个处理块320的配置关系的示意图。在图10的例子中，对应于图9的相互邻接的四个控制块220a、220b、220c、220d示出相互邻接的四个处理块320a、320b、320c、320d。

在图10的例子中也是，在四个处理块320a、320b、320c、320d整体的中央配置有贯穿电极362a、362b、362c、362d。由此，禁止区域61a、61b、61c、61d以包围贯穿电极62a、62b、62c、62d的方式配置。

这也可以说是四个处理块320a、320b、320c、320d的贯穿电极区域邻接。根据该配置，与将各贯穿电极分离配置的情况相比，能够作为整体减小贯穿电极区域。

而且，在图10的例子中，在X方向上邻接的处理块320a、320b的各电路左右对称地配置。例如，处理块320a的处理部324a和关于X方向与处理块320a邻接的处理块320b的处理部324b在X方向上邻接。另外，在Y方向上邻接的处理块320a、320c的各电路上下对称地配置。但是，电路的配置对称即可，至于电路内的布线、信号流动的方向、输入输出的顺序等可以不对称。以这四个处理块320a、320b、320c、320d为单位，处理块320在X方向及Y方向上以相同的配置重复配置。

图11示出其他控制块620的具体结构的一例。对于控制块620中与图5的控制块220相同的结构标注相同的附图标记并省略说明。

在控制块620中，取代控制块220的像素驱动部20而设有控制电路80。控制电路80主要对该控制块620进行控制。在控制电路80的区域中也设有与控制块220的局部I/O70相同的功能。

在图11的控制块620中，控制电路80沿着左边从上边起以纵长配置。在控制电路80的+X侧，隔着阱隔离带72从上边起向-Y侧依次配置有接合部30、转换部40。在转换部40的下方隔着阱隔离带72配置有信号输出部50，在信号输出部50及控制电路80的下方，沿着下边从右边到左边为止配置有贯穿电极区域60。贯穿电极区域60的贯穿电极62沿着控制块620的下边配置，在其上覆盖禁止区域61。

图12是用于说明使用控制块620的摄像元件800的布线方法的一例的图。在图12的摄像元件800中，对与图8相同的结构标注相同的附图标记并省略说明。

在摄像元件800中，外围电路部603具有全局驱动部634。全局驱动部634除了图8的全局驱动部234的功能以外，还通过传输控制线141及排出控制线142向像素块120供给传输控制信号

另一方面，在摄像元件800中，外围电路部603不具有外围电路部230的ADC设定部236。取而代之，控制块620各自设有控制电路80。该控制电路80也具有ADC设定部236的功能。由此，在摄像元件800中，能够按每个控制块620设定转换部40中的增益、偏离、静定时间及分辨率等。

图13是示出多个控制块620的配置关系的示意图。在图13的例子中，示出相互邻接的四个控制块620a、620b、620c、620d。

在图13的例子中也是，在四个控制块620a、620b、620c、620d整体的中央配置有贯穿电极62a、62b、62c、62d。由此，禁止区域61a、61b、61c、61d以包围贯穿电极62a、62b、62c、62d的方式配置。

这也可以说是四个控制块620a、620b、620c、620d的贯穿电极区域邻接。根据该配置，与将各贯穿电极分离配置的情况相比，能够作为整体减小贯穿电极区域。

而且，在图13的例子中，在X方向上邻接的控制块620a、620b的各电路左右对称地配置。另外，在Y方向上邻接的控制块620a、620c的各电路上下对称地配置。但是，电路的配置对称即可，至于电路内的布线、信号流动的方向、输入输出的顺序等可以不对称。由此，由于在邻接的控制块620之间具有相同功能的电路邻接，所以能够省略阱隔离带而提高面积效率。

以这四个控制块620a、620b、620c、620d为单位，控制块620在X方向及Y方向上以相同的配置重复配置，构成控制电路部610。需要说明的是，在该情况下，在跨着重复的单位在X方向上邻接的控制块620之间，彼此的贯穿电极区域60邻接。例如，在图13中，具有与控制块620a相同的配置的控制块在控制块620b的右侧邻接。在这些控制块间也是，彼此的贯穿电极区域邻接。由此，能够进一步提高面积效率。

图14示出另一其他控制块640的具体结构的一例。对控制块640中与图11的控制块620相同的结构标注相同的附图标记并省略说明。在控制块640中，与控制块620的不同点在于，控制电路80从控制块640的上边延伸至下边。

图15是示出多个控制块640的配置关系的示意图。在图15的例子中，示出相互邻接的四个控制块640a、640b、640c、640d。

在图15的例子中也是，在四个控制块640a、640b、640c、640d整体的中央配置有贯穿电极62a、62b、62c、62d。由此，禁止区域61a、61b、61c、61d以包围贯穿电极62a、62b、62c、62d的方式配置。

这也可以说是四个控制块640a、640b、640c、640d的贯穿电极区域邻接。根据该配置，与将各贯穿电极分离配置的情况相比，能够作为整体减小贯穿电极区域。

而且，在图15的例子中，在X方向上邻接的控制块640a、640b的各电路左右对称地配置而构成控制电路部610。另外，在Y方向上邻接的控制块640a、640c的各电路上下对称地配置。但是，电路的配置对称即可，至于电路内的布线、信号流动的方向、输入输出的顺序等可以不对称。由此，在邻接的控制块640之间具有相同功能的电路邻接，因此能够省略阱隔离带而提高面积效率。

以这四个控制块640a、640b、640c、640d为单位，控制块640在X方向及Y方向上以相同的配置重复配置，构成控制电路部630。需要说明的是，在跨着重复的单位而邻接的控制块640之间，彼此的贯穿电极区域60由控制电路80隔开。另一方面，相互上下邻接的四个控制块640的控制电路80相互邻接。由此，也可以说控制电路80的设计自由度提高。

图16示出另一其他控制块660的具体结构的一例。在控制块660中，对与图11的控制块620相同的结构标注相同的附图标记并省略说明。

在控制块660中，从上边到下边依次配置有接合部30、转换部40、阱隔离带72、控制电路80及贯穿电极区域60，这些部分从左边延伸至右边。另外，贯穿电极区域60的贯穿电极62在控制块620的下边从左边延伸至右边，在其上覆盖禁止区域61。

图17是示出多个控制块640的配置关系的示意图。在图17的例子中，示出相互邻接的四个控制块660a、660b、660c、660d。

在图17的例子中也是，在四个控制块660a、660b、660c、660d整体的中央配置有贯穿电极62a、62b、62c、62d。由此，禁止区域61a、61b、61c、61d以包围贯穿电极62a、62b、62c、62d的方式配置。

这也可以说是四个控制块660a、660b、660c、660d的贯穿电极区域邻接。根据该配置，与将各贯穿电极分离配置的情况相比，能够作为整体减小贯穿电极区域。

在Y方向上邻接的控制块660a、660c的各电路上下对称地配置。但是，电路的配置对称即可，至于电路内的布线、信号流动的方向、输入输出的顺序等可以不对称。由此，在邻接的控制块660之间具有相同功能的电路邻接，因此能够省略阱隔离带而提高面积效率。

在图17的例子中，以在Y方向上邻接的两个控制块660a、660c为单位，控制块660在X方向及Y方向上以相同的配置重复配置，构成控制电路部650。即，在Y方向上邻接的两个控制块660a、660c成为单位电路组。在该情况下，在跨着重复的单位而在X方向上邻接的控制块660之间，彼此的贯穿电极区域60邻接。例如，在图17中，在控制块660a、620b之间也是，彼此的贯穿电极区域邻接。由此，能够进一步提高面积效率。

图18是示出贯穿电极62的配置的详情的示意图。图18作为一例，示出图9的多个控制块220的配置关系下的贯穿电极62的配置，也能够应用于其他控制块620、640、660。

在图18的例子中，控制块220a、220b、220c、220d各自具有一个贯穿电极62a、62b、62c、62d。此外，如图18的右下方放大所示，在贯穿电极62d具有面内的信号线65d以及将该信号线65d与其他电路连接的连接部66d。其他贯穿电极62a、62b、62c也相同。

贯穿电极62a用于在与图像处理部310之间收发对应的控制块220a的信号。同样地，贯穿电极62b、62c、62d用于在与图像处理部310之间收发对应的控制块220b、220c、220d的信号。由此，能够从控制块220a、220b、220c、220d同时和/或相互独立地相对于图像处理部310收发信号。

也可以取而代之，贯穿电极62a、62b、62c、62d在控制块220a、220b、220c、220d中共用。在该情况下，例如控制块220b、220c、220d可以分时使用贯穿电极62a、62b、62c、62d。

需要说明的是，控制块220a、220b、220c、220d也可以分别具有两个以上的贯穿电极62a、62b、62c、62d。

图19是示出贯穿电极62的配置的详情的示意图。图19作为一例，示出图9的多个控制块220的配置关系下的贯穿电极62的配置，也能够应用于其他控制块620、640、660。

在图19的例子中，针对四个控制块220a、220b、220c、220d设有一个贯穿电极62。即，针对单位电路组设有一个贯穿电极62。

在该情况下，例如控制块220a、220b、220c、220d可以分时使用贯穿电极62。根据图19的例子，配置数量比控制块少的贯穿电极即可，因此能够进一步减小贯穿电极区域60而进一步提高面积效率。需要说明的是，共用的贯穿电极62不限于一个，也可以是两个或三个。

需要说明的是，在上述任一实施方式中，均可以省略像素112的排出部124。而且，也可以还省略传输部123，在该情况下，蓄存部125不具有作为浮置扩散部的功能。另外，也可以与其他像素共享蓄存部125、像素输出部127。另外，像素112也可以由多个光电转换部104及第1传输部123构成。另外，邻接是相邻地并列配置，包含彼此相接的情况和未必相接的情况。

图20是示出实施例的摄像装置500的结构例的框图。摄像装置500包括摄像元件400、系统控制部501、驱动部502、测光部503、工作存储器504、记录部505、显示部506、驱动部514、拍摄镜头520。以具备摄像元件400的例子进行了说明，但也可以取而代之具备摄像元件800。

拍摄镜头520将沿着光轴OA入射的被摄体光束向摄像元件400引导。拍摄镜头520由多个光学透镜组构成，使来自场景的被摄体光束在其焦点面附近成像。拍摄镜头520也可以是能够相对于摄像装置500装拆的更换式镜头。需要说明的是，在图20中，以配置在光瞳附近的假想的一片透镜代表表示该拍摄镜头520。

驱动部514驱动拍摄镜头520。在一例中，驱动部514使拍摄镜头520的光学透镜组移动来变更对焦位置。另外，驱动部514可以驱动拍摄镜头520内的可变光圈来控制向摄像元件400射入的被摄体光束的光量。

驱动部502具有按照来自系统控制部501的指示执行摄像元件400的定时控制、区域控制等电荷蓄存控制的控制电路。另外，操作部508通过释放按钮等受理来自摄像者的指示。

摄像元件400将像素信号向系统控制部501的图像处理部511提交。图像处理部511以工作存储器504为工作空间生成实施各种图像处理后的图像数据。例如，在生成JPEG文件格式的图像数据的情况下，在从以拜耳阵列得到的信号生成彩色影像信号后执行压缩处理。所生成的图像数据记录在记录部505中并转换为显示信号，在预先设定的时间的期间内显示在显示部506上。

测光部503在生成图像数据的一系列拍摄程序之前，检测场景的亮度分布。测光部503包含例如100万像素左右的AE传感器。系统控制部501的运算部512接受测光部503的输出并计算场景的每个区域的亮度。

运算部512按照算出的亮度分布确定快门速度、光圈值、ISO灵敏度。测光部503也可以在摄像元件400中兼用。需要说明的是，运算部512还执行用于使摄像装置500动作的各种运算。驱动部502的一部分或全部可以搭载于摄像元件400。系统控制部501的一部分也可以搭载于摄像元件400。另外，也可以取代摄像元件400而使用摄像元件800。

以上使用实施方式对本发明进行了说明，但本发明的技术范围不限定于上述实施方式所记载的范围。本领域技术人员显然知晓能够对上述实施方式实施多种变更或改良。这种实施变更或改良后的方式也能够包含在本发明的技术范围内，根据权利要求书的记载是显而易见的。

权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、工序、步骤及阶段等的各处理的执行顺序只要没有特别记载“之前”、“先于”等并在后面的处理中使用前面的处理的输出，则应视为能够以任意的顺序实现。关于权利要求书、说明书及附图中的动作流程，即使为便于说明而使用“首先，”、“接下来，”等，也并非意味着必须以该顺序实施。

附图标记说明

20像素驱动部，30接合部，40转换部，50、326信号输出部，60、360贯穿电极区域，61、361禁止区域，62、64、362、364贯穿电极，70、370局部I/O，80控制电路，100第1基板，104光电转换部，110像素部，112像素，120像素块，121负荷电流源，122、162、237、238、352、354信号线，123传输部，124排出部，125蓄存部，126重置部，127像素输出部，128放大部，129选择部，130电源线，132接地线，141传输控制线，142排出控制线，143重置控制线，145选择控制线，147传输选择控制线，152凸块，160I/O部，200第2基板，210、610、630、650控制电路部，220、620、640、660控制块，230、330、603外围电路部，234全局驱动部，236ADC设定部，310图像处理部，320处理块，322信号输入部，324处理部，400摄像元件，500摄像装置，501系统控制部，502驱动部，503测光部，504工作存储器，505记录部，506显示部，508操作部，511图像处理部，512运算部，514驱动部，520拍摄镜头，800摄像元件。