一种电压自调整及充放电补充的人工智能芯片架构方案

技术领域

本发明实施例涉及数据处理技术领域，尤其涉及一种面向人工智能芯片的实现方法及电路。

背景技术

现有技术中，传统的芯片设计中，由于各个部件的电压一般是固定的，因此很难实现能效比的最大化，同时也很难灵活适应不同的应用场景。在不同电压范围内进行数据传输，需要考虑如何处理电压不匹配的问题，保证数据传输的可靠性和效率。传统的人工神经网络处理器中，面临着算力不足、功耗过大、时延较长等问题，严重影响人工智能芯片在更多场景中的普及和使用，同时人工神经网络处理器往往训练和推理相分离。因此，如何进一步提升人工智能芯片计算能力，成为智能计算芯片架构设计面临的重要挑战。

现有的人工智能芯片技术方案中，传统芯片设计往往采用固定电压的方式来供电，这样不同部件的工作电压就无法灵活调整，因此难以实现最佳的能效比。在传统芯片设计中，各个模块通常使用同样的电压，这会导致一些部件浪费能量，降低了整个系统的能效。同时，传统芯片设计往往无法适应不同的负载和工作环境，导致能效比低。传统的芯片设计往往只能适用于某些特定的应用场景，如不能灵活适应不同的工作电压需求和计算任务。

发明内容

本发明实施例提供一种面向人工智能芯片的实现方法及电路，用以实现多电压自分配及调整，并且具有更好的适应性和灵活性。

第一方面，一种面向人工智能芯片的实现方法及电路，其特征在于，包括：

电路包含一个或多个计算阵列，计算阵列内部包含多个计算单元，计算单元可以支持不同的工作电压以实现自身工作工作电压的灵活调整；

其中，所述计算单元可以根据任务和配置需要灵活切换自身工作电压，以实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配；

其中，本权利要求提出的计算单元可以根据任务和配置需要灵活切换升高电压或者降低电压，即在第一时间段内执行第一工作电压，在第二时间段内执行第二工作电压，第一工作电压和第二工作电压不同，以更好的支持电压调整等应用；

其中，通过上述方法，实现在当前计算设备内不同的工作电压进行且可以进行灵活的自分配自调整。

在一种可能的设计中，其特征在于，所述计算单元可以分别根据任务和配置需要升高电压或者降低电压。在该计算单元陈列中，部分承载高算力需求任务的计算单元可以执行在高电压范围，部分承载低算力需求任务的计算单元可以执行在电压范围。

所述计算任务类型包括训练任务、推理任务和训练推理同步进行任务。根据不同的任务和配置需要，不同的计算单元可以实现不同的工作电压调整，以实现自身工作频率的全局化自动调整，以及在当前计算设备内实现不同计算单元分别的升高电压或者降低电压且可以进行灵活的自分配。

在一种可能的设计中，其特征在于，所述计算单元之间包含充放电补充模块，实现跨电压数据的整合和拉高操作，以及计算任务的灵活电压分配和调整。在该充放电补充模块中，具体而言，该模块可以根据不同计算单元的电压差异，对传输的数据进行充电或放电操作，以达到合适的电压差异范围。在计算任务执行过程中，该模块可以实时对数据进行补充和调整，以保证整个计算过程的稳定性和准确性。

计算单元获取当前需要执行的任务序列，然后通过控制器对计算单元的工作电压进行切换和配置。所述计算任务序列包括第一任务、第二任务、第三任务等。根据不同的任务和配置需要，计算单元可以实现不同的时钟工作电压以实现自身工作电压的调整，以实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配。

在一种可能的设计中，其特征在于，所提出的计算单元内部传递信息通过目标模块电压预期值和充放电速率信息，确定指定模块的预期达到电压和充放电速率。具体来讲，当计算阵列需要提高部分计算单元的电压时，它将控制信息发送到指定计算单元，并设指定目标模块的电压预期值和充放电速率信息。进一步的，指定计算单元通过读取内部传递信息中的电压预期值和充放电速率，进行电压处理。

其中，通过上述方法，实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配。

在一种可能的设计中，其特征在于，所提出的计算单元内部采用电压应答允许机制，即计算阵列向指定计算单元发送电压调节请求，指定计算单元收到请求后再发送应答允许响应，再进行对应的电压调节，以确保电压的可自控性。进一步的，指定计算单元收到请求后也可以发送应答不允许响应，仍以原电压进行计算。

其中，本权利要求提出的计算单元电压应答允许机制，其特征在于根据任务和配置需要灵活决定自身是否执行阵列下发的电压控制，即如果当前计算单元仍有需要快速计算完成的计算任务，则倾向于保持高电压负载状态，反之亦然。

其中，通过上述方法，实现在当前计算设备内更为精准的升高电压或者降低电压且可以进行灵活的自分配。

在一种可能的设计中，其特征在于，所提出的计算单元内部包括中间电压计算机制。具体来讲，指定计算单元在进行电压调整时，由于充放电时间限制，本发明支持一种工作在中间状态仍旧进行计算任务运算，以确保计算不中断。在进行中间电压计算时，计算单元仍执行前有计算任务，以实现更加精准的电压调整和分配。

所述中间电压计算机制包括计算参数和或计算任务本身，第一参数为第一任务在第一电压下所需参数，第二参数为第二任务在第三电压下所需参数，所述第一参数向第二参数转换时，先执行第三参数再执行第二参数，第三参数为第三任务在第三电压下所需参数。第一任务、第二任务和第三任务属于不同的计算需求，以更好的支持多任务调度；第一电压、第二电压、第三电压不相同。

其中，通过上述方法，实现在当前计算设备内不同的任务的参数运算进行不同电压变换下的灵活的自分配自调整。

在一种可能的设计中，其特征在于，该芯片的计算流程如下：S1输入数据。输入数据可以来自各种传感器、网络或其他设备，包括图像、语音、文字、数值等多种类型的数据。

S2数据预处理。对输入数据进行预处理，包括图像处理、语音识别、自然语言处理等操作，以便后续的计算处理。

S3计算阵列的计算处理。计算单元可以根据任务和配置需要灵活切换自身工作电压，以实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配，以更好的支持多电压操作等应用。

S4充放电补充模块的操作。计算单元之间包含充放电补充模块，可以实现跨电压数据的整合和拉高操作，以及计算任务的灵活电压分配和调整。

S5输出结果。计算完成后，输出结果可以是分类、回归、聚类、推荐等多种形式，可以直接输出到显示器、存储器、网络等设备中。

计算单元的处理流程会根据任务的类型和计算单元的类型进行优化和调整，以保证计算效率和准确性。

在一种可能的设计中，其特征在于，所述计算任务包括训练任务、推理任务和训练推理同步任务的至少一项；

在一种可能的设计中，其特征在于，所述计算任务类型及配置调整由芯片内部自发进行，无需额外外部控制信号。

第二方面，本发明实施例提供的一种面向人工智能芯片的电路的实现方法，其特征在于，包括：

获得待处理信号；

通过如权利要求1-9中任一所述的面向面向人工智能芯片的电路处理所述待处理信号；

输出所述待处理信号。

第三方面，本申请还提供了一种电子设备，所述电子设备包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如上述第一方面及其任一可能的设计的动作。

第四方面，本申请还提供了一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行时实现如上述第一方面及其任一可能的设计的动作。

第五方面，本申请还提供了一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序被处理器执行时实现如第一方面及其任一可能的设计的动作。

另外，第二方面至第五方面所带来的技术效果可参见上述第一方面的描述，此处不再赘述。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的整体框架示意图；

图2为本发明实施例提供的一种多任务切换示意图；

图3为本发明实施例提供的一种充放电补充模块示意图；

图4为本发明实施例提供的一种内部传递信息示意图；

图5为本发明实施例提供的一种流程示意图；

图6为本发明实施例提供的一种处理模块的结构化示意图；

图7为本发明实施例提供的一种面向人工智能芯片的电路的装置结构示意图。

实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作可选的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明提出一种电压自调整及充放电补充的人工智能芯片架构方案，具体来讲所提出的人工智能芯片由一个计算阵列作为核心，计算阵列内部包含多个计算单元，计算单元可以支持不同的工作电压以实现自身工作工作电压的灵活调整，所述计算单元可以根据任务和配置需要灵活切换自身工作电压，以实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配，如部分高算力需求任务可以执行在电压范围以获得快速相应，部分低算力需求任务可以执行在低电压范围，以更好的支持多电压操作等应用。进一步的，所提出的计算单元之间包含充放电补充模块，以实现跨电压数据的整合和拉高操作，以及计算任务的灵活电压分配和调整。

下面对本申请可能涉及的部分技术术语进行介绍，以便本领域技术人员理解。

人工神经网络

简称神经网络，是一种模仿动物神经网络行为特征，进行分布式并行信息处理的算法数学模型，它以人工神经元（或称感知器）为节点，按不同的连接方式构成神经网络。图1为本申请实施例提供的一种神经网络的结构示意图。如图1所示，多个感知器并列连接构成一个神经网络层，多个神经网络层按顺序排布组成最简单的神经网络——多层感知器（Multilayer Perceptron，MLP）。其中，任意两个感知器之间的直线表示它们之间相互连接并相互依赖，连接的依赖程度就是权重，多层感知器包括一个输入层、至少一个隐藏层和一个输出层。

构建神经网络的主要工作就是不断调整权重，使得网络推断（或者预测）误差最小化的过程，这个过程就是神经网络的训练过程。简单来说，训练过程是指在已有数据中学习，获得某些能力的过程；而推断过程则是指对新的数据，使用这些能力完成特定任务（如分类、识别等）的过程。训练一般基于前向计算（Forward Pass）和后向计算（BackwardPass，BP）实现。前向计算是指从输入层到输出层逐层计算输出的过程。后向计算是网络根据实际输出和期望输出之间的误差，反向进行网络权值的修正，直到权重值调整到最佳，以使得整个网络的预测效果最好。后向计算过程就是网络的学习和训练过程，该过程主要基于BP算法进行。

中央处理器

中央处理器（central processing unit，简称CPU）作为计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元。冯诺依曼体系结构是现代计算机的基础。在该体系结构下，程序和数据统一存储，指令和数据需要从同一存储空间存取，经由同一总线传输，无法重叠执行。根据冯诺依曼体系，CPU的工作分为以下 5 个阶段：取指令阶段、指令译码阶段、执行指令阶段、访存取数和结果写回。

中央处理器（CPU），是电子计算机的主要设备之一，电脑中的核心配件。其功能主要是解释计算机指令以及处理计算机软件中的数据。CPU是计算机中负责读取指令，对指令译码并执行指令的核心部件。中央处理器主要包括两个部分，即控制器、运算器，其中还包括高速缓冲存储器及实现它们之间联系的数据、控制的总线。电子计算机三大核心部件就是CPU、内部存储器、输入/输出设备。中央处理器的功效主要为处理指令、执行操作、控制时间、处理数据。在计算机体系结构中，CPU 是对计算机的所有硬件资源（如存储器、输入输出单元） 进行控制调配、执行通用运算的核心硬件单元。CPU 是计算机的运算和控制核心。计算机系统中所有软件层的操作，最终都将通过指令集映射为CPU的操作。

图像处理器

图形处理器（英语：graphics processing unit，缩写：GPU），又称显示核心、视觉处理器、显示芯片，是一种专门在个人电脑、工作站、游戏机和一些移动设备（如平板电脑、智能手机等）上做图像和图形相关运算工作的微处理器。

GPU使显卡减少了对CPU的依赖，并进行部分原本CPU的工作，尤其是在3D图形处理时GPU所采用的核心技术有硬件T&L（几何转换和光照处理）、立方环境材质贴图和顶点混合、纹理压缩和凹凸映射贴图、双重纹理四像素256位渲染引擎等，而硬件T&L技术可以说是GPU的标志。

神经网络处理器

神经网络处理器(Antifcial Intelligence, 神经网络)也被称为神经网络加速器或计算卡，即深度学习处理器，是指专门用于处理智能应用中的大量计算任务的模块（其他非计算任务仍由CPU负责）。神经网络的许多数据处理涉及矩阵乘法和加法。大量并行工作的GPU提供了一种廉价的方法，但缺点是更高的功率。具有内置DSP模块和本地存储器的FPGA更节能，但它们通常更昂贵。深度学习是指多层的神经网络和训练它的方法。神经网络处理器，通俗讲就是指通过深度神经网络，模拟人脑的机制来学习、判断、决策。

图1为本发明实施例提供的一种面向人工智能芯片的电路100的架构，参考图1所示，该处理电路100包括计算任务模块110、高电压模块120、低电压模块130、信号输入端140和信号输出端150。本领域技术人员可以理解，图1中示出的处理电路100还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，本申请不做限制。

其中，计算任务模块110，用于针对任务的计算单元执行训练计算操作和或推理计算操作，包括计算任务执行、推理任务执行、计算推理同步执行；高电压模块120，用于针对高电压需求的计算单元执行相应计算操作；低电压模块130，用于针对低工作电压需求的计算单元执行相应计算操作。信号输入端140，用于将待处理信号输入处理单元模块；信号输出端150，用于从处理单元模块输出处理后的信号。

可选的，以神经网络是包含至少一个神经网络层，可以是层1、层2和层3中的任意一层或多层，本申请不做限制。

在一种可能的设计中，电路包含一个或多个计算阵列，计算阵列内部包含多个计算单元，计算单元可以支持不同的工作电压以实现自身工作工作电压的灵活调整；

其中，所述计算单元可以根据任务和配置需要灵活切换自身工作电压，以实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配；

其中，本权利要求提出的计算单元可以根据任务和配置需要灵活切换升高电压或者降低电压，即在第一时间段内执行第一工作电压，在第二时间段内执行第二工作电压，第一工作电压和第二工作电压不同，以更好的支持电压调整等应用；

其中，通过上述方法，实现在当前计算设备内不同的工作电压进行且可以进行灵活的自分配自调整。

在一种可能的设计中，所提出的人工智能芯片中的不同计算单元可以分别根据任务和配置需要升高电压或者降低电压。在该计算单元陈列中，部分承载高算力需求任务的计算单元可以执行在高电压范围，部分承载低算力需求任务的计算单元可以执行在电压范围。

在一种可能的设计中，所提出的人工智能芯片执行对应的计算任务，所述计算任务类型包括训练任务、推理任务和训练推理同步进行任务。根据不同的任务和配置需要，不同的计算单元可以实现不同的工作电压调整，以实现自身工作频率的全局化自动调整，以及在当前计算设备内实现不同计算单元分别的升高电压或者降低电压且可以进行灵活的自分配。

可以理解的，首先计算单元获取当前需要执行的任务序列，然后通过控制器对计算单元的工作电压进行切换和配置。所述计算任务序列包括第一任务、第二任务、第三任务等。根据不同的任务和配置需要，计算单元可以实现不同的工作电压以实现自身工作电压的自调整，如第一任务对应第一电压，第二任务对应第二电压，第三任务对应第三电压，以实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配。

图2为本发明实施例提供的一种多任务切换示意图；参考图2所示，该多任务切换处理电路200包括计算任务一模块210、计算任务二模块220、计算任务三模块230、第一电压模块240、第二电压模块250、第三电压模块260。本领域技术人员可以理解，图1中示出的处理电路200还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，本申请不做限制。

在一种可能的设计中，所提出的人工智能芯片，执行计算任务一：针对计算任务一的计算单元执行训练、推理、训练推理同步进行的计算操作，并完成多任务切换。计算任务一执行第一工作电压。

在一种可能的设计中，所提出的人工智能芯片，执行计算任务二：针对计算任务一的计算单元执行训练、推理、训练推理同步进行的计算操作，并完成多任务切换。计算任务二执行第二工作电压。

在一种可能的设计中，所提出的人工智能芯片，执行计算任务三：针对计算任务一的计算单元执行训练、推理、训练推理同步进行的计算操作，并完成多任务切换。计算任务三执行第三工作电压。

图3为本发明实施例提供的一种充放电补充模块示意图；参考图3所示，该异步路由缓存电路图300包括充放电模块310、计算模块320。异步缓存模块310用于存储不同时钟域之间的计算模块的输入和输出数据，计算模块320用于执行不同的计算任务和不同的计算频率。本领域技术人员可以理解，图1中示出的处理电路300还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，本申请不做限制。

在一种可能的设计中，所提出的人工智能芯片，特征在于，所述计算单元之间包含充放电补充模块，实现跨电压数据的整合和拉高操作，以及计算任务的灵活电压分配和调整。在该充放电补充模块中，具体而言，该模块可以根据不同计算单元的电压差异，对传输的数据进行充电或放电操作，以达到合适的电压差异范围。在计算任务执行过程中，该模块可以实时对数据进行补充和调整，以保证整个计算过程的稳定性和准确性。

计算单元获取当前需要执行的任务序列，然后通过控制器对计算单元的工作电压进行切换和配置。所述计算任务序列包括第一任务、第二任务、第三任务等。根据不同的任务和配置需要，计算单元可以实现不同的时钟工作电压以实现自身工作电压的调整，以实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配。

进一步的，所提出的计算单元内部采用电压应答允许机制，即计算阵列向指定计算单元发送电压调节请求，指定计算单元收到请求后再发送应答允许响应，再进行对应的电压调节，以确保电压的可自控性。进一步的，指定计算单元收到请求后也可以发送应答不允许响应，仍以原电压进行计算。

其中，本权利要求提出的计算单元电压应答允许机制，其特征在于根据任务和配置需要灵活决定自身是否执行阵列下发的电压控制，即如果当前计算单元仍有需要快速计算完成的计算任务，则倾向于保持高电压负载状态，反之亦然。

其中，通过上述方法，实现在当前计算设备内更为精准的升高电压或者降低电压且可以进行灵活的自分配。

进一步的，所提出的计算单元内部包括中间电压计算机制。具体来讲，指定计算单元在进行电压调整时，由于充放电时间限制，本发明支持一种工作在中间状态仍旧进行计算任务运算，以确保计算不中断。在进行中间电压计算时，计算单元仍执行前有计算任务，以实现更加精准的电压调整和分配。

所述中间电压计算机制包括计算参数和或计算任务本身，第一参数为第一任务在第一电压下所需参数，第二参数为第二任务在第三电压下所需参数，所述第一参数向第二参数转换时，先执行第三参数再执行第二参数，第三参数为第三任务在第三电压下所需参数。第一任务、第二任务和第三任务属于不同的计算需求，以更好的支持多任务调度；第一电压、第二电压、第三电压不相同。

其中，通过上述方法，实现在当前计算设备内不同的任务的参数运算进行不同电压变换下的灵活的自分配自调整。

图4为本发明实施例提供的一种内部传递信息示意图；参考图4所示，该内部传递信息处理电路400包括内部传递信息模块410、第一任务计算处理模块420、第二任务计算处理模块430。本领域技术人员可以理解，图1中示出的处理电路400还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，本申请不做限制。

在一种可能的设计中，所提出的人工智能芯片，所提出的计算单元内部传递信息通过目标模块电压预期值和充放电速率信息，确定指定模块的预期达到电压和充放电速率。

其具体来讲，当计算阵列需要提高部分计算单元的电压时，它将控制信息发送到指定计算单元，并设指定目标模块的电压预期值和充放电速率信息。进一步的，指定计算单元通过读取内部传递信息中的电压预期值和充放电速率，进行电压处理。即如指定第一任务计算处理单元通过读取内部传递信息中的第一电压预期值和第一充放电速率，指定第二任务计算处理单元通过读取内部传递信息中的第二电压预期值和第二充放电速率，以更好的多任务同步调度；其中，通过上述方法，实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配。

图5为本发明实施例提供的一种流程示意图；参考图5所示，该流程图500包括S501输入数据、S502数据预处理、S503计算阵列的计算处理、S504充放电补充模块的操作、S505输出结果。本领域技术人员可以理解，图1中示出的处理电路100还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，本申请不做限制。

其特征在于，该芯片的计算流程如下：S501输入数据。输入数据可以来自各种传感器、网络或其他设备，包括图像、语音、文字、数值等多种类型的数据。

S502数据预处理。对输入数据进行预处理，包括图像处理、语音识别、自然语言处理等操作，以便后续的计算处理。

S503计算阵列的计算处理。计算单元可以根据任务和配置需要灵活切换自身工作电压，以实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配，以更好的支持多电压操作等应用。

S504充放电补充模块的操作。计算单元之间包含充放电补充模块，可以实现跨电压数据的整合和拉高操作，以及计算任务的灵活电压分配和调整。

S505输出结果。计算完成后，输出结果可以是分类、回归、聚类、推荐等多种形式，可以直接输出到显示器、存储器、网络等设备中。

计算单元的处理流程会根据任务的类型和计算单元的类型进行优化和调整，以保证计算效率和准确性。

在一种可能的设计中，所提出的人工智能芯片，在输入数据阶段，输入数据可以来自各种传感器、网络或其他设备，包括图像、语音、文字、数值等多种类型的数据。任务参数可以包括任务类型、任务规模、任务优先级等信息。工作电压范围可以根据芯片硬件设计确定，可以是一个范围或者多个离散值。在任务开始前，芯片通过输入的任务参数和工作电压范围进行配置，确定计算单元需要使用的工作电压。这个过程可以由芯片内部的电压控制模块自动完成，也可以通过外部控制信号进行调整。根据任务的不同要求和计算单元的不同状态，芯片可以实时调整电压范围或者电压值，以达到最优的能耗和性能之间的平衡。

在一种可能的设计中，所提出的人工智能芯片，在数据预处理阶段，对输入数据进行预处理，包括图像处理、语音识别、自然语言处理等操作，以便后续的计算处理。用于对输入的数据进行预处理，以提高计算效率和准确度。该数据预处理模块主要包括以下步骤：数据归一化：将输入的数据进行归一化处理，使其数值范围在0-1之间。这样可以减小计算量，提高计算速度，并且可以有效避免不同数据量级带来的计算误差。特征提取：根据具体的任务需求，选择相应的特征提取算法，将输入数据转化为一组特征向量，以便后续计算单元进行处理。数据分割：对于一些需要使用时序数据进行计算的任务，需要对输入的数据进行分割，以获取一系列不同的数据段，每个数据段作为一个输入进行计算。数据扩增：为了增加训练数据的多样性，提高模型的泛化能力，需要对训练数据进行扩增。扩增方式包括数据旋转、平移、缩放、噪声添加等，以及各种组合方式。通过以上步骤的处理，可以有效提高计算单元的计算效率和准确度，使得芯片能够更加高效地完成各种计算任务。

在一种可能的设计中，所提出的人工智能芯片，在计算阵列的计算处理阶段，计算阵列是芯片的核心，由多个计算单元组成。输入数据被分成多个小数据块，每个小数据块分配给计算单元进行处理。计算单元之间通过高速互联技术连接，可以实现并行计算和数据共享。计算单元可以根据任务和配置需要灵活切换自身工作电压，以实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配，以更好的支持多电压操作等应用。这一步骤是计算单元内部根据任务要求和配置需要，灵活切换自身工作电压，实现在当前计算设备内升高电压或者降低电压且可以进行灵活的自分配。在第一步确定了计算单元的工作电压之后，计算单元开始执行任务。计算单元内部可以根据任务的要求和配置需要，动态地调整自身的工作电压。例如，当需要执行高算力需求的任务时，计算单元可以选择升高电压以获得更高的计算性能；当需要执行低算力需求的任务时，计算单元可以选择降低电压以节省能耗并保持稳定性。此外，芯片可以根据计算单元之间的工作负载情况，实现灵活的电压分配和调整，以确保整个计算系统的最优性能和能耗平衡。在实际操作中，可以通过芯片内部的调度器对计算任务进行管理和优化，以实现最佳的电压分配和调整。

在一种可能的设计中，所提出的人工智能芯片，在充放电补充模块的操作阶段，计算单元之间包含充放电补充模块，可以实现跨电压数据的整合和拉高操作，以及计算任务的灵活电压分配和调整。计算单元之间包含充放电补充模块，实现跨电压数据的整合和拉高操作，以及计算任务的灵活电压分配和调整。由于计算单元内部的工作电压可以灵活调整，因此不同计算单元之间的电压可能存在差异。在跨电压数据传输和计算中，就需要对数据进行整合和调整，以保证计算结果的准确性和可靠性。为此，该芯片的计算单元之间包含了充放电补充模块，可以实现跨电压数据的整合和调整。具体而言，该模块可以根据不同计算单元的电压差异，对传输的数据进行充电或放电操作，以达到合适的电压差异范围。在计算任务执行过程中，该模块可以实时对数据进行补充和调整，以保证整个计算过程的稳定性和准确性。另外，在计算任务的灵活电压分配和调整方面，该模块也扮演了重要的角色。在不同计算任务的执行过程中，计算单元的工作负载和电压需求可能会发生变化。为了保证整个计算系统的稳定性和性能最优化，该模块可以动态地调整充电和放电速率，以适应不同计算任务的电压分配和调整需求。这样就可以实现更加灵活和高效的电压调整和分配，为计算系统的性能提升和能耗优化提供了更好的支持。

在一种可能的设计中，所提出的人工智能芯片，在输出结果阶段，计算完成后，输出结果可以是分类、回归、聚类、推荐等多种形式，可以直接输出到显示器、存储器、网络等设备中。芯片内的输出结果模块用于处理计算单元的输出结果，并将最终的计算结果输出。其主要包括以下步骤：输出数据格式转换：根据不同的应用场景和输出要求，对计算单元的输出结果进行格式转换，例如将浮点数格式转换为整数格式。后处理：在某些应用场景下，需要对计算结果进行进一步的处理，以提高计算结果的准确性和可解释性。例如，在图像识别任务中，可以使用梯度类别显著性图（Gradient Class Activation Mapping, Grad-CAM）对模型的分类结果进行可视化解释。输出结果传输：将最终的计算结果传输到外部设备或者其他处理模块中，以便后续处理或者展示。通过以上步骤的处理，芯片内的输出结果模块可以将计算单元的输出结果转化为符合实际应用场景需求的形式，并将最终的计算结果输出，从而为各种计算任务提供高效、准确的结果。

图6为本申请实施例提供的一种处理模块的结构化示意图600，用于实现前述人工智能电路处理的应用，该人工智能电路处理模块包括前述实施例的所有处理流程和环节。

可选的，在结构化处理模块600中，靠近信号输入端620的一侧的处理单元610为本发明核心创造部分。

基于相同的技术构思，本发明实施例还提供了一种面向人工智能芯片的整体电路的装置结构示意图，包括上述面向人工智能电路。

图7示出了本申请实施例提供的一种面向人工智能芯片的电路的装置结构示意图。

本申请实施例中的电子设备可包括处理器701。处理器701是该装置的控制中心，可以利用各种接口和线路连接该装置的各个部分，通过运行或执行存储在存储器702内的指令以及调用存储在存储器702内的数据。可选的，处理器701可包括一个或多个处理单元，处理器701可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器701中。在一些实施例中，处理器701和存储器702可以在同一芯片上实现，在一些实施例中，它们也可以在独立的芯片上分别实现。

处理器701可以是通用处理器，例如中央处理器（CPU）、数字信号处理器、专用集成电路、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，可以实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的处理电路所执行的步骤可以直接由硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。

在本申请实施例中，存储器702存储有可被至少一个处理器701执行的指令，至少一个处理器701通过执行存储器702存储的指令，可以用于执行前述由处理电路执行的通信过程。

存储器702作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。存储器702可以包括至少一种类型的存储介质，例如可以包括闪存、硬盘、多媒体卡、卡型存储器、随机访问存储器（Random AccessMemory，RAM）、静态随机访问存储器（Static Random Access Memory，SRAM）、可编程只读存储器（Programmable Read Only Memory，PROM）、只读存储器（Read Only Memory，ROM）、带电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM）、磁性存储器、磁盘、光盘等等。存储器702是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。本申请实施例中的存储器702还可以是电路或者其它任意能够实现存储功能的装置，用于存储程序指令和/或数据。

本申请实施例中，该装置还可以包括通信接口703，电子设备可以通过该通信接口703传输数据。例如电子设备为前述处理电路，通信接口703可用于实现图1所示的信号输入端140和/或信号输出端150。

可选的，可由图7所示处理器701（或处理器701和存储器702）实现图6所示的处理单元610，也就是说，可以由处理器701（或处理器701和存储器702）执行处理单元610的动作。

基于相同的申请构思，本申请实施例还提供一种计算机可读存储介质，其中可存储有指令，当该指令在计算机上运行时，使得计算机执行上述方法实施例提供的操作步骤。该计算机可读存储介质可以是图7所示的存储器702。

基于相同的技术构思，本发明实施例还提供了一种计算设备，包括：

存储器，用于存储程序指令；

处理器，用于调用所述存储器中存储的程序指令，按照获得的程序执行上述用户界面的显示的方法。

基于相同的技术构思，本发明实施例还提供了一种计算机存储介质，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行上述用户界面的显示的方法。

本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。