一种多层PCB板的内层的制作方法

技术领域

本发明涉及多层PCB板技术领域，特别是涉及一种多层PCB板的内层的制作方法。

背景技术

随着电子工业的不断发展，在工业设备、电子通信等领域对高电压、大电流的印刷电路板(PCB，Printed Circuit Board)的需要越来越多、要求越来越高。多层PCB板，就是指两层以上的印制板，它是由几层绝缘基板上的连接导线和装配焊接电子元件用的焊盘组成，既具有导通各层线路，又具有相互间绝缘的作用。多层PCB板在制作时，需先制作其内层，其内层在制作时需将多层内层芯板压合，由于在叠合时各个内层芯板的定位会存在误差，以及内层芯板在压合时会涨缩，因此压合后各个内层芯板上的线路图形层会发生层偏，会产生内层电路短路等问题，从而影响多层PCB板的制作质量，一般地，内层芯板的尺寸越大则层偏越大，不良率则越高，导致内层芯板的尺寸受到限制，一般内层芯板的尺寸不超过24英寸*28.5英寸。

发明内容

本发明要解决的技术问题是提供一种多层PCB板的内层的制作方法，该方法能有效减少层偏对多层PCB板的质量造成的影响，从而确保多层PCB板具有良好的合格率。

为了解决上述技术问题，本发明提供了一种多层PCB板的内层的制作方法，包括以下步骤：

S1：制作多个内层芯板，所述内层芯板的顶面和底面分别形成线路图形层，其中，所述线路图形层上设有对位圆环和涨缩焊盘，各个所述线路图形层上的所述对位圆环的圆心的位置对应，且各个所述对位圆环间隔设置，各个所述线路图形层上的所述涨缩焊盘错位设置；

S2：压合处理时，将多个所述内层芯板叠放并固定，此时先使用X-ray检测判断多个所述对位圆环的同心度，如检测得到的同心度超出误差范围，则调整所述内层芯板的位置，如检测得到的同心度在误差范围内则进行压合处理，得到多层板；

S3：使用X-ray检测压合处理后所述涨缩焊盘的面积，计算得出各个所述涨缩焊盘对应的所述线路图形层的涨缩系数，并计算得出平均涨缩系数；

S4：将所述多层板裁磨处理后进行钻孔处理，此时，根据S4中得出的平均涨缩系数进行修正钻孔的位置；

S5：将钻孔后的所述多层板进行沉铜和电镀处理，完成多层PCB板的内层的制作。

作为本发明的优选方案，在S1中，第一层所述线路图形层上设有多个测偏焊盘，其余各层所述线路图形层上分别设有与所述测偏焊盘一一对应的测偏圆环，且所述测偏焊盘的圆心位置与所述测偏圆环的圆心位置对应。

作为本发明的优选方案，在S1中，所述线路图形层的无铜区域铺设有假铜皮。假铜，但要避开原来的线、焊盘及钻孔等元素

作为本发明的优选方案，在S1中，将板材依次经过开料、烘烤、贴膜、曝光、显影、蚀刻、去摸以及自动光学检测处理后，制得所述内层芯板。

作为本发明的优选方案，烘烤温度比板材的Tg点高10℃。

本发明实施例一种多层PCB板的内层的制作方法，与现有技术相比，其有益效果在于：本发明通过在线路图形层设置对位圆环和涨缩焊盘，在压合处理时，先使用X-ray检测对位圆环的同心度，如检测的同心度超出误差范围，则调整所述内层芯板的位置，直至检测得到的同心度在误差范围内则进行压合处理，以此减少内层芯板的层偏量；在压合处理后，使用X-ray检测并计算涨缩焊盘的涨缩系数，并求出平均涨缩系统，在钻孔处理时，根据平均涨缩系数进行修正钻孔的位置，有效减少了由于线路图形层涨缩产生的层偏造成内层线路短路的情况的发生，确保了多层PCB板的内层的质量，减小了产品的不良率。

附图说明

图1是本发明的对位圆环的位置示意图；

图2是本发明的涨缩焊盘的位置示意图；

图3是本发明的测偏焊盘和测偏圆环的位置示意图；

图中，1、对位圆环；2、涨缩焊盘；3、测偏焊盘；4、测偏圆环。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

在本发明的描述中，应当理解的是，本发明中采用术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

如图1-3所示，本发明实施例优选实施例的一种多层PCB板的内层的制作方法，包括以下步骤：

S1：制作多个内层芯板，内层芯板的制作方法是成熟的技术，其制作步骤一般为，将板材依次经过开料、烘烤、贴膜、曝光、显影、蚀刻、去膜以及自动光学检测处理后(AIO)，制得内层芯板，开料是将整张板材裁切所需的尺寸；然后将裁切好的板材，根据板材的Tg点温度(Tg点是基材保持刚性的最高温度)，增加10℃进行烘烤，如：TG170℃的高频材料作为基板，在180℃的烘烤室内烘烤4h；烘烤好的板冷却至常温，通过内层前处理压膜，使用LD I曝光机把线路图形转移到板面上干膜层，再经过DES显影/蚀刻/去膜，把所需线路图形制作出来,形成线路图形层；接着使用AO I自动光学检测设备自动扫描检测，与CAM计算机辅助制造设计原稿对比，检测出板面图形与原稿的差异，联线VRS人工进行判断缺陷，并将可修复缺陷处理正常，以此制得多个内层芯板。

内层芯板的顶面和底面分别形成线路图形层，其中，线路图形层上设有对位圆环1和涨缩焊盘2，各个线路图形层上的对位圆环1的圆心的位置对应，且各个对位圆环1间隔设置，各个线路图形层上的涨缩焊盘2错位设置，即在理想情况下，当各个线路图形层从上至下依次叠设时，各个对位圆环1同轴设置且相互间隔设置，各个涨缩焊盘2相互之间各不相交。

S2：压合处理时，将多个内层芯板叠放并固定，压合处理是现有技术，其具体操作步骤不再详细描述，可以理解的是，压合时，并不只有内层芯板依次叠放，还有PP材料以及铜箔等，在完成叠放后，此时先使用X-ray检测判断多个对位圆环的同心度，如检测得到的同心度超出误差范围，则调整内层芯板的位置，完成叠放后，在理想状态下，各个对位圆环时是同心的，但现实各个内层芯板的叠放存在误差，因此通过X-ray检测其同心度便能判断其偏置误差，如误差超出规定范围，则对内层芯板的位置进行调整，然后再次检测，如检测得到的同心度在误差范围内则进行压合处理，得到多层板，以此减少内层芯板的层偏量。

S3：使用X-ray检测压合处理后涨缩焊盘的面积，由于压合后，线路图形层会发生涨缩，因此涨缩焊盘的面积也会因涨缩而发生变化，将检测压合处理后涨缩焊盘的面积除以压合处理前涨缩焊盘的面积(设计时可得知)的计算，得出各个涨缩焊盘对应的线路图形层的涨缩系数，即涨缩系数为检测得到压合处理后涨缩焊盘的面积与压合处理前涨缩焊盘的面积的比值，从而得到各层的线路图形层的涨缩系数，然后算出平均值，计算得出平均涨缩系数。

S4：将多层板裁磨处理后进行钻孔处理，此时，根据S4中得出的平均涨缩系数进行修正钻孔的位置，一般地，在钻孔前会对多层板进行铣靶处理，以确定钻孔的基准点，然后根据平均涨缩系数对钻孔的位置进行修正，如通孔的中心与基准点的设计间距为500mm，平均涨缩系数为1.02，则需将该通孔的设计间距乘以平均涨缩系数，即500*1.02得出510mm的实际加工位置，实际钻孔位置根据平均涨缩系数进行修正，有效减少了由于线路图形层涨缩产生的层偏造成内层线路短路的情况的发生，确保了多层PCB板的内层的质量，减小了产品的不良率。

S5：将钻孔后的多层板进行沉铜和电镀处理，完成多层PCB板的内层的制作；将经过钻孔后的多层板整板沉铜，再浸泡镀铜药水，在孔内镀上一层金属铜，将上工序的板进入VCP垂直电镀线进行电镀，在板面上镀上一层铜厚，完成多层PCB板的内层的制作，后续再按常规制作完成PCB板的制作便可。

本发明通过在线路图形层设置对位圆环和涨缩焊盘，在压合处理时，先使用X-ray检测对位圆环的同心度，如检测的同心度超出误差范围，则调整内层芯板的位置，直至检测得到的同心度在误差范围内则进行压合处理，以此减少内层芯板的层偏量；在压合处理后，使用X-ray检测并计算涨缩焊盘的涨缩系数，并求出平均涨缩系统，在钻孔处理时，根据平均涨缩系数进行修正钻孔的位置，有效减少了由于线路图形层涨缩产生的层偏造成内层线路短路的情况的发生，确保了多层PCB板的内层的质量，减小了产品的不良率，与现有技术相比，可使用更大尺寸的内层芯板，经测试，使用本方法，内层芯板的尺寸可达24英寸*43英寸。

示例性的，在S1中，第一层线路图形层上设有多个测偏焊盘3，一般地，第一层线路图形层的四个角处均设有多个测偏焊盘，需要说明的是，第一层线路图形层是相对于所有线路图形层而言，而并非表示在压合叠放时，其处于顶层，可以理解的是，第一层线路图形层的上方还设有PP板，该PP板上还设有铜箔，其余各层线路图形层上分别设有与测偏焊盘3一一对应的测偏圆环4，且测偏焊盘3的圆心位置与测偏圆环4的圆心位置对应，在理想状态下，叠放时，各个测偏圆环4与其对应的测偏焊盘3同轴设置，在压合处理后，使用X-ray检测测偏圆环4与其对应的测偏焊盘3的相对偏移量，便能检测对应线路图形层的层偏量，以判断产品是否符合要求。

示例性的，在S1中，线路图形层的无铜区域铺设有假铜皮。假铜，但要避开原来的线、焊盘及钻孔等元素，因大尺寸板设计的特殊性，内层芯板多数设计为一边大铜皮一边为线路层，导致同张内层芯板的残铜率相差很大，为了助于压合时填胶均匀及平衡板厚，故在无铜区添加或假铜。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。