基于介质集成悬置线的表贴封装结构

技术领域

本发明涉及水射频微波电路技术领域，特别是涉及一种基于介质集成悬置线的表贴封装结构。

背景技术

随着射频电路技术的发展，射频/微波器件逐渐趋于高密度与小型化。在实际的印制电路板(PCB)应用中，出于自动化批量生产的需要，射频器件需要高效率、高密度的焊装在PCB上。其中表面贴装技术(surface mount technology，SMT)是一种将表贴器件(surface-mounted devices，SMD)焊接到PCB表面的技术。其中，SMD是用表贴封装(Surfacemount package，SMP)进行封装的器件。目前，各种射频无源器件，如滤波器、耦合器以及巴伦等加工成的各种SMD被广泛应用在射频工业领域。对于表贴封装，一般还需提供推荐的PCB布局图，以方便表贴器件的测试与在实际PCB中的应用。

介质集成悬置线(Substrate integrated suspended line，SISL)是一种新型传输线平台，具有低成本、自封装、低损耗与兼容PCB工艺等多种优势，已经被应用于各种有源与无源射频器件的设计中。

目前，基于SISL的器件的测量通常使用各种过渡将SISL过渡到其他结构，并使用SMA连接器或波导法兰进行连接和测量，不能方便的将其直接贴装到PCB上进行应用。

发明内容

本发明的目的是针对现有技术中的问题，而提供一种基于介质集成悬置线的表贴封装结构，能将SISL电路封装成表贴器件，从而高效的焊接到PCB上，以实现高效的PCB应用；同时该结构能充分发挥SISL电路低损耗与自封装等优势，能实现较宽的带宽与较低的损耗；基于自身结构能将信号从表贴封装的焊盘低损耗、宽频带的过渡到内部的核心电路中。

为实现本发明的目的所采用的技术方案是：

一种基于介质集成悬置线的表贴封装结构，包括自上而下自封装在一起的至少三层介质层，自上而下的位于中间的至少一个介质层中间镂空形成SISL电路的空气腔体；所述空气腔体的上下两侧的介质层的上下表面至少一面设置有金属层，所述空气腔体的下方的一层金属层为SISL电路的核心电路层，所述空气腔体的上下两侧的介质层及其上的金属层将电磁场限制在空气腔体内部；

所述介质层与对应的金属层通过半固化片和或其他粘合材料和或机械方式压合起来，表贴封装结构的层与层之间通过贯穿各层的位于侧壁上的金属壁和或金属半壁孔和或位于各层内部的金属通孔相连接，各层的地通过第一金属壁和或第一金属半壁孔和或第一金属通孔连接；

表贴封装结构的金属层表面布置焊盘，所述焊盘包括第一焊盘，位于表贴封装结构的外侧介质层的金属层上，用于PCB板应用时与外部电路相焊接。

其中，所述焊盘包括有第二焊盘，位于表贴封装结构的中间介质层的金属层上，用于与周围的地产生电容，补偿所连接的第二金属壁、第二金属半壁孔或第二金属通孔的寄生电感，拓宽封装的与所述SISL电路连接的过渡部分的带宽。

其中，所述第二焊盘的周围与地之间存在间隙或是不存在间隙。

其中，所述表贴封装结构的地与贯穿各层的第一金属壁和或第一金属半壁孔和或第一金属通孔相连接，所述第一金属壁和或第一金属半壁孔和或第一金属通孔与第二金属半壁孔和或第二金属壁和或第二金属通孔形成传输线结构或同轴结构。

其中，所述SISL电路与第二金属壁和或第二金属半壁孔和或第二金属通孔相连接。

其中，所述焊盘、金属壁金属半壁孔金属通孔的数量与要封装的端口数量相适应。

其中，所述PCB板的布局图上的传输线类型包括GCPW、CPW、微带、波导、SIW、双边带线、悬置线与带状线。

其中，所述PCB板的布局图上的焊盘形状、尺寸与表贴封装结构上的焊盘形状、尺寸相同或不同。

其中，所述PCB板是单层或多层。

其中，所述基于介质集成悬置线的表贴封装结构为五层结构，包括自上而下布置的五层介质层，自上而下的第二层介质层与第四层介质层中间镂空形成SISL电路的空气腔体；第三金属层与第四金属层为SISL电路的核心电路层，第一介质层、第五介质层、第一金属层和或第二金属层、第五金属层和或第六金属层将电磁场限制在空气腔体内部。

本发明的提出的表贴封装结构，基于所要封装的器件需要，所提出的基于介质集成悬置线平台的表贴封装可以是两端、三端等多端口封装，相应的焊盘与半壁孔数量基于端口数量增加。

基于所要封装的器件需要，所提出的基于介质集成悬置线平台的表贴封装其焊盘形状可以是半圆形、方形以及各种规则和不规则形状，其焊盘周围与地之间的间隙可以是半圆形、方形以及各种规则和不规则形状，其焊盘周围与地之间的间隙可以有也可以没有，其焊盘可以分布有地也可以不分布地，其焊盘周围可以分布有金属通孔也可以没有，其金属半壁孔可以是圆柱、棱柱、圆台、棱台以及各种规则和不规则形状，用于补偿金属半壁孔寄生电感的焊盘的数量、形状以及所在的层数也可以根据所需性能进行任意调整。

基于所要封装的器件需要，所提出的基于介质集成悬置线平台的表贴封装其介质的材料类型、厚度、层数以及是否镂空以形成空腔等可以进行任意调整，其金属层材料类型、厚度以及层数等也可以进行任意调整，其压合介质层与金属层所需的半固化片的材料类型、厚度以及层数等也可以进行任意调整。

基于所要封装的器件需要，所提出的基于介质集成悬置线平台的表贴封装可以是以任意材料进行压合，也可采用机械方法进行压合。

基于所要封装的器件需要，所提出的基于介质集成悬置线平台的表贴封装的各层金属层之间的连接可以是金属半壁孔形式，也可以是金属通孔等其他形式。

基于所要封装的器件需要，所提出的基于介质集成悬置线平台的表贴封装的推荐的PCB布局图上的传输线类型可以是GCPW，也可以是CPW、微带与带状线等其他形式，其阻抗可以是50Ω，也可以是保证PCB与表贴封装能量传输的其他阻抗值；推荐的PCB布局图上的焊盘形状可以是半圆形、方形以及各种规则和不规则形状，可以与表贴封装上的焊盘形状、尺寸相同，也可以不同；PCB可以是单层也可以是多层。

基于所要封装的器件需要，所提出的基于介质集成悬置线平台的表贴封装可以支持无源电路与天线，也可支持有源电路，可以支持微波射频电路，也可支持低频段电路，可以支持板级电路也可支持集成电路。

基于所要封装的器件需要，所提出的基于介质集成悬置线平台的表贴封装内部空腔可以是任意形状，其使用的介质层、金属层与半固化片也可以是任意形状。

总之，本发明的基于介质集成悬置线的表贴封装结构，能够将SISL电路封装成SISL表贴器件，使其能够通过表面贴装技术高效的贴装到PCB上进行应用；同时，能够将信号从表贴封装的焊盘上宽频带、低损耗的过渡到封装内部的SISL核心电路上。

本发明的提出的表贴封装结构具有低损耗、宽频带、低成本的特点，能够充分发挥SISL电路的性能，同时提供宽频带的信号传输范围。

本发明还提供了对应的PCB布局图，以方便SISL表贴器件的测试与PCB应用。

附图说明

图1是本发明实施提出的基于介质集成悬置线平台的表贴封装类型一的三维立体视图。

图2是本发明实施提出的基于介质集成悬置线平台的表贴封装类型一的剖面图。

图3(a)、图3(b)、图3(c)图3(d)、图3(e)分别是本发明实施提出的基于介质集成悬置线平台的表贴封装类型一的介质层和金属层各层平面图.其中，图3(a)是介质层S1，介质层S3和介质层S5的平面图，图3(b)是介质层S2和介质层S4的平面图，图3(c)是金属层G1，金属层G2，金属层G5或金属层G6的平面图，图3(d)是金属层G3的平面图，图3(e)是金属层G4的平面图。

图4(a)、图4(b)分别是本发明实施提出的基于介质集成悬置线平台的表贴封装类型一的的推荐的PCB布局图，图4(a)是布局图顶面图，图4(b)是布局图底面图。

图5是本发明实施提出的基于介质集成悬置线平台的表贴封装类型一的仿真和测试的散射参数响应图。

图6是本发明实施提出的基于介质集成悬置线平台的表贴封装类型二的三维立体视图。

图7(a)、图7(b)、图7(c)、图7(d)提出的基于介质集成悬置线平台的表贴封装类型二的介质层和金属层各层平面图，图7(a)是介质层S1和介质层S3的平面图，图7(b)是介质层S2的平面图，图7(c)是金属层G1、金属层G2和金属层G4的平面图，图7(d)是金属层G3的平面图。

图8是本发明实施提出的基于介质集成悬置线平台的表贴封装类型三的三维立体视图。

图9是本发明实施提出的基于介质集成悬置线平台的表贴封装类型四的三维立体视图。

图10是本发明实施提出的基于介质集成悬置线平台的表贴封装类型五的三维立体视图。

图11是本发明实施提出的基于介质集成悬置线平台的表贴封装类型六的三维立体视图。

图12是本发明实施提出的基于介质集成悬置线平台的表贴封装类型七的三维立体视图。

图13是本发明实施提出的基于介质集成悬置线平台的表贴封装类型八的三维立体视图。

图14是本发明实施提出的基于介质集成悬置线平台的表贴封装类型九的三维立体视图。

图15是本发明实施提出的基于介质集成悬置线平台的表贴封装类型十的三维立体视图。

图16是本发明实施提出的基于介质集成悬置线平台的表贴封装类型十一的三维立体视图。

图17是本发明实施提出的基于介质集成悬置线平台的表贴封装类型十二的三维立体视图。

图18(a)、图18(b)分别是本发明实施提出的基于介质集成悬置线平台的表贴封装类型十二的各层合并之后三维立体视图，图18(a)顶部朝上，图18(b)底部朝上。

图19是本发明实施提出的基于介质集成悬置线平台的表贴封装类型十三的三维立体视图。

图20(a)、图20(b)分别是本发明实施提出的基于介质集成悬置线平台的表贴封装类型十三的各层合并之后三维立体视图，图20(a)顶部朝上，图20(b)底部朝上。

图21是本发明实施提出的基于介质集成悬置线平台的表贴封装类型十四的三维立体视图。

图22(a)、图22(b)分别是本发明实施提出基于介质集成悬置线平台的表贴封装类型十四的金属层平面图，图22(a)是金属层G3，图22(b)是金属层G6。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

实施例一

基于介质集成悬置线平台的表贴封装类型一的三维立体视图如图1所示，表贴封装剖面图如图2所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层(铜层)，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5、金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部，其平面图如图3(a)和图3(c)；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体，其平面图如图3(b)；介质层S3为支撑核心电路的介质层，其平面图如图3(a)；金属层G3与金属层G4是SISL电路的核心电路层，本实施中SISL电路为一段位于金属层G3层的50ΩSISL悬置线，其平面图如图3(d)和图3(e)。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属半壁孔完成，一部分金属半壁孔连接核心电路与表贴封装结构表面的焊盘，如半壁孔1(第二金属半壁孔，位于表贴装结构的宽度方向侧面)，部分金属半壁孔(第一金属半壁孔，位于表贴装结构的长度方向侧面)连接各层的地，如半壁孔2。

金属层G1、金属层G2、金属层G5与金属层G6在与对应的金属半壁孔连接处分布有焊盘，其中金属层G1与金属层G6的焊盘负责在实际PCB应用时与外部电路相焊接，如焊盘1(第一焊盘)，其中金属层G2和金属层G5的焊盘主要与周围的地产生电容，补偿所连接的金属半壁孔(第二金属半壁孔)的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽，如焊盘2(第二焊盘)。

本实施中从平面图来看焊盘为半圆环形，不考虑铜厚的半壁孔为半圆形。

本实施中，介质层S1、介质层S2、介质层S4与介质层S5的介电常数为4.4，厚度为0.6mm，介质层S3的介电常数为4.4，厚度为0.25mm，半固化片介电常数为3.5，厚度为0.1mm。

所提出的基于介质集成悬置线平台的表贴封装结构的推荐的PCB布局图如图4(a)、图4(b)所示。以图4(a)、图4(b)所示的推荐的PCB板的布局图设计测试板，以测试DC到6GHz表贴封装的性能，PCB布局图主要用于表贴封装的测试。PCB板的顶层主要包括GCPW传输线、焊盘以及金属通孔，金属通孔为两种，包括金属通孔1以及金属通孔2；GCPW传输线设计为50Ω。该PCB测试板为单层PCB板，介电常数为4.4，厚度为0.3mm。该PCB布局图上的焊盘主要用于与表贴封装上的焊盘的焊接，从而将信号从PCB上通过半壁孔传输到表贴封装内部SISL电路中。将设计的表贴封装的焊盘焊接到设计的测试板的焊盘上，表贴封装极其内部的电路的性能参数，就能通过测试板上的GCPW传输线进行测量。

仿真与测试的表贴封装类型一散射参数响应图如图5所示。在DC到6GHz范围内，仿真的表贴封装的回波损耗优于16.97dB，仿真的插入损耗小于1.86dB，其中仿真的从两个焊盘到核心电路之间的过渡部分的插入损耗为0.59dB。测量的表贴封装的回波损耗优于19.06dB，测量的插入损耗小于1.76dB。所有介质采用低成本的材料，但是其损耗较大，尽管如此，所设计的过渡部分的插入损耗依然很低。

实施例二

基于介质集成悬置线平台的表贴封装类型二的三维立体视图如图6所示，该结构包括3层介质层，分别是介质层S1，介质层S2，介质层S3，包括4层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4。其中介质层S1、金属层G1、金属层G2、金属层G4负责将电磁场限制在空腔内部，其平面图如图7(a)和图7(c)；介质层S2中间镂空以形成SISL电路的空气腔体，其平面图如图7(b)；介质层S3为支撑核心电路的介质层，其平面图如图7(a)；介质层G3是SISL电路的核心电路层，其平面图如图7(d)。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属半壁孔完成，其中一部分金属半壁孔(布置于宽度方向侧面上)连接核心电路与表贴封装表面的焊盘，其中一部分金属半壁孔(布置于长度方向侧面上)连接各层的地。

金属层G1、金属层G2、金属层G4在与金属半壁孔连接处分布有焊盘，其中金属层G1与金属层G4的焊盘负责在实际PCB应用时与外部电路相焊接，其中金属层G2的焊盘主要与周围的地产生电容，补偿所连接的金属半壁孔的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽。

本实施中从平面图来看焊盘为半圆环形，不考虑铜厚的半壁孔为半圆形。

实施例三

基于介质集成悬置线平台的表贴封装类型三的三维立体视图如图8所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与金属层S4中间镂空以形成SISL电路的空气腔体；介质层S3为支撑核心电路的介质层；金属层G3与金属层G4是SISL电路的核心电路层，本实施中为一段位于金属层G3的50ΩSISL悬置线。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属半壁孔完成，其中一部分金属半壁孔连接核心电路与表贴封装表面的焊盘，如半壁孔1，其中一部分金属半壁孔连接各层的地，如半壁孔2。

金属层G1、金属层G2、金属层G5与金属层G6在与金属半壁孔连接处分布有焊盘，其中金属层G1与金属层G6的焊盘负责在实际PCB应用时与外部电路相焊接，如焊盘1，其中金属层G2和金属层G5的焊盘主要与周围的地产生电容，补偿所连接的金属半壁孔的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽，如焊盘2。

另外，本实施中，在介质层S1、介质层S2、介质层S4、介质层S5、金属层G1、金属层G2、金属层G5、金属层G6、介质层S1与介质层S2之间的半固化片以及介质层S4与介质层S5之间的半固化片的焊盘周围分布有贯穿各层的金属通孔，金属通孔与对应的金属半壁孔形成传输线结构，从而增强提出的表贴封装的过渡效果。

本实施中从平面图来看焊盘为半圆环形，若不考虑铜厚半壁孔为半圆形。

实施例四

基于介质集成悬置线平台的表贴封装类型四的三维立体视图如图9所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；介质层S3为支撑核心电路的介质层；金属层G3与金属层G4通常是SISL电路的核心电路层，本实施中为一段位于金属层G3的50ΩSISL悬置线。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属半壁孔完成，其中一部分金属半壁孔连接核心电路与表贴封装表面的焊盘，其中一部分金属半壁孔连接各层的地。

金属层G1、金属层G2、金属层G5与金属层G6在与金属半壁孔连接处分布有焊盘，其中金属层G1与金属层G6的焊盘负责在实际PCB应用时与外部电路相焊接，其中金属层G2和金属层G5的焊盘主要与周围的地产生电容，补偿所连接的金属半壁孔的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽。

另外，本实施中从平面图来看焊盘为多边形，若不考虑铜厚半壁孔为直线段。

实施例五

提出的基于介质集成悬置线平台的表贴封装类型五的三维立体视图如图10所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；S3通常为支撑核心电路的介质层；金属层G3与金属层G4是SISL电路的核心电路层，本实施中为一段位于金属层G3的50ΩSISL悬置线。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属壁(位于宽度方向侧面上)完成，金属半壁孔(位于长度方向侧面上)连接各层的地。

本实施中，焊盘通过封装宽度方向侧面上的金属壁连接内部SISL悬置线，金属层G1、金属层G2、金属层G5与金属层G6在与金属壁连接处分布有焊盘，其中金属层G1与金属层G6的焊盘负责在实际PCB应用时与外部电路相焊接，其中金属层G2和金属层G5的焊盘主要与周围的地产生电容，补偿所连接的金属壁的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽。另外，本实施中从平面图来看焊盘为矩形。

实施例六

提出的基于介质集成悬置线平台的表贴封装类型六的三维立体视图如图11所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；介质层S3为支撑核心电路的介质层；金属层G3与金属层G4是SISL电路的核心电路层，本实施中核心电路层为一段位于金属层G3的50ΩSISL悬置线。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属半壁孔完成，金属半壁孔连接各层的地。

本实施中，焊盘通过贯穿封装各层的金属通孔连接内部SISL悬置线，金属层G1、金属层G2、金属层G5与金属层G6在与金属通孔连接处分布有焊盘，其中金属层G1与金属层G6的焊盘负责在实际PCB应用时与外部电路相焊接，其中金属层G2和金属层G5的焊盘主要与周围的地产生电容，补偿所连接的金属通孔的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽。另外，本实施中从平面图来看焊盘为圆环形。

实施例七

提出的基于介质集成悬置线平台的表贴封装类型七的三维立体视图如图12所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G5。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；介质层S3为支撑核心电路的介质层；金属层G3与金属层G4是SISL电路的核心电路层，本实施中为一段位于金属层G3的50ΩSISL悬置线。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属半壁孔完成，其中一部分金属半壁孔(位于宽度方向上的)连接核心电路与表贴封装结构表面的焊盘，其中一部分金属半壁孔(位于长度方向上的)连接各层的地。

金属层G1、金属层G2、金属层G5与金属层G6在与金属半壁孔(位于宽度方向上的)连接处分布有焊盘，其中金属层G1与金属层G6的焊盘负责在实际PCB应用时与外部电路相焊接，其中金属层G2和金属层G5的焊盘主要与周围的地产生电容，补偿所连接的金属半壁孔的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽。

另外，本实施中从平面图来看焊盘为多边形，若不考虑铜厚半壁孔为半圆形。

实施例八

提出的基于介质集成悬置线平台的表贴封装类型八的三维立体视图如图13所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；介质层S3为支撑核心电路的介质层；金属层G3与金属层G4是SISL电路的核心电路层，本实施中为一段位于金属层G3的50ΩSISL悬置线。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属半壁孔完成，金属半壁孔连接各层的地。

本实施中，焊盘通过覆盖封装宽度方向的侧面的金属壁连接内部SISL悬置线，金属层G1、金属层G2、金属层G5与金属层G6金属层在与金属壁连接处分布有焊盘，其中金属层G1与金属层G6的焊盘负责在实际PCB应用时与外部电路相焊接，其中金属层G2和金属层G5的焊盘主要与周围的地产生电容，补偿所连接的金属壁的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽。另外，本实施中从平面图来看焊盘为矩形。

实施例九

提出的基于介质集成悬置线平台的表贴封装类型九的三维立体视图如图14所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；介质层S3通常为支撑核心电路的介质层；金属层G3与金属层G4是SISL电路的核心电路层。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属半壁孔完成，金属半壁孔连接各层的地。

本实施中，焊盘通过贯穿封装各层的金属通孔连接内部SISL悬置线，金属层G1、金属层G2、金属层G5与金属层G6在与金属通孔连接处分布有焊盘，其中金属层G1与金属层G6的焊盘负责在实际PCB应用时与外部电路相焊接，其中金属层G2和金属层G5的焊盘主要与周围的地产生电容，补偿所连接的金属通孔的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽。

另外，从核心电路的端口数来看本实施为三端口封装结构，端口分别从封装的3个侧面延伸而出，从平面图来看焊盘为半圆镂空小孔形状。

实施例十

提出的基于介质集成悬置线平台的表贴封装类型十的三维立体视图如图15所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；介质层S3通常为支撑核心电路的介质层；金属层G3与金属层G4通常是SISL电路的核心电路层。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属半壁孔完成，其中一部分金属半壁孔(宽度方向以及四角位置上的)连接核心电路与表贴封装表面的焊盘，其中一部分金属半壁孔(长度方向上的)连接各层的地。

金属层G1、金属层G2、金属层G5与金属层G6在与金属半壁孔(四角位置上的)连接处分布有焊盘，其中金属层G1与金属层G6的焊盘负责在实际PCB应用时与外部电路相焊接，其中金属层G2和金属层G5的焊盘主要与周围的地产生电容，补偿所连接的半壁孔的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽。

另外，从核心电路的端口数来看本实施为四端口封装结构，端口分别从封装的四个侧面延伸而出，从平面图来看焊盘为不规则形状，焊盘周围间隙的形状为扇形镂空焊盘形状。

实施例十一

提出的基于介质集成悬置线平台的表贴封装类型十一的三维立体视图如图16所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；介质层S3通常为支撑核心电路的介质层；金属层G3与金属层G4是SISL电路的核心电路层。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属半壁孔完成，其中一部分金属半壁孔连接核心电路与表贴封装表面的焊盘，其中一部分半壁孔连接各层的地。

金属层G1、金属层G2、金属层G5与金属层G6金属层在与对应的金属半壁孔连接处分布有焊盘，其中金属层G1与金属层G6的焊盘负责在实际PCB应用时与外部电路相焊接，其中金属层G2和金属层G5的焊盘主要与周围的地产生电容，补偿所连接的金属半壁孔的寄生电感，拓宽封装的与核心电路连接的过渡部分的带宽。

另外，从核心电路的端口数来看本实施为四端口封装结构，端口分别从封装的四个侧面延伸而出，从平面图来看焊盘为矩形镂空扇形形状，焊盘周围间隙的形状为多边形。

实施例十二

提出的基于介质集成悬置线平台的表贴封装类型十二的三维立体视图如图17所示，各层合并之后三维立体视图如图18(a)、18(b)所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；介质层S3通常为支撑核心电路的介质层；金属层G3与金属层G4是SISL电路的核心电路层。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属壁完成，一部分金属壁连接各层的地。

本实施中，焊盘通过封装侧面的金属壁连接内部SISL悬置线，金属层G6在与金属壁连接处分布有焊盘，负责在实际PCB应用时与外部电路相焊接。

另外，从核心电路的端口数来看本实施为十六端口封装结构，本实施中，焊盘只分布在封装结构的底面，从封装底面图来看焊盘为矩形。

实施例十三

提出的基于介质集成悬置线平台的表贴封装类型十三的三维立体视图如图19所示，各层合并之后三维立体视图如图20(a)、20(b)所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；介质层S3通常为支撑核心电路的介质层；金属层G3与金属层G4是SISL电路的核心电路层。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的同轴结构完成，该同轴结构由贯穿各层的金属通孔组成，其中位于中心的金属通孔(第二金属通孔，负责将SISL电路的信号线和地连接到表贴封装表面的焊盘上，即将SISL电路的信号线和地引出去)连接G5层的信号线与G6层的L形焊盘，中心的金属通孔周围的一圈金属通孔(第一金属通孔，负责将表贴封装结构的各层的地连接起来)连接各金属层的地，传输信号的中心的金属通孔与其周围连接地的金属通孔共同组成同轴结构。该同轴结构能有效提升封装结构的工作频率带宽。

本实施中，L形焊盘通过同轴结构连接内部SISL悬置线，L形焊盘一部分分布在G6层，一部分分布在封装结构的侧壁上，两部分共同构成L形焊盘。

另外，从核心电路的端口数来看本实施为十六端口封装结构，本实施中，焊盘为L形焊盘。

实施例十四

提出的基于介质集成悬置线平台的表贴封装类型十四的三维立体视图如图21所示，金属层G3和G6的平面图如图22(a)、22(b)所示，该结构包括5层介质层，分别是介质层S1，介质层S2，介质层S3，介质层S4，介质层S5，包括6层金属层，分别是金属层G1，金属层G2，金属层G3，金属层G4，金属层G5，金属层G6。其中介质层S1、介质层S5、金属层G1、金属层G2、金属层G5与金属层G6负责将电磁场限制在空腔内部；介质层S2与介质层S4中间镂空以形成SISL电路的空气腔体；介质层S3通常为支撑核心电路的介质层；金属层G3与金属层G4是SISL电路的核心电路层。

所有介质层与金属层都通过半固化片压合起来，层与层之间的连接通过贯穿各层的金属通孔完成，其中一部分金属通孔将核心电路层G3层电路的输入输出端口连接到G6层的一部分端口焊盘上，一部分金属通孔将各层的地连接到G6层的一部分端口焊盘上。

本实施中，端口焊盘分布在G6层，端口功能可以是输入端口、输出端口或接地端口。

另外，从核心电路的端口数来看本实施为八端口封装结构，本实施中，焊盘为矩形焊盘。

以上所述仅是本发明的优选实施方式，应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。