具有改进的热绝缘的柱底部电极的相变存储器单元

背景技术

本公开一般涉及相变存储器(PCM)单元。

PCM是新兴的非易失性(NV)随机存取存储器(RAM)，其提供优于现有非易失性存储器(NVM)的一些优点。它具有经典存储器应用和神经元形态计算两者的潜力。

PCM器件的主要考虑之一是它们的编程电流，其在功率密集的复位步骤期间可能非常大。减小加热器元件和相变元件之间的接触面积可有助于减小设置/复位电流。

此外，由于电流限制，大部分热量在图案化触点与相变层之间的界面处产生。在电池内部产生的大部分热量最终加热附近的电介质和金属电极。热能通常通过底部电极损失，因为这是从界面最导热的路径。

因此，需要新的底部电极集成方法来减少编程电流以及PCM器件内部的热损耗。

发明内容

根据本发明的方面，提供了一种相变存储器设备，包括：底部电极；直接接触底部电极的顶表面的交替电导体层的堆叠；直接接触所述堆叠的顶表面的金属柱；直接接触所述金属柱的顶表面的相变材料元件；以及所述相变材料元件上的顶部电极，其中所述金属柱的横向尺寸小于所述堆叠的横向尺寸。

根据本发明的另一方面，提供一种用于制造交叉式相变存储器单元的方法，包括：提供设置在底层的底部电极；形成包括多个交替的电导体层的多层堆叠；在所述多层堆叠上沉积由与所述多层堆叠的材料不同的材料形成的最顶部金属层；在所述最顶部金属层上形成硬掩模柱；蚀刻所述最顶部的金属层以形成金属柱；形成围绕所述金属柱的内部间隔体；使用所述硬掩模柱对所述多层堆叠进行图案化；形成电介质层，所述电介质层具有等于所述金属柱的顶表面的高度；去除所述硬掩模柱；以及在所述金属柱上形成相变材料元素。

如本文所使用的，“促进”动作包括执行动作、使动作更容易、帮助执行动作或使得动作被执行。因此，作为示例而非限制，在一个处理器上执行的指令可以通过发送适当的数据或命令来促使或帮助执行动作来促进由在远程处理器上执行的指令执行的动作。为了避免疑问，在动作者通过除了执行动作之外的动作来促进该动作的情况下，该动作仍然由某个实体或实体的组合执行。

本发明的一个或多个实施例或其元素能够以计算机程序产品的形式实现，该计算机程序产品包括具有用于执行所指示的方法步骤的计算机可用程序代码的计算机可读存储媒质。此外，本发明的一个或多个实施例或其元素能够以包括存储器和至少一个处理器的系统(或装置)的形式实现，至少一个处理器耦合到存储器并且可操作以执行示范性方法步骤。更进一步地，在另一方面，本发明的一个或多个实施例或其元素能够以用于执行在此描述的方法步骤中的一者或多者的装置的形式来实现；该装置可包括(i)硬件模块，(ii)存储在计算机可读存储媒质(或多个这样的媒质)中并在硬件处理器上实现的软件模块，或(iii)(i)和(ii)的组合；(i)-(iii)中的任一个实现本文中阐述的特定技术。

本发明的技术可以提供实质性有益的技术效果。一些实施例可能不具有这些潜在优点，并且这些潜在优点不一定是所有实施例所需要的。例如，一个或多个实施例可以提供：

-金属柱，具有减小实现相变所需的编程电流的小宽度；

-金属柱的横向尺寸，所述横向尺寸小于被配置成用于实现低”编程电流的光刻能力；

-围绕金属柱的内部间隔物，减少所述金属纳米柱的横向热损耗；以及

-在金属柱下方的交替的电导体层的堆叠，减少向下的热损失。

从以下结合附图阅读的对本发明的示范性实施例的详细描述中，本发明的这些和其他特征和优点将变得显而易见。

附图说明

以下将参考附图更详细地描述本发明的优选实施例：

图1是根据本发明的一个或多个实施例的形成PCM单元的方法；

图2至图12是根据本发明的一个或多个实施方式的在制造过程中的不同步骤的PCM的截面图；

图13-14是根据本发明的一个或多个实施方式的在方向蚀刻工艺中的不同步骤的PCM的横截面图；以及

图15是根据本发明的一个或多个实施例的PCM单元堆栈的视图。

具体实施方式

根据本发明的实施例，提供了用于在多层金属电极(即，柱底部电极)上形成具有金属柱/加热器的相变存储器(PCM)单元的方法和结构。根据一些实施例，金属柱的宽度尺寸小于当前光刻限制。根据一些方面，具有小于光刻极限的宽度尺寸的金属柱是金属纳米柱。根据一些实施例，自对准内部间隔体围绕金属纳米柱/加热器，其中自对准内部间隔体是热绝缘体和电绝缘体。

现在将参考下面的讨论和本申请所附的附图更详细地描述本申请。要注意的是，提供本申请的附图仅仅用于说明的目的，并且因此，附图未按比例绘制。还应注意，相同和对应的元件由相同的附图标记指代。

在以下描述中，阐述了许多具体细节，例如具体结构、部件、材料、尺寸、处理步骤和技术，以便提供对本申请的不同实施例的理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实践本申请的不同实施例。在其他情况下，为了避免使本申请模糊，未详细描述众所周知的结构或者处理步骤。

半导体器件制造包括器件图案化工艺的各个步骤。例如，半导体芯片的制造可以从例如多个CAD(计算机辅助设计)生成的器件图案开始，然后，这之后是在衬底中复制这些器件图案的努力。复制过程可涉及使用不同曝光技术和不同减数(蚀刻)和/或添加(沉积)材料处理程序。例如，在光刻工艺中，光致抗蚀剂材料层可首先施加在衬底的顶部上，然后根据预定的器件图案或多个图案选择性地曝光。光致抗蚀剂的暴露于光或其他电离辐射(例如，紫外线、电子束、X射线等)的部分可经历它们对某些溶液的溶解度的一些变化。然后可以在显影剂溶液中显影光致抗蚀剂，从而去除抗蚀剂层的非照射(在负性抗蚀剂中)或照射(在正性抗蚀剂中)部分，以产生光致抗蚀剂图案或光掩模。光致抗蚀剂图案或光掩模可随后被复制或转移到光致抗蚀剂图案下方的基板。

本领域技术人员使用许多技术来在产生半导体结构的各个阶段去除材料。如在本文中使用的，这些工艺一般称为“蚀刻”。例如，蚀刻包括湿蚀刻、干蚀刻、化学氧化物去除(COR)蚀刻和反应离子蚀刻(RIE)的技术，这些技术都是在形成半导体结构时去除选定材料的已知技术。标准清洁1(SC1)含有强碱，通常为氢氧化铵和过氧化氢。SC2含有强酸如盐酸和过氧化氢。本领域技术人员很好地理解蚀刻的技术和应用，因此，在本文中未呈现这种工艺的更详细的描述。

虽然总体制造方法和由此形成的结构是新颖的，但是实现该方法所需的某些单独的处理步骤可以利用常规的半导体制造技术和常规的半导体制造工具。鉴于本文中的教导，这些技术和工具加工对于相关领域中的普通技术人员已经是熟悉的。应当强调的是，虽然本文阐述了一些单独的处理步骤，但是这些步骤仅仅是说明性的，并且本领域技术人员可以熟悉将适用的若干同样合适的替代方案。

应当理解，附图中所示的各个层和/或区域可以不按比例绘制。此外，为了便于解释，在给定图中可能未明确展示通常用于此类集成电路装置中的类型的一或多个半导体层。这并不意味着在实际集成电路器件中省略未明确示出的半导体层。

参考图12，根据一些方面，在具有顶部电极和底部电极的纵横相变材料(PCM)阵列中，每个PCM单元1200具有连接到顶部电极1202的蘑菇(mushroom)PCM元件1201和具有小尺寸(例如，小于光刻极限)的金属纳米柱1203。根据一些实施例，金属纳米柱1203是加热器。金属纳米柱与蘑菇PCM元件的小接触面积减小了相变所需的总热量，这进而减小了每个设置或复位操作所需的电流。根据一些方面，围绕金属纳米柱的内部间隔体1204可以充当热绝缘层以防止热从接触区域迁移至周围材料。

图1示出了根据本发明一个或多个实施例的用于制造具有顶部电极和底部电极的交叉式PCM阵列的方法100。

根据本发明的一些实施方式并且参考图1，用于在多层金属电极上形成具有底部电极(柱型)的相变存储器(PCM)单元的方法100包括：在步骤101提供底层；以及在步骤102形成设置在底层上的层间电介质(ILD)，以及设置在ILD中和底层上的底部电极。应当理解，底层可以包括半导体衬底，半导体衬底本身可以包括其他器件，例如晶体管、隔离结构、触点等。

根据一些实施例，PCM单元的电极(例如，顶部电极和底部电极)可以由TiN、TaN、钨(W)、铝(Al)、Ti、Ta、氮化钛硅(TiSiN)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钛铝(TiAlN)、氮化钨(WN)和其他合适的金属形成。

根据一些实施例，在步骤103形成多层堆叠。多层堆叠可包括氮化钛(TiN)/氮化钽(TaN)多层堆叠。根据一些实施例，第一TiN层可具有比任何其他多层大的厚度。

根据一些方面，在步骤104，沉积与TiN或TaN层不同的最顶部金属层。任选地，最底部的TiN层可具有与下面的TiN层相同的厚度。

根据示范性实施例，在步骤105，可以在最顶部金属层上形成硬掩模柱。根据一些实施例，可以使用硬掩模柱作为掩模选择性地蚀刻最顶部金属层。

根据一些实施例，在步骤106，执行对最顶部金属层的各向同性(横向)蚀刻，去除最顶部金属层的端部并且在硬掩模柱下方形成金属纳米柱。根据一些实施例，各向同性蚀刻工艺可对TaN和TiN具有选择性，使得不损坏多层堆叠。

根据示范性实施例，金属纳米柱的尺寸可以超过(即，小于)可以通过光刻形成的尺寸，导致与顶部相变材料的接触面积减小并且减少相变所需的总热，这又可以减小每个设置或复位操作所需的电流。

根据一些实施例，在步骤107，使用硬掩模柱作为掩模沉积和回蚀电介质衬垫以形成内部间隔体。

根据一些实施例，在步骤108，执行多层堆叠的定向反应离子蚀刻(RIE)，其停止在底部电极上。

根据一些实施例，在步骤109，沉积电介质层(例如，氧化物)，并且执行化学机械抛光(CMP)，其停止在金属纳米柱的顶部上。

根据一些实施例，在步骤110，沉积相变材料，诸如Ge

根据一些实施例，在步骤111，TiN硬掩模被形成并用于图案化相变材料。

根据一些实施例，在步骤112，沉积封装层(例如SiN)，沉积第二电介质层，并执行CMP。

根据一些实施例，在步骤113，在封装层和第二电介质层中形成过孔，暴露硬掩模，并且金属化形成顶部电极和顶部电极接触。金属柱的宽度尺寸可以小于光刻能力/限制，导致与顶部相变材料的接触面积减小，这减小了编程电流。

图2至图12是根据本发明的一个或多个实施方式的在图1的制造过程中的不同步骤的PCM的截面图。

根据本发明的一些实施方式并且参考图2，提供了底层201。底层201可以包括半导体衬底，该半导体衬底本身可以包括其他器件，例如晶体管、隔离结构、触点等。根据一些实施例，ILD 202沉积在底层201上，并且底部电极203设置在底层201上和ILD 202中。例如，ILD 202可以被图案化以在其中形成暴露底层201的开口，并且金属化可以沉积金属材料。金属材料的覆盖层可通过CMP移除以形成底部电极203。

根据一些实施例，底部电极203可以由TiN、TaN、W、Al、Ti、Ta、TiSiN、TiSiN、TiAlN、TiAlN、WN和其他合适的金属形成。

根据一些实施例并参考图3，多层堆叠300可包括TiN 301a、301b、30lc和TaN302a、302b、302c的交替层。根据一些实施例，多层堆叠300的最底部的TiN层301a的厚度可以大于TiN和TaN的剩余层的组合厚度。根据一些方面，最底部的TiN层301a可具有与多层堆叠300中的其他TiN层相同的厚度。应当理解，可形成任何数量的层。根据一些方面，沉积由与TiN或TaN层不同的材料形成的最顶部金属层303。

根据一些实施例，并且参见图4，可以在最顶部金属层303上形成硬掩模柱401。根据一些实施例，可以将最顶部金属层303选择性地蚀刻至硬掩模柱401。

根据一些实施例，并且参见图5，执行对最顶部金属层的各向同性(横向)蚀刻，去除最顶部金属层的端部并且在硬掩模柱401之下形成金属纳米柱1203。根据一些实施例，各向同性蚀刻工艺可对TaN或TiN具有选择性。

根据示范性实施例，金属纳米柱1203的尺寸可以小于可以通过光刻形成的尺寸，导致与顶部相变材料的小接触面积并且减少相变所需的总热量，这进而可以减少每次设置或复位操作所需的电流。

根据一些实施例，并且参考图6，使用硬掩模柱401作为掩模沉积和回蚀电介质衬垫(未示出)，以在金属纳米柱1203周围形成内部间隔体1204。内部间隔体1204可以由包括但不限于氮化硅(SixNy)、氮氧化硅(SiON)、和/或氮碳化硅(SiCN)的材料和/或诸如氧化硅(SiOx)的氧化物材料形成。

根据一些实施例并参考图7，执行多层堆叠的定向RIE，其在底部电极203上停止并形成包括TiN(例如702)和TaN(例如703)的图案化层的图案化多层堆叠701。

根据一些实施例，并且参考图8，沉积电介质层801(例如，氧化物)，并且执行化学机械抛光(CMP)，其停止在金属纳米柱1203的顶部上。

根据一些实施方式，并且参考图9，诸如Ge

根据一些实施例，并且参照图10，形成由例如TiN形成的顶部硬掩模1001，并且将其用于对PCM 901进行图案化，从而形成蘑菇PCM元件1201。

根据一些实施方式，并且参照图11，沉积封装层1101(例如，SiN)，沉积第二电介质层1102，并且执行CMP以使第二电介质层平面化。

根据一些实施例，并且参照图12，在封装层1101和第二电介质层1102中形成过孔，暴露顶部硬掩模1001的顶表面，并且执行金属化以形成顶部电极1202和顶部电极触点1205。金属纳米柱1203的尺寸可以小于光刻限制，导致与蘑菇PCM元件1201的小接触面积，减小编程电流。

参考图12，根据一些方面，PCM单元1200包括连接到顶部电极1202的蘑菇PCM元件1201和具有小尺寸(例如，小于光刻极限)的金属纳米柱1203。金属纳米柱与蘑菇PCM元件1201的小接触面积减小了相变所需的总热量，这进而减小了每个设置或复位操作所需的电流。根据一些方面，围绕金属纳米柱的内部间隔体1204可以充当热绝缘层以防止热从接触区域迁移至周围材料。

图13-14是根据本发明的一个或多个实施例的PCM单元在方向蚀刻工艺的不同步骤的横截面图。

根据一些实施例，并且参照图13，在步骤105形成硬掩模柱401之后，可以执行多层堆叠的定向RIE。多层堆叠的定向RIE停止在底电极203上并形成图案化多层堆叠1301，图案化多层堆叠1301包括TiN(例如702)和TaN(例如703)的图案化层以及图案化最顶部金属层1302。

根据一些实施例，并且参照图14，并且在步骤106处，执行对经图案化的最顶部金属层1302的各向同性(横向)蚀刻，去除经图案化的最顶部金属层的端部并且在硬掩模柱下方形成金属纳米柱。根据一些实施例，各向同性蚀刻工艺可以对TaN、TiN和形成金属纳米柱的材料有选择性。在步骤106处的各向同性蚀刻之后，电介质衬垫(未示出)被沉积和回蚀以在金属纳米柱1203周围形成内部间隔体(参见例如图7，内部间隔体1204)。该方法可以前进至步骤109，沉积电介质层，并且执行化学机械抛光(CMP)，其去除硬掩模柱401并且停止在金属纳米柱1203的顶部上。

图15是根据本发明的一个或多个实施方式的PCM单元1501的视图。金属纳米柱1203的第一横向尺寸d0小于常规光刻能力的尺寸。横向尺寸d0与减小的编程电流相关联。围绕金属纳米柱1203的内部间隔体1204可以充当热绝缘层以减少或防止横向热损耗。

根据一些实施例，具有在金属纳米柱1203下方的第二侧向尺寸d1的交替电导体层(例如，TiN的图案化层，例如702，和TaN，例如703)进一步向下减少热损耗。

根据一些实施例，金属纳米柱1203减小编程电流，内部间隔体1204减小横向热损耗，并且交替的电导体层(例如，TiN的图案化层(例如，702)和TaN(例如，703))减小向下的热损耗，改善了PCM单元1501的总效率。

概括：

根据本发明的实施例，相变存储器设备包括底电极203；直接接触底电极的顶表面的交替电导体层的堆叠701；直接接触堆叠的顶面的金属柱1203、直接接触金属柱的顶面的相变材料元件1201和相变材料元件上的顶电极1202，金属柱的横向尺寸小于堆叠的横向尺寸。

根据一些实施例，一种用于制造交叉式相变存储器单元的方法100包括：在步骤101提供设置在下层的底部电极；在步骤103形成包括多个交替的电导体层的多层堆叠；在步骤104，在所述多层堆叠上沉积由与所述多层堆叠的材料不同的材料形成的最顶部金属层；在步骤105，在所述最顶部金属层上形成硬掩模柱；在步骤106，蚀刻最高金属层以形成金属柱；在步骤107，围绕金属柱形成内部间隔体；在步骤108，使用硬掩模柱图案化多层堆叠；在步骤109形成电介质层，所述电介质层具有等于所述金属柱的顶表面的高度；还在步骤109去除所述硬掩模柱；以及在步骤111在所述金属柱上形成相变材料元件。

根据一些实施例，形成相变材料元件包括：在步骤110处沉积相变材料；在步骤111处在相变材料上形成顶部硬掩模；以及在步骤111，使用顶部硬掩模对相变材料进行图案化，以形成相变材料元件。

根据一些实施例，该方法包括在步骤112在相变材料元件之上沉积封装层；在步骤112在封装层上沉积第二电介质层；在步骤113，在所述封装层和所述第二电介质层中形成暴露所述顶部硬掩模的过孔；以及在步骤113，执行金属化，以形成顶部电极和与所述顶部硬掩模接触的顶部电极接触。

根据一些实施例，在步骤107形成内部间隔体包括：在多层堆叠上沉积电介质衬垫；以及将电介质衬垫蚀刻回硬掩模柱的宽度。

根据一些实施例，在步骤108处，在蚀刻最顶部金属层以在步骤106处形成金属柱并且在步骤107处形成内部间隔体之前，执行在步骤108处使用硬掩模柱对多层堆叠的图案化。

本文中使用的术语仅用于描述具体实施方式的目的，而并非旨在限制本发明。如本文中使用的，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该”旨在也包括复数形式。还应当理解，当在本说明书中使用术语“包括(comprises)”和/或“包含(comprising)”时，其指定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。

以下权利要求中的所有装置或步骤加上功能元件的对应结构、材料、动作和等效物旨在包括用于结合如具体要求保护的其他要求保护的元件来执行所述功能的任何结构、材料或动作。已经出于说明的目的呈现了本发明的各种实施方式的描述，但并不旨在是详尽的或者限于所公开的实施方式。在不脱离所描述的实施例的范围的情况下，许多修改和变化对于本领域普通技术人员来说是显而易见的。这里使用的术语被选择来最好地解释实施例的原理、实际应用或对在市场中找到的技术的技术改进，或者使得本领域普通技术人员能够理解这里公开的实施例。