LDMOS器件的制作方法

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种LDMOS器件的制作方法。

背景技术

双扩散金属氧化物半导体场效应管(double-diffused metal-oxide-semiconductor field-effect transistor，DMOSFET，本申请中简称为“DMOS”)由于具有耐高压、大电流驱动能力和极低功耗等特点，被广泛应用于电源管理电路中。

DMOS主要有两种类型：垂直双扩散金属氧化物半导体场效应管(verticaldouble-diffused metal-oxide-semiconductor field-effect transistor，VDMOSFET，可简称为“VDMOS”)和横向双扩散金属氧化物半导体场效应管(lateral double-diffusedmetal-oxide-semiconductor field-effect transistor，LDMOSFET，本申请中简称为“LDMOS”)，其中，LDMOS器件被广泛应用于功率管中。

亚阈值电流，或称亚阈值漏电流(subthreshold leakage)，是金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET，以下简称为“MOS”)器件的栅极电压低于晶体管线性导通所需的阈值电压，器件处于弱反型时，源极和漏极之间的漏电流。

栅极电流主要是由PN结(positive negative junction)反向饱和电流和亚阈值电流组成，温度升高后PN结反向饱和电流增大，同时阈值电压降低，亚阈值电流增大，因此栅极漏电流增大；在MOS器件中，由于栅极与半导体衬底之间存在功函数差，栅介电层中会存在电荷，当电荷足够大时，衬底表面就可能由耗尽而反型，导致弱反型现象产生，继而产生器件漏电，这种现象在LDMOS器件(尤其是N(negative)型LDMOS器件)中尤为明显。

发明内容

本申请提供了一种LDMOS器件的制作方法，可以解决相关技术中提供的LDMOS器件的制作方法制作得到的器件产品存在漏电现象的问题，该方法包括：

在衬底中形成第一掺杂区；

在衬底上形成栅介电层和栅极，所述栅极形成于所述栅介电层上；

在所述栅极的周侧形成侧墙；

在所述衬底中形成第二掺杂区，所述第二掺杂区将所述第一掺杂区包覆在内，所述第二掺杂区中掺入的杂质和所述第一掺杂区中掺入的杂质的导电类型不同；

进行第一退火处理，所述第一退火处理的温度为550摄氏度至750摄氏度；

通过快速热退火工艺进行第二退火处理；

在所述栅极周侧的衬底中形成第一重掺杂区和第二重掺杂区，所述第一重掺杂区位于所述第一掺杂区内，所述第二重掺杂区位于所述第一掺杂区外且位于所述第二掺杂区内，所述第一重掺杂区和所述第二重掺杂区中掺入的杂质浓度大于所述第一掺杂区和所述第二掺杂区中掺入的杂质浓度，所述第一重掺杂区和所述第二重掺杂区中掺入的杂质和所述第二掺杂区中掺入的杂质的导电类型相同。

在一些实施例中，所述第一退火处理的时间为150分钟以上。

在一些实施例中，所述栅介电层的截面为台阶型。

在一些实施例中，所述栅介电层的底部面积大于所述栅极的底部面积。

在一些实施例中，所述第一掺杂区为体区。

在一些实施例中，所述第二掺杂区为漂移区。

本申请技术方案，至少包括如下优点：

在LDMOS器件的制作过程中，在进行快速热退火工艺之前，增加低温(550摄氏度至750摄氏度)长时间的退火工艺以修复晶格缺陷和固定晶格位，从而降低了掺杂区中电子脱离其原晶格位在栅介电层中累积电荷形成栅极漏电流的现象，在一定程度上提高了器件的可靠性。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一个示例性实施例提供的LDMOS器件的制作方法的流程图；

图2至图6是本申请一个示例性实施例提供的LDMOS器件的制作示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

参考图1，其示出了本申请一个示例性实施例提供的LDMOS器件的制作方法的流程图，如图1所示，该方法包括：

步骤S1，在衬底中形成第一掺杂区。

参考图2，其示出了在衬底中形成第一掺杂区的剖面示意图。示例性的，如图2所示，步骤S1包括但不限于：在衬底210上覆盖光阻300，暴露出目标区域，该目标区域是第一掺杂区211对应的区域，进行离子注入，在衬底210中形成第一掺杂区211，进而去除光阻300。其中，第一掺杂区211为体(body)区，其在器件工作时作为反型沟道。

步骤S2，在衬底上形成栅介电层和栅极，栅极形成于栅介电层上。

参考图3，其示出了在衬底上形成栅介电层和栅极后的剖面示意图。示例性的，如图3所示，形成的栅介电层220的截面为台阶型，且栅介电层220底部面积大于栅极230的底部面积。

步骤S3，在栅极的周侧形成侧墙。

参考图4，其示出了在栅极的周侧形成侧墙后的剖面示意图。示例性的，如图4所示，侧墙221包括氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)层，其从内向外依次包括二氧化硅(SiO

步骤S4，在衬底中形成第二掺杂区，第二掺杂区将第一掺杂区包覆在内，第二掺杂区中掺入的杂质和第一掺杂区中掺入的杂质的导电类型不同。

参考图5，其示出了在衬底中形成第二掺杂区后的剖面示意图。示例性的，如图5所示，步骤S4包括但不限于：在衬底210上覆盖光阻(图5中未示出)，暴露出目标区域，该目标区域是第二掺杂区212对应的区域(需要说明的是，图2至图6中展示的只是衬底210的部分区域，即LDMOS器件的有源区(active area，AA))，进行离子注入，在衬底210中形成第二掺杂区212，进而去除光阻。其中，第二掺杂区212为漂移(drift)区。

步骤S5，进行第一退火处理，第一退火处理的温度为550摄氏度至750摄氏度。

可选的，第一退火处理的时间为150分钟以上。

步骤S6，通过快速热退火工艺进行第二退火处理；在栅极周侧的衬底中形成第一重掺杂区和第二重掺杂区，第一重掺杂区位于第一掺杂区内，第二重掺杂区位于第一掺杂区外且位于第二掺杂区内，第一重掺杂区和第二重掺杂区中掺入的杂质浓度大于第一掺杂区和第二掺杂区中掺入的杂质浓度，第一重掺杂区和第二重掺杂区中掺入的杂质和第二掺杂区中掺入的杂质的导电类型相同。

参考图6，其示出了形成第一重掺杂区和第二重掺杂区后的剖面示意图。示例性的，如图6所示，第一重掺杂区2131位于第一掺杂区211内，第二重掺杂区2132位于第一掺杂区外且位于第二掺杂区212内。可选的，第一掺杂区211中掺入的杂质为P(positive)型杂质，第二掺杂区212、第一重掺杂区2131和第二重掺杂区2132中掺入的杂质为N型杂质。

综上所述，本申请实施例中，在LDMOS器件的制作过程中，在进行快速热退火工艺之前，增加低温(550摄氏度至750摄氏度)长时间(150分钟以上)的退火工艺以修复晶格缺陷和固定晶格位，从而降低了掺杂区中电子脱离其原晶格位在栅介电层中累积电荷形成栅极漏电流的现象，在一定程度上提高了器件的可靠性。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。