像素结构、驱动方法和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素结构、驱动方法和显示装置。

背景技术

高刷新率屏幕意味延迟更低，响应速度更快，呈现出的视觉效果更加流畅。在5G时代“高网速、低延迟”的背景下，显示更为丰富细腻的屏幕将会给用户带来更加舒服的视觉效果，以及体验到画面内容的连续性，高刷新率屏幕的配置越来越受厂商重视。

在相关技术中，可以通过两行栅线同时开启，实现对两行子像素同时充电，充电时间加倍，从而能够使得刷新率加倍。然而，基于现有的像素结构，会在使得对子像素单元充电时间加倍时，会产生串色现象，并在进行点反转时会出现Fine Pitch(一行亮一行暗)和水平横纹的问题。

发明内容

本发明的主要目的在于提供一种像素结构、驱动方法和显示装置，解决现有的像素结构在使得对子像素单元充电时间加倍时，会产生串色现象，并在进行点反转时会出现Fine Pitch(一行亮一行暗)和水平横纹的问题。

为了达到上述目的，本发明提供了一种像素结构，包括多行栅线、多列数据线和阵列排布的多个子像素单元；所述子像素单元包括子像素和开关元件；

所述子像素通过所述开关元件与一所述数据线电连接，所述开关元件的控制极与一所述栅线电连接，所述开关元件用于在所述栅线上的栅极驱动信号的控制下，控制通过所述数据线上的数据电压为所述子像素充电；

与同一所述数据线电连接的所述子像素的颜色相同。

可选的，位于同一行的子像素单元中的开关元件的控制极与同一行栅线电连接；

第2n-1行第m列子像素单元与第m个第一数据线电连接，第2n行第m列子像素单元与第m个第二数据线电连接；

所述第m个第一数据线为第m列数据线，所述第m个第二数据线为第m+1列数据线；或者，所述第m个第一数据线为第m+1列数据线，所述第m个第二数据线为第m列数据线；

m和n都为正整数。

可选的，第2n-1行第m列子像素单元包括第2n-1行第m列子像素和第2n-1行第m列开关元件；所述第2n-1行第m列开关元件的控制极与第2n-1行栅线电连接，所述第2n-1行第m列开关元件的第一极与第m个第一数据线电连接，所述第2n-1行第m列开关元件的第二极与所述第2n-1行第m列子像素电连接；

第2n行第m列子像素单元包括第2n行第m列子像素和第2n行第m列开关元件；所述第2n行第m列开关元件的控制极与第2n行栅线电连接，所述第2n行第m列开关元件的第一极与第m个第二数据线电连接，所述第2n行第m列开关元件的第二极与所述第2n行第m列子像素电连接。

本发明还提供了一种驱动方法，应用于上述的像素结构，所述驱动方法包括：

控制至少两行栅线同时输出有效的栅极驱动信号，以使得控制极与所述栅线电连接的开关元件打开。

可选的，第2n-1行第m列子像素单元包括第2n-1行第m列子像素和第2n-1行第m列开关元件；所述第2n-1行第m列开关元件的控制极与第2n-1行栅线电连接，所述第2n-1行第m列开关元件的第一极与第m个第一数据线电连接，所述第2n-1行第m列开关元件的第二极与所述第2n-1行第m列子像素电连接；第2n行第m列子像素单元包括第2n行第m列子像素和第2n行第m列开关元件；所述第2n行第m列开关元件的控制极与第2n行栅线电连接，所述第2n行第m列开关元件的第一极与第m个第二数据线电连接，所述第2n行第m列开关元件的第二极与所述第2n行第m列子像素电连接；所述第m个第一数据线为第m列数据线，所述第m个第二数据线为第m+1列数据线；或者，所述第m个第一数据线为第m+1列数据线，所述第m个第二数据线为第m列数据线；m和n都为正整数；

显示周期包括多个显示阶段；所述驱动方法包括：

在第n个显示阶段，控制第2n-1行栅线和第2n行栅线同时输出有效的栅极驱动信号，以使得控制极与所述第2n-1行栅线电连接的开关元件和控制极与所述第2n行栅线电连接的开关元件都打开，各列数据线提供相应的第n数据电压，以为相应的子像素充电。

可选的，显示周期还包括设置于相邻的显示阶段之间的预充电阶段；第n显示阶段和第n+1显示阶段之间的预充电阶段为第n预充电阶段；所述驱动方法还包括：

在所述第n预充电阶段，控制第2n-1行栅线、第2n行栅线、第2n+1行栅线和第2n+2行栅线都提供有效的栅极驱动信号，以使得控制极与所述第2n-1行栅线电连接的开关元件、控制极与所述第2n行栅线电连接的开关元件、控制极与所述第2n+1行栅线电连接的开关元件和控制极与所述第2n+2行栅线电连接的开关元件都打开，各列数据线提供相应的第n数据电压，以为相应的子像素充电。

本发明还提供了一种显示装置，包括上述的像素结构。

可选的，本发明实施例所述的显示装置还包括栅极驱动电路和数据驱动电路；

所述栅极驱动电路用于控制至少两行栅线同时输出有效的栅极驱动信号，以使得控制极与所述栅线电连接的开关元件打开；

所述数据驱动电路用于为所述数据线提供相应的数据电压。

可选的，第2n-1行第m列子像素单元包括第2n-1行第m列子像素和第2n-1行第m列开关元件；所述第2n-1行第m列开关元件的控制极与第2n-1行栅线电连接，所述第2n-1行第m列开关元件的第一极与第m个第一数据线电连接，所述第2n-1行第m列开关元件的第二极与所述第2n-1行第m列子像素电连接；第2n行第m列子像素单元包括第2n行第m列子像素和第2n行第m列开关元件；所述第2n行第m列开关元件的控制极与第2n行栅线电连接，所述第2n行第m列开关元件的第一极与第m个第二数据线电连接，所述第2n行第m列开关元件的第二极与所述第2n行第m列子像素电连接；所述第m个第一数据线为第m列数据线，所述第m个第二数据线为第m+1列数据线；或者，所述第m个第一数据线为第m+1列数据线，所述第m个第二数据线为第m列数据线；m和n都为正整数；显示周期包括多个显示阶段；

所述栅极驱动电路用于在第n个显示阶段，控制第2n-1行栅线和第2n行栅线同时输出有效的栅极驱动信号，以使得控制极与所述第2n-1行栅线电连接的开关元件和控制极与所述第2n行栅线电连接的开关元件都打开；

所述数据驱动电路用于在第n个显示阶段，向各列数据线提供相应的第n数据电压，以为相应的子像素充电。

可选的，显示周期还包括设置于相邻的显示阶段之间的预充电阶段；第n显示阶段和第n+1显示阶段之间的预充电阶段为第n预充电阶段；

所述栅极驱动电路用于在所述第n预充电阶段，控制第2n-1行栅线、第2n行栅线、第2n+1行栅线和第2n+2行栅线都提供有效的栅极驱动信号，以使得控制极与所述第2n-1行栅线电连接的开关元件、控制极与所述第2n行栅线电连接的开关元件、控制极与所述第2n+1行栅线电连接的开关元件和控制极与所述第2n+2行栅线电连接的开关元件都打开；

所述数据驱动电路用于在所述第n预充电阶段，向各列数据线提供相应的第n数据电压，以为相应的子像素充电。

本发明实施例所述的像素结构、驱动方法和显示装置使得对子像素单元充电时间加倍时，不会产生串色现象；在本发明实施例所述的像素结构在进行点反转时，具有相同颜色的子像素单元为同极性开启，因此各行相同颜色的子像素单元都可以被预充电，从而不会出现Fine Pitch(一行亮一行暗)和水平横纹的问题。

附图说明

图1是本发明实施例所述的像素结构的示意图；

图2是本发明如图1所述的像素结构的实施例的工作时序图；

图3是本发明另一实施例所述的像素结构的示意图；

图4是本发明如图3所述的像素结构的实施例的工作时序图；

图5是本发明实施例所述的显示装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

本发明实施例所述的像素结构包括多行栅线、多列数据线和阵列排布的多个子像素单元；所述子像素单元包括子像素和开关元件；

所述子像素通过所述开关元件与一所述数据线电连接，所述开关元件的控制极与一所述栅线电连接，所述开关元件用于在所述栅线上的栅极驱动信号的控制下，控制通过所述数据线上的数据电压为所述子像素充电；

与同一所述数据线电连接的所述子像素的颜色相同。

在本发明实施例所述的像素结构中，与同一所述数据线电连接的所述子像素的颜色相同，从而在为了提升刷新率而控制两行栅线同时打开而使得对子像素单元充电时间加倍时，不会产生串色现象。并且在本发明实施例所述的像素结构在进行点反转时，具有相同颜色的子像素单元为同极性开启，因此各行相同颜色的子像素单元都可以被预充电，从而不会出现Fine Pitch(一行亮一行暗)和水平横纹的问题。

在本发明实施例中，“与同一数据线电连接的所述子像素”指的是：通过相应的开关元件与同一数据线连接的子像素，也即，与同一数据线电连接的子像素单元中的子像素。

在具体实施时，位于同一行的子像素单元中的开关元件的控制极与同一行栅线电连接；

第2n-1行第m列子像素单元与第m个第一数据线电连接，第2n行第m列子像素单元与第m个第二数据线电连接；

所述第m个第一数据线为第m列数据线，所述第m个第二数据线为第m+1列数据线；或者，所述第m个第一数据线为第m+1列数据线，所述第m个第二数据线为第m列数据线；

m和n都为正整数。

本发明实施例通过采用Z架构以能够实现点反转，其中，Z架构指的是：第2n-1行第m列子像素单元与第m个第一数据线电连接，第2n行第m列子像素单元与第m个第二数据线电连接，也即同一列子像素单元中的奇数行子像素单元、偶数列子像素单元与不同列数据线电连接，所述第m个第一数据线与所述第m个第二数据线可以为相邻的数据线，但不以此为限。

并且，当采用Z架构实现点反转时，在一帧时间内，提供至连接于同一数据线的相同颜色的子像素单元的数据电压的极性相同，这样即使得各行相同颜色的子像素单元都可以被预充电，从而不会出现Fine Pitch(一行亮一行暗)和水平横纹的问题。

可选的，第2n-1行第m列子像素单元包括第2n-1行第m列子像素和第2n-1行第m列开关元件；所述第2n-1行第m列开关元件的控制极与第2n-1行栅线电连接，所述第2n-1行第m列开关元件的第一极与第m个第一数据线电连接，所述第2n-1行第m列开关元件的第二极与所述第2n-1行第m列子像素电连接；

第2n行第m列子像素单元包括第2n行第m列子像素和第2n行第m列开关元件；所述第2n行第m列开关元件的控制极与第2n行栅线电连接，所述第2n行第m列开关元件的第一极与第m个第二数据线电连接，所述第2n行第m列开关元件的第二极与所述第2n行第m列子像素电连接；

所述第m个第一数据线为第m列数据线，所述第m个第二数据线为第m+1列数据线；或者，所述第m个第一数据线为第m+1列数据线，所述第m个第二数据线为第m列数据线；

m和n都为正整数。

在具体实施时，所述子像素单元可以包括子像素和开关元件，所述开关元件可以为开关晶体管，但不以此为限。

在本发明实施例中，第2n-1行第m列子像素通过第2n-1行第m列开关元件与第m个第一数据线电连接，第2n行第m列子像素通过第2n行第m列开关元件与第m个第二数据线电连接，也即同一列子像素单元中的奇数行子像素单元、偶数列子像素单元与不同列数据线电连接，形成Z结构。

如图1所示，第2n-1行第一列子像素单元包括第2n-1行第一列子像素P11和第2n-1行第一列开关晶体管T11；第2n行第一列子像素单元包括第2n行第一列子像素P21和第2n行第一列开关晶体管T21；第2n+1行第一列子像素单元包括第2n+1行第一列子像素P31和第2n+1行第一列开关晶体管T31；第2n+2行第一列子像素单元包括第2n+2行第一列子像素P41和第2n+2行第一列开关晶体管T41；第2n-1行第二列子像素单元包括第2n-1行第二列子像素P12和第2n-1行第二列开关晶体管T12；第2n行第二列子像素单元包括第2n行第二列子像素P22和第2n行第二列开关晶体管T22；第2n+1行第二列子像素单元包括第2n+1行第二列子像素P32和第2n+1行第二列开关晶体管T32；第2n+2行第二列子像素单元包括第2n+2行第二列子像素P42和第2n+2行第二列开关晶体管T41；第2n-1行第三列子像素单元包括第2n-1行第三列子像素P13和第2n-1行第三列开关晶体管T13；第2n行第三列子像素单元包括第2n行第三列子像素P23和第2n行第三列开关晶体管T23；第2n+1行第三列子像素单元包括第2n+1行第三列子像素P33和第2n+1行第三列开关晶体管T33；第2n+2行第三列子像素单元包括第2n+2行第三列子像素P43和第2n+2行第三列开关晶体管T43。其中，n为正整数。

在图1中，T11的栅极、T12的栅极和T13的栅极都与第2n-1行栅线G2n-1电连接，T21的栅极、T22的栅极和T23的栅极都与第2n行栅线G2n电连接，T31的栅极、T32的栅极和T33的栅极都与第2n+1行栅线G2n+1电连接，T41的栅极、T42的栅极和T43的栅极都与第2n+2行栅线G2n+2电连接。

在图1所示的实施例中，P11、P23、P31和P43为蓝色子像素，P12、P21、P32和P41为绿色子像素，P13、P22、P33和P42为红色子像素；

T11的源极与第一列数据线D1电连接，T11的漏极与P11电连接；

T12的源极与第二列数据线D2电连接，T12的漏极与P12电连接；

T13的源极与第三列数据线D3电连接，T13的漏极与P13电连接；

T21的源极与第二列数据线D2电连接，T21的漏极与P21电连接；

T22的源极与第三列数据线D3电连接，T22的漏极与P22电连接；

T23的源极与第四列数据线D4电连接，T23的漏极与P23电连接；

T31的源极与第一列数据线D1电连接，T31的漏极与P31电连接；

T32的源极与第二列数据线D2电连接，T32的漏极与P32电连接；

T33的源极与第三列数据线D3电连接，T33的漏极与P33电连接；

T41的源极与第二列数据线D2电连接，T41的漏极与P41电连接；

T42的源极与第三列数据线D3电连接，T42的漏极与P42电连接；

T43的源极与第四列数据线D4电连接，T43的漏极与P43电连接。

在图1所示的实施例中，D1分别与T11和T31电连接，而T11和T31连接的为蓝色子像素；D2分别与T12、T21、T32和T41电连接，而T12、T21、T32和T41连接的为绿色子像素；D3分别与T13、T22、T33和T42电连接，而T13、T22、T33和T42连接的为红色子像素，D4分别与T23和T43电连接，T23和T43连接的为蓝色子像素。

在图1所示的实施例中，像素结构为Z结构，像素排布采用岛状的方式排列，以使得同一数据线连接的子像素的颜色相同。

在图1所示的实施例中，所有的开关晶体管都为n型薄膜晶体管，但不以此为限。

本发明如图1所示的实施例在工作时，可以而控制两行栅线同时打开而使得对子像素单元充电时间加倍，实现两行子像素单元同时充电，从而提高刷新率，例如可以将60Hz的刷新率提升为120Hz；

在两行栅线同时打开时，也即两行子像素单元包括的开关晶体管都打开，此时由于同一数据线连接的子像素的颜色相同，不会发生串色现象。

并且，本发明如图1所示像素结构的实施例在进行点反转时，例如，可以在一帧时间内，控制P11、P13、P22、P31、P33和P42接入的来自相应列数据线的数据电压为正极性数据电压，控制P12、P21、P23、P32、P41和P43接入的来自相应列数据线的数据电压为负极性电压，则由于在所述帧时间内，通过T11与D1电连接的P11接入的数据电压，以及通过T31与D1电连接的P31接入的数据电压都为正极性数据电压，通过T12与D2电连接的P12接入的数据电压、通过T21与D2电连接的P21接入的数据电压、通过T32与D2电连接的P32接入的数据电压，以及，通过T41与D2电连接的P41接入的数据电压都为负极性数据电压；通过T13与D3电连接的P13接入的数据电压、通过T22与D3电连接的P22接入的数据电压、通过T33与D3电连接的P33接入的数据电压，以及，通过T42与D3电连接的P42接入的数据电压都为正极性数据电压，通过T23与D4电连接的P23接入的数据电压，以及，通过T43与D4电连接的P43接入的数据电压都为负极性数据电压，因此所有的子像素都能过被前一次栅线打开时写入相应列数据线的同极性的数据电压预充电，能过改善Fine Pitch和水平横纹现象。

本发明如图1所示的实施例在工作时，可以将栅线打开的时间设置为稍大于2H，将一行子像素单元被相应列数据线上的数据电压充电的时间设置为2H，但不一次为限。

其中，2H为两行时间，例如，针对刷新率为60HZ的4K显示产品(所述4K显示产品包括2160行栅线)中，1H＝1s/60/2160＝7.7μs。

如图2所示，在第一阶段S1，G2n-1和G2n同时输出高电压，也即G2n-1和G2n同时打开，在S1包括的第一充电时间段S11，D1提供第一数据电压，D2提供第二数据电压、D3提供第三数据电压，D4提供第四数据电压；

在第二阶段S2，G2n+1和G2n+2同时输出高电压，也即G2n+1和G2n+2同时打开，在S2包括的第二充电时间段S21，D1提供第五数据电压，D2提供第六数据电压、D3提供第七数据电压，D4提供第八数据电压；

其中，S1和S2包含于同一帧时间内，在同一帧时间内，第一数据电压的极性、第三数据电压的极性、第五数据电压的极性和第七数据电压的极性可以相同，第二数据电压的极性、第四数据电压的极性、第六数据电压的极性和第八数据电压的极性可以相同，第一数据电压的极性和第二数据电压的极性可以相反；

S1和S2部分重叠，在S1和S2重叠的时间段内，D1提供的第一数据电压为P31预充电，D2提供的第二数据电压为P32和P41预充电，D3提供的第三数据电压为P33和P42预充电，D4提供的第四数据电压为P43预充电，在S1和S2重叠的时间段内，G2n+1电连接的各子像素单元和与G2n+2电连接的各子像素单元都被预充电，并且第一数据电压的极性与P31在S21被D1提供的第五数据电压的极性相同，第二数据电压的极性与P32在S21被D2提供的第六数据电压的极性相同，第二数据电压的极性与P41在S21被D2提供的第六数据电压的极性相同，第三数据电压的极性与P33在S21被D3提供的第七数据电压的极性相同，第三数据电压的极性与P42在S21被D3提供的第七数据电压的极性相同，第四数据电压的极性与P43在S21被D4提供的第八数据电压的极性相同，因此能够进一步改善Fine Pitch和水平横纹现象。

在图2中，在S1包括的除了S11之外的时间段(也即S1刚开始的时候的一小段时间，S1包括的除了S11之外的时间段可以为第n-1预充电阶段S60)，各数据线可以提供前两行栅线(前两行栅线指的是G2n-1之前的两行栅线，例如，当G2n-1为第七行栅线时，所述前两行栅线可以为第五行栅线和第六行栅线)打开时提供的数据的电压。

在图2中，S1和S2重叠的时间段S61为第n预充电阶段，则S11包括的除了S61之外的时间段为第n显示阶段S51。

在图2中，标示为S62的为第n+1预充电阶段，S21包括的除了S62之外的时间段为第n+1显示阶段S52。

如图3所示，第2n-1行第一列子像素单元包括第2n-1行第一列子像素P11和第2n-1行第一列开关晶体管T11；第2n行第一列子像素单元包括第2n行第一列子像素P21和第2n行第一列开关晶体管T21；第2n+1行第一列子像素单元包括第2n+1行第一列子像素P31和第2n+1行第一列开关晶体管T31；第2n+2行第一列子像素单元包括第2n+2行第一列子像素P41和第2n+2行第一列开关晶体管T41；第2n-1行第二列子像素单元包括第2n-1行第二列子像素P12和第2n-1行第二列开关晶体管T12；第2n行第二列子像素单元包括第2n行第二列子像素P22和第2n行第二列开关晶体管T22；第2n+1行第二列子像素单元包括第2n+1行第二列子像素P32和第2n+1行第二列开关晶体管T32；第2n+2行第二列子像素单元包括第2n+2行第二列子像素P42和第2n+2行第二列开关晶体管T41；第2n-1行第三列子像素单元包括第2n-1行第三列子像素P13和第2n-1行第三列开关晶体管T13；第2n行第三列子像素单元包括第2n行第三列子像素P23和第2n行第三列开关晶体管T23；第2n+1行第三列子像素单元包括第2n+1行第三列子像素P33和第2n+1行第三列开关晶体管T33；第2n+2行第三列子像素单元包括第2n+2行第三列子像素P43和第2n+2行第三列开关晶体管T43。其中，n为正整数。

在图3中，T11的栅极、T12的栅极和T13的栅极都与第2n-1行栅线G2n-1电连接，T21的栅极、T22的栅极和T23的栅极都与第2n行栅线G2n电连接，T31的栅极、T32的栅极和T33的栅极都与第2n+1行栅线G2n+1电连接，T41的栅极、T42的栅极和T43的栅极都与第2n+2行栅线G2n+2电连接。

在图3所示的实施例中，P11、P22、P31和P42为红色子像素，P12、P23、P32和P43为绿色子像素，P13、P21、P33和P41为蓝色子像素；

T11的源极与第二列数据线D2电连接，T11的漏极与P11电连接；

T12的源极与第三列数据线D3电连接，T12的漏极与P12电连接；

T13的源极与第四列数据线D4电连接，T13的漏极与P13电连接；

T21的源极与第一列数据线D1电连接，T21的漏极与P21电连接；

T22的源极与第二列数据线D2电连接，T22的漏极与P22电连接；

T23的源极与第三列数据线D3电连接，T23的漏极与P23电连接；

T31的源极与第二列数据线D2电连接，T31的漏极与P31电连接；

T32的源极与第三列数据线D3电连接，T32的漏极与P32电连接；

T33的源极与第四列数据线D4电连接，T33的漏极与P33电连接；

T41的源极与第一列数据线D1电连接，T41的漏极与P41电连接；

T42的源极与第二列数据线D2电连接，T42的漏极与P42电连接；

T43的源极与第三列数据线D3电连接，T43的漏极与P43电连接。

在图3所示的实施例中，D1分别与T21和T41电连接，而T21和T41连接的为蓝色子像素；D2分别与T11、T22、T31和T42电连接，而T11、T22、T31和T42连接的为红色子像素；D3分别与T12、T23、T32和T43电连接，而T12、T23、T32和T43连接的为绿色子像素，D4分别与T13和T33电连接，T13和T33连接的为蓝色子像素。

在图3所示的实施例中，像素结构为Z结构，像素排布采用岛状的方式排列，以使得同一数据线连接的子像素的颜色相同。

在图3所示的实施例中，所有的开关晶体管都为n型薄膜晶体管，但不以此为限。

本发明如图3所示的实施例在工作时，可以而控制两行栅线同时打开而使得对子像素单元充电时间加倍，实现两行子像素单元同时充电，从而提高刷新率，例如可以将60Hz的刷新率提升为120Hz；

在两行栅线同时打开时，也即两行子像素单元包括的开关晶体管都打开，此时由于同一数据线连接的子像素的颜色相同，不会发生串色现象。

并且，本发明如图3所示像素结构的实施例在进行点反转时，例如，可以在一帧时间内，控制P11、P13、P22、P31、P33和P42接入的来自相应列数据线的数据电压为正极性数据电压，控制P12、P21、P23、P32、P41和P43接入的来自相应列数据线的数据电压为负极性电压，则由于在所述帧时间内，通过T21与D1电连接的P21接入的数据电压，以及通过T41与D1电连接的P41接入的数据电压都为负极性数据电压，通过T11与D2电连接的P11接入的数据电压、通过T22与D2电连接的P22接入的数据电压、通过T31与D2电连接的P31接入的数据电压，以及，通过T42与D2电连接的P42接入的数据电压都为正极性数据电压；通过T12与D3电连接的P12接入的数据电压、通过T23与D3电连接的P23接入的数据电压、通过T32与D3电连接的P32接入的数据电压，以及，通过T43与D3电连接的P43接入的数据电压都为负极性数据电压，通过T13与D4电连接的P13接入的数据电压，以及，通过T33与D4电连接的P33接入的数据电压都为正极性数据电压，因此所有的子像素都能被前一次栅线打开时写入相应列数据线的同极性的数据电压预充电，能过改善Fine Pitch和水平横纹现象。

本发明如图3所示的实施例在工作时，可以将栅线打开的时间设置为稍大于2H，将一行子像素单元被相应列数据线上的数据电压充电的时间设置为2H，但不一次为限。

如图4所示，在第三阶段S3，G2n-1和G2n同时输出高电压，也即G2n-1和G2n同时打开，在S3包括的第三充电时间段S31，D1提供第一数据电压，D2提供第二数据电压、D3提供第三数据电压，D4提供第四数据电压；

在第四阶段S4，G2n+1和G2n+2同时输出高电压，也即G2n+1和G2n+2同时打开，在S4包括的第四充电时间段S41，D1提供第五数据电压，D2提供第六数据电压、D3提供第七数据电压，D4提供第八数据电压；

其中，S3和S4包含于同一帧时间内，在同一帧时间内，第一数据电压的极性、第三数据电压的极性、第五数据电压的极性和第七数据电压的极性可以相同，第二数据电压的极性、第四数据电压的极性、第六数据电压的极性和第八数据电压的极性可以相同，第一数据电压的极性和第二数据电压的极性可以相反；

S3和S4部分重叠，在S3和S4重叠的时间段内，D1提供的第一数据电压为P41预充电，D2提供的第二数据电压为P31和P42预充电，D3提供的第三数据电压为P32和P43预充电，D4提供的第四数据电压为P33预充电，在S3和S4重叠的时间段内，G2n+1电连接的各子像素单元和与G2n+2电连接的各子像素单元都被预充电，并且第一数据电压的极性与P41在S41被D1提供的第五数据电压的极性相同，第二数据电压的极性与P31在S41被D2提供的第六数据电压的极性相同，第二数据电压的极性与P42在S41被D2提供的第六数据电压的极性相同，第三数据电压的极性与P32在S41被D3提供的第七数据电压的极性相同，第三数据电压的极性与P43在S41被D3提供的第七数据电压的极性相同，第四数据电压的极性与P33在S41被D4提供的第八数据电压的极性相同，因此能够进一步改善Fine Pitch现象。

在图4中，在S3包括的除了S31之外的时间段(也即S3刚开始的时候的一小段时间)，各数据线可以提供前两行栅线(前两行栅线指的是G2n-1之前的两行栅线，例如，当G2n-1为第七行栅线时，所述前两行栅线可以为第五行栅线和第六行栅线)打开时提供的数据的电压。

在图1和图3中，仅示出了四行三列子像素单元，然而在实际操作时，所述像素结构可以包括多行多列子像素单元，像素结构包括的子像素单元的行数和列数可以根据包括该像素结构的显示面板的尺寸和分辨率来确定。

本发明实施例所述的驱动方法，应用于上述的像素结构，所述驱动方法包括：

控制至少两行栅线同时输出有效的栅极驱动信号，以使得控制极与所述栅线电连接的开关元件打开。

本发明实施例所述的驱动方法应用于上述的像素结构，并通过控制至少两行栅线同时输出有效的栅极驱动信号，以控制至少两行子像素单元同时进行充电，通过提升充电时间而能够提升刷新率。

可选的，第2n-1行第m列子像素单元包括第2n-1行第m列子像素和第2n-1行第m列开关元件；所述第2n-1行第m列开关元件的控制极与第2n-1行栅线电连接，所述第2n-1行第m列开关元件的第一极与第m个第一数据线电连接，所述第2n-1行第m列开关元件的第二极与所述第2n-1行第m列子像素电连接；第2n行第m列子像素单元包括第2n行第m列子像素和第2n行第m列开关元件；所述第2n行第m列开关元件的控制极与第2n行栅线电连接，所述第2n行第m列开关元件的第一极与第m个第二数据线电连接，所述第2n行第m列开关元件的第二极与所述第2n行第m列子像素电连接；所述第m个第一数据线为第m列数据线，所述第m个第二数据线为第m+1列数据线；或者，所述第m个第一数据线为第m+1列数据线，所述第m个第二数据线为第m列数据线；m和n都为正整数；

显示周期包括多个显示阶段；所述驱动方法包括：

在第n个显示阶段，控制第2n-1行栅线和第2n行栅线同时输出有效的栅极驱动信号，以使得控制极与所述第2n-1行栅线电连接的开关元件和控制极与所述第2n行栅线电连接的开关元件都打开，各列数据线提供相应的第n数据电压，以为相应的子像素充电。

在本发明实施例中，所述显示周期可以为一帧时间，但不以此为限。

在具体实施时，可以在第n个显示阶段，控制第2n-1行栅线和第2n行栅线同时输出有效的栅极驱动信号，以使得第2n-1行子像素单元和第2n行子像素单元同时充电。

在本发明实施例中，所述开关元件在栅极驱动信号的控制下打开或关断，当开关元件在所述栅极驱动信号为高电压信号时打开，所述栅极驱动信号为高电压信号时有效；当所述开关元件在所述栅极驱动信号为低电压信号时打开，所述栅极驱动信号为低电压信号时有效。

可选的，所述开关元件可以为开关晶体管，则当所述开关晶体管为n型晶体管时，所述栅极驱动信号为高电压信号时有效；当所述开关晶体管为p型晶体管时，所述栅极驱动信号为低电压信号时有效。

在具体实施时，显示周期还可以包括设置于相邻的显示阶段之间的预充电阶段；第n显示阶段和第n+1显示阶段之间的预充电阶段为第n预充电阶段；所述驱动方法还包括：

在所述第n预充电阶段，控制第2n-1行栅线、第2n行栅线、第2n+1行栅线和第2n+2行栅线都提供有效的栅极驱动信号，以使得控制极与所述第2n-1行栅线电连接的开关元件、控制极与所述第2n行栅线电连接的开关元件、控制极与所述第2n+1行栅线电连接的开关元件和控制极与所述第2n+2行栅线电连接的开关元件都打开，各列数据线提供相应的第n数据电压，以为相应的子像素充电。

在本发明实施例中，在第n显示阶段和第n+1显示阶段之间可以设置有第n预充电阶段，在第n预充电阶段，第2n-1行栅线、第2n行栅线、第2n+1行栅线和第2n+2行栅线都提供有效的栅极驱动信号，此时各列数据线提供相应的第n数据电压，可以在为第2n-1行子像素和第2n行子像素充电的同时，为第2n+1行子像素和第2n+2行子像素预充电，并通过采用如上的像素结构，在像素结构进行点反转时，在同一帧时间内，同一列数据线连接的颜色相同的子像素的颜色都相同，并相同颜色的子像素接入的数据电压的极性都相同，则可以改善由于预充电状态不一致导致的Fine Pitch和水平横纹问题。

本发明实施例所述的显示装置包括上述的像素结构。

在具体实施时，本发明实施例所述的显示装置还包括栅极驱动电路和数据驱动电路；

所述栅极驱动电路用于控制至少两行栅线同时输出有效的栅极驱动信号，以使得控制极与所述栅线电连接的开关元件打开；

所述数据驱动电路用于为所述数据线提供相应的数据电压。

可选的，第2n-1行第m列子像素单元包括第2n-1行第m列子像素和第2n-1行第m列开关元件；所述第2n-1行第m列开关元件的控制极与第2n-1行栅线电连接，所述第2n-1行第m列开关元件的第一极与第m个第一数据线电连接，所述第2n-1行第m列开关元件的第二极与所述第2n-1行第m列子像素电连接；第2n行第m列子像素单元包括第2n行第m列子像素和第2n行第m列开关元件；所述第2n行第m列开关元件的控制极与第2n行栅线电连接，所述第2n行第m列开关元件的第一极与第m个第二数据线电连接，所述第2n行第m列开关元件的第二极与所述第2n行第m列子像素电连接；所述第m个第一数据线为第m列数据线，所述第m个第二数据线为第m+1列数据线；或者，所述第m个第一数据线为第m+1列数据线，所述第m个第二数据线为第m列数据线；m和n都为正整数；显示周期包括多个显示阶段；

所述栅极驱动电路用于在第n个显示阶段，控制第2n-1行栅线和第2n行栅线同时输出有效的栅极驱动信号，以使得控制极与所述第2n-1行栅线电连接的开关元件和控制极与所述第2n行栅线电连接的开关元件都打开；

所述数据驱动电路用于在第n个显示阶段，向各列数据线提供相应的第n数据电压，以为相应的子像素充电。

如图5所示，在图1所示的像素结构的基础上，显示装置还包括栅极驱动电路51和数据驱动电路52；

所述栅极驱动电路51分别与第2n-1行栅线G2n-1、第2n行栅线G2n、第2n+1行栅线G2n+1和第2n+2行栅线G2n+2电连接，用于在第n个显示阶段，控制第2n-1行栅线G2n-1和第2n行栅线G2n同时输出有效的栅极驱动信号，以使得控制极与所述第2n-1行栅线G2n-1电连接的开关元件和控制极与所述第2n行栅线G2n电连接的开关元件都打开，在第n+1个显示阶段，控制第2n+1行栅线G2n+1和第2n+2行栅线G2n+2同时输出有效的栅极驱动信号，以使得控制极与所述第2n+1行栅线G2n+1电连接的开关元件和控制极与所述第2n+2行栅线G2n+2电连接的开关元件都打开；

所述数据驱动电路分别与第一列数据线D1、第二列数据线D2、第三列数据线D3和第四列数据线D4电连接，用于在第n个显示阶段，向各列数据线提供相应的第n数据电压，以为相应的子像素充电，并用于在第n+1个显示阶段，向各列数据线提供相应的第n+1数据电压，以为相应的子像素充电。

在本发明实施例中，显示周期还可以包括设置于相邻的显示阶段之间的预充电阶段；第n显示阶段和第n+1显示阶段之间的预充电阶段为第n预充电阶段；

所述栅极驱动电路用于在所述第n预充电阶段，控制第2n-1行栅线、第2n行栅线、第2n+1行栅线和第2n+2行栅线都提供有效的栅极驱动信号，以使得控制极与所述第2n-1行栅线电连接的开关元件、控制极与所述第2n行栅线电连接的开关元件、控制极与所述第2n+1行栅线电连接的开关元件和控制极与所述第2n+2行栅线电连接的开关元件都打开；

所述数据驱动电路用于在所述第n预充电阶段，向各列数据线提供相应的第n数据电压，以为相应的子像素充电。

在本发明如图5所示的显示装置的实施例中，所述栅极驱动电路51还用于在所述第n预充电阶段，控制第2n-1行栅线G2n-1、第2n行栅线G2n、第2n+1行栅线G2n+1和第2n+2行栅线G2n+2都提供有效的栅极驱动信号，以使得控制极与所述第2n-1行栅线G2n-1电连接的开关元件、控制极与所述第2n行栅线G2n电连接的开关元件、控制极与所述第2n+1行栅线G2n+1电连接的开关元件和控制极与所述第2n+2行栅线G2n+2电连接的开关元件都打开；

所述数据驱动电路52还用于在所述第n预充电阶段，向各列数据线提供相应的第n数据电压，以为相应的子像素充电。

本发明如图5所示的显示装置的实施例在工作时，在第n预充电阶段，通过第n数据电压为第2n+1行子像素和第2n+2行子像素充电，以改善Fine Pitch和水平横纹现象。

本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。