基于模块交换的电路示意图模块列排序方法、设备和介质

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于模块交换的电路示意图模块列排序方法、设备和介质。

背景技术

随着超大规模集成电路工艺技术的快速发展，芯片设计变得越来越复杂。芯片设计过程中需要借助电路图可视化工具来进行调试和验证，以辅助用户发现设计中的潜在问题，提高开发效率。生成电路示意图需要确定模块列排序，然后在进行电路原理图的路由规划，电路原理图的路由规划是指在给定的两个或多个电路模块之间，通过特定的算法和约束，将模块之间的连接关系用若干个水平或垂直的信号线表示出来，方便用户了解各个模块间的逻辑与层次结构设计。在调试验证工具中的电路示意图不同于后端的布线布局图，力求用最小的空间完成所有信号线的路由规划，电路示意图服务于设计验证阶段，不仅对空间有要求，还需要能清晰准确地描述出芯片设计中各个模块之间的连接关系，还需要清晰呈现整个设计的层次结构。电路示意图不同信号线之间的交叉点越少，电路示意图的可读性越高，不同的模块列排序会对应不同的信号线之间的交叉点数量，如何调整不同的模块列排序，减少信号线之间的交叉点，提高电路示意图的可读性成为亟待解决的技术问题。

发明内容

本发明目的在于，提供一种基于模块交换的电路示意图模块列排序方法、设备和介质，减少了信号线之间的交叉点的数量，提高了电路示意图的可读性。

根据本发明第一方面，提供了一种基于模块交换的电路示意图模块列排序方法，所述电路示意图包括相邻设置的第一模块列和第二模块列，所述第一模块列包括L个模块，所述第二模块列包括R个模块，所述方法包括：

步骤C1、获取保持第一模块列当前排序不变，第二模块列在任意排序下，第二模块列的两个相邻模块t(e)和t(f)交换位置后，对应的第一模块列和第二模块列之间交叉点数量的变化值m

步骤C2、基于所有m

步骤C3、若u

根据本发明第二方面，提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行本发明第一方面所述的方法。

根据本发明第三方面，提供一种计算机可读存储介质，所述计算机指令用于执行本发明第一方面所述的方法。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于模块交换的电路示意图模块列排序方法、设备和介质可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：

本发明基于模块交换的方式优化了模块列内部模块的排序方法，有效减少了不同信号线连接线路之间的交叉点数量，提高了电路示意图的可读性，进而大幅度提升了用户对芯片设计的验证调试效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的基于模块交换的电路示意图模块列排序方法流程图；

图2为本发明实施例提供的未经本发明优化电路示意图；

图3为本发明实施例提供的图2中的第一个模块列和第二个模块列经过本发明优化的意图；

图4为本发明实施例提供的图2经过本发明优化的电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种基于模块交换的电路示意图模块列排序方法，所述电路示意图包括相邻设置的第一模块列和第二模块列，所述第一模块列包括L个模块，所述第二模块列包括R个模块，需要说明的是，所述电路示意图可能包括多个模块列，当第一模块列表示不同的模块列时，L的取值可能不同；同理，当第二模块列表示不同的模块列时，R的取值也可能不同。需要说明的是，电路示意图仅在相邻的模块列之间建立模块之间的连接，不会跨模块列建立连接。

如图1所示，所述方法包括：

步骤C1、获取保持第一模块列当前排序不变，第二模块列在任意排序下，第二模块列的两个相邻模块t(e)和t(f)交换位置后，对应的第一模块列和第二模块列之间交叉点数量的变化值m

需要说明的是，每一模块均有自己的唯一的模块标识，模块标识始终不变，但随着排序的调整，模块对应的序号可能发生变化。随着第二模块列排序发生变化，任何两个模块都可能成为相邻模块，步骤C1获取了第二模块列在所有可能的排序下，所有可能的相邻模块交换位置后，对应的第一模块列和第二模块列之间交叉点数量的变化值。

步骤C2、基于所有m

需要说明的是，第二模块列当前排序中第r个模块和第g个模块无论是否相邻，均可以基于所有m

步骤C3、若u

需要说明的是，若u

现有的所有获取m

步骤C11、获取第一模块列和第二模块列在当前排序下，第一模块列的第i个模块与第二模块列的第j个模块的连接标识C

需要说明的是，两个模块是否相连是已知的参数，不会随着模块排序的调整改变。

步骤C12、基于C

需要说明的是，第一模块列中的第i个模块始终排列在第s个模块之前，第二模块列的第t个模块始终排列在第j个模块之前，这样使得只有在第一模块列中的第i个模块与第二模块列的第j个模块相连，且在第一模块列中的s个模块与第二模块列的第t个模块相连时，C

步骤C13、基于X的表达式获取第一模块列和第二模块列在当前排序下，第二模块列的第a个模块和第a+1个模块交换位置后，对应的第一模块列和第二模块列之间交叉点数量的变化值m

其中，X

作为一种示例，所述步骤C13包括：

步骤C131、分离X的表达式中与第二模块列当前排序中第a个模块和第a+1个模块的无关项和相关项分离，生成X

具体推导过程为：

由上述推导得到的表达式可知，

为与a和a+1无关的项。

步骤C132、基于X

根据步骤C131中推导得到的表达式可知，a和a+1无关的项在X

步骤C14、基于m

可以理解的是，C

步骤C16、基于m

作为一种示例，所述步骤C2包括：

步骤C21、保持第一模块列当前排序不变，以第二模块列当前排序为起点，经过至少一次相邻模块交换位置，将第二模块列当前排序中第r个模块和第g个模块交换位置。

步骤C22、获取以第二模块列当前排序为起点，所经过的每一次相连模块交换位置对应的m

其中，m

作为一种示例，若所述电路示意图包括K个模块列{L

步骤C10、初始化k＝1。

步骤C20、将L

步骤C30、将L

需要说明的是，本发明实施例所提供的方法属于启发式算法，可以设置预设的结束条件随时结束流程，作为一种示例，在执行所述步骤C1-步骤C3的过程中，若达到预设的结束条件，则结束流程，所述预设的结束条件包括达到预设的执行时间，或者累计减少的交叉点数值达到预设的交叉点减少阈值。原因在于，若电路示意图的模块列数量多，模块列中的模块数量巨大的情况下，如果调整所有模块列的模块排序来优化交叉点数量，需要巨大的计算量，降低系统性能，本发明可以通过设置预设的结束条件随时结束优化过程，既达到了优化的目标，由兼顾了系统性能，提高了优化的灵活性。

以下通过一个具体实施例来进一步说明本发明，如图2所示示例，图2中为未经本发明实施例优化的电路示意图的连接关系，第一个模块列(图2中的模块列1)包括模块1.1，模块1.2和模块1.3，模块1.1，第二个模块列(图2中的模块列2)包括模块2.1，模块2.2和模块2.3。第三个模块列(图2中的模块列3)包括模块3.1，模块3.2和模块3.3。第四个模块列(图2中的模块列4)包括模块4.1，模块4.2和模块4.3。图2为未经过本发明优化的情况下模块之间的连接关系，共存在11个信号线交叉点。模块1.2、模块1.3、模块2.1，模块2.2、模块2.3、模块3.1，模块3.2、模块3.3、模块4.1，模块4.2、模块4.3均为模块标识。第一个模块列、第二个模块列、第三个模块列和第四个模块列的初始排序如图2所示。

以图2中的第一个模块列为第一模块列，以图2中的第二个模块列为第二模块列，通过步骤C1计算，可以得到m

需要说明的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。

本发明实施例还提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行本发明实施例所述的方法。

本发明实施例还提供一种计算机可读存储介质，所述计算机指令用于执行本发明实施例所述的方法。

本发明实施例基于模块交换的方式优化了模块列内部模块的排序方法，有效减少了不同信号线连接线路之间的交叉点数量，提高了电路示意图的可读性，进而大幅度提升了用户对芯片设计的验证调试效率。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。