一种基于栅极电荷补偿的零关断损耗驱动电路

技术领域

本发明属于电力电子技术领域，更具体地，涉及一种基于栅极电荷补偿的零关断损耗驱动电路。

背景技术

电力电子变换器在电能的发电-储存-分配循环中发挥着关键作用，而功率开关器件的性能直接影响其电能变换的效果。随着材料和制造工艺的不断进步，功率开关器件的特性不断得到改进，包括导通电阻的降低、开关速度的提高以及高开关频率的潜力的实现，使得电力电子变换器小型化和高效化的趋势逐渐加强。然而，在如此高的开关频率驱动下，功率器件开关损耗成为电能高效变换的一大挑战。

通常，开通损耗能够通过零电压(ZVS)技术消除，意味着关断损耗是开关损耗的主要部分，成为影响开关频率上限的关键因素。因此，为最大程度发挥功率开关器件高速开关和高效变换的优势，需要在不影响其他方面性能的同时有效地抑制关断损耗，甚至实现零关断损耗。这对于功率器件突破开关频率上限和变换器实现高功率密度至关重要。

目前存在的抑制关断损耗的方法主要可以分为两类：1)降低栅极驱动电阻阻值；2)增加漏极-源极电容。但是，如果仅降低栅极驱动电阻阻值，就会导致功率开关器件的关断速度不可控地增加，从而造成严重的振荡和电磁干扰(Electromagnetic Interference，EMI)问题。且由于器件内部存在寄生电阻，使得驱动电阻不能调节至零，因此出现适用性受限的问题。采用增加漏极-源极电容的方法尽管可以无限制减小关断损耗，但较大的漏极-源极电容会大幅度降低功率开关器件的关断速度，从而造成死区时间的增大，减小整体效率和提高波形失真度。

发明内容

针对相关技术的缺陷，本发明的目的在于提供了一种基于栅极电荷补偿的零关断损耗驱动电路，旨在解决现有技术中如果仅降低栅极驱动电阻会导致开关器件的关断速度不可控和产生EMI等问题，采用增加漏极-源极电容的方法会大幅度降低开关器件的关断速度的问题。

为实现上述目的，第一方面，本发明提供了一种基于栅极电荷补偿的零关断损耗驱动电路，包括：被驱动功率器件T

所述被驱动功率器件T

所述驱动电路与所述被驱动功率器件T

所述栅极电荷补偿电路包括反馈电容C

所述沟道电流调节电路连接在所述被驱动功率器件T

所述电流镜电路与所述栅极电荷补偿电路和所述被驱动功率器件T

可选的，所述驱动电路包括串联的驱动电源V

可选的，所述反馈电容C

电流i

电流i

其中，M和N取值为整数，且M和N的比值取值范围为0至无穷大。

可选的，所述沟道电流调节电路为分流电容C

可选的，所述电流镜电路包括第一NPN三极管Q

所述第一NPN三极管Q

所述第一NPN三极管Q

可选的，流过所述第一NPN三极管Q

可选的，所述功率半导体器件T

可选的，当所述功率半导体器件还包括Si MOSFET、IGBT或GaN HEMT。当所述功率半导体器件为IGBT时，所述源极S对应为发射极E，所述漏极D对应为集电极C。

与现有技术相比，本发明能够取得如下有益效果：

(1)本发明提供的一种基于栅极电荷补偿的零关断损耗驱动电路，仅采用若干小功率三极管、一个小功率二极管与一个小封装高压电容即可实现对栅极电流和负载电流的协同调节，在不影响其他方面性能的同时有效地抑制关断损耗。

(2)本发明提供的一种基于栅极电荷补偿的零关断损耗驱动电路，仅通过调整反馈电容C

附图说明

图1为本发明实施例所提供的基于栅极电荷补偿的零关断损耗驱动电路的整体示意图；

图2为本发明实施例所提供的基于栅极电荷补偿的零关断损耗驱动电路的具体电路图；

图3为本发明实施例所提供的基于栅极电荷补偿的零关断损耗驱动电路的关断瞬态过程时序图；

图4为双脉冲测试电路原理图；

图5为传统电压源驱动应用在测试电路中SiC MOSFET关断过程中对应的漏源电压v

图6为传统电压源驱动应用在测试电路中SiC MOSFET关断过程中对应的漏源电压v

图7为栅极电荷补偿驱动电路应用在测试电路中SiC MOSFET关断过程中对应的漏源电压v

图8为栅极电荷补偿驱动电路应用在测试电路中SiC MOSFET关断过程中对应的漏源电压v

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明的说明书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合一个优选实施例，对上述实施例中涉及的内容进行说明。

如图1和图2所示，一种基于栅极电荷补偿的零关断损耗驱动电路，包括：被驱动功率器件T

所述被驱动功率器件T

所述驱动电路与所述被驱动功率器件T

所述栅极电荷补偿电路包括反馈电容C

所述沟道电流调节电路连接在所述被驱动功率器件T

所述电流镜电路于所述栅极电荷补偿电路和所述被驱动功率器件T

如图1所示，基于栅极电荷补偿的零关断损耗驱动电路可以用于功率半导体器件在上下桥臂电路中的高速驱动，包括：被驱动功率器件T

功率半导体器件包括SiC MOSFET、Si MOSFET、IGBT或GaN HEMT。在本实施例中，以被驱动功率器件T

被驱动功率器件T产生的漏电流i

栅极电荷补偿电路用于检测被驱动功率器件T

沟道电流调节电路为分流电容C

在一替代实施例中，功率半导体器件还可以选择IGBT，此时，上述实施例中的源极S对应为发射极E，漏极D对应为集电极C；其工作原理相同，可实现相同的功能和技术效果。

本发明在传统电压源驱动电路的基础上，提出一种基于栅极电荷补偿的零关断损耗驱动电路，包括：被驱动功率器件T

在上述实施例的基础上，可选的，所述驱动电路包括串联的驱动电源V

可选的，如图2所示，所述电流镜电路包括第一NPN三极管Q

所述第一NPN三极管Q

所述第一NPN三极管Q

可选的，流过所述第一NPN三极管Q

流过第一NPN三极管Q

可选的，所述功率半导体器件为SiC MOSFET；所述SiC MOSFET还包括开尔文源极KS，所述栅极G与所述开尔文源极KS之间连接栅极-源极电容C

如图3所示，图中v

本实施例提供的基于栅极电荷补偿的零关断损耗驱动电路进行零关断损耗的具体实现方法可以概括为以下步骤：

在t

在t

在t

在t

在t

在t

图4为双脉冲测试电路原理图；图5为传统电压源驱动应用在测试电路中SiCMOSFET关断过程中对应的漏源电压v

图6为传统电压源驱动应用在测试电路中SiC MOSFET关断过程中对应的漏源电压v

图7为栅极电荷补偿驱动电路应用在测试电路中SiC MOSFET关断过程中对应的漏源电压v

图8为栅极电荷补偿驱动电路应用在测试电路中SiC MOSFET关断过程中对应的漏源电压v

本发明实施例的基于栅极电荷补偿的零关断损耗驱动电路，包括：被驱动功率器件T

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。