芯片瞬态故障失效概率评估方法及系统

技术领域

本发明涉及芯片测试技术领域，具体地涉及一种芯片瞬态故障失效概率评估方法及一种芯片瞬态故障失效概率评估系统。

背景技术

瞬态故障是指发生一次且随后消失的故障，在硬件要素的生命周期中非预期发生并服从概率分布的失效。瞬态故障本质上属于集成电路发生的单粒子效应(SEE)中的软错误，是由单个辐照粒子轰击集成电路而导致的。当带电粒子射入到集成新电路内部时，会与芯片制造材料发生碰撞而释放出大量电子/空穴对，这些电子/空穴对通常被称为沉积电荷。沉积电荷在器件下方形成漏斗区域，并通过漂移、扩散等过程被器件电极收集。当器件吸收足够多的沉积电荷后，将会产生瞬态电流脉冲，瞬态电流脉冲在电路中会引发瞬态电压脉冲，导致电路逻辑状态发生错误。单粒子翻转和单粒子瞬态是逻辑电路中瞬态故障的两种形态。

瞬态故障发生概率是芯片功能安全和可靠性评价的重要依据。瞬态故障的评估分析分为动态和静态两种。动态分析方法是基于故障仿真，该方法可以精确表征辐照环境下电路的特性，但是分析时间过长，无法与设计工程师协同。设计工程师经常需要可靠和快速的工具，进行快速设计迭代和电路优化。静态分析方法可以快速评估电路的瞬态故障率，但是需要全面精准地考虑到影响瞬态故障的因素。

对于瞬态故障的研究，现有方案都是针对某个或某几个影响因素展开的，未将产生瞬态静态的多种环境因素和电路因素系统地考虑，缺少瞬态故障失效概率评估模型。现有的动态测试是基于具体的电路展开分析，且分析时间过长，无法与设计工程师协同。静态测试又很难准确地考虑瞬态故障的应用。针对现有方案存在的无法兼顾测试效率和测试准确度的问题，需要创造一种新的新的芯片瞬态故障测试方案。

发明内容

本发明实施方式的目的是提供一种芯片瞬态故障失效概率评估方法及系统，以至少解决现有芯片测试方案存在的无法兼顾测试效率和测试准确度的问题，需要创造一种新的新的芯片瞬态故障测试方案。

为了实现上述目的，本发明第一方面提供一种芯片瞬态故障失效概率评估方法，所述方法包括：基于测试要求，进行LET值预设，并基于预设的LET值进行目标芯片测试的泊松分布概率模型构建；在所述泊松分布概率模型中，基于伯努利实验模型进行目标芯片测试，基于采样周期进行测试结果采集；基于所述测试结果计算所述泊松分布概率模型的泊松分布参数；基于所述泊松分布参数和所述测试结果获得所述目标芯片的失效概率。

可选的，进行LET值预设，包括：基于目标芯片的应用场景类型或遵照的测试标准，在预构建的测试库中进行对应的测试参数提取，基于提取的测试参数读取其中的LET值；其中，所述预构建的测试库中存储有标准指定的或专家经验生成的各场景下的测试参数。

可选的，所述基于预设的LET值进行目标芯片测试的泊松分布概率模型构建，包括：在预设的LET值下，定义翻转截面，用于表示一个粒子引发一次翻转的概率，其表示为：

其中，σ为翻转截面；N

可选的，所述构建用于表示目标芯片电路失效概率的泊松分布概率模型，包括：基于实验周期，将时间变量耦合进翻转截面计算规则，获得更新后的翻转截面计算规则，其计算式为：

其中，T为实验持续时间；Φ为粒子流通量；R

可选的，在定义的翻转截面规则下，单个实验周期内记录到的翻转次数符合二项分布规则，表示为：

其中，p(N

λ＝R

其中，λ为泊松分布参数。

可选的，所述基于所述初始泊松分布规则，获得实验周期内未发生单粒子反转概率预测模型，包括：基于目标芯片的测试需求，遍历预设粒子流通量，进行所述初始泊松分布规则的泊松过程齐次验证；在验证为齐次后，基于齐次泊松分布规则，获得用于表示单时间周期内发生k次SEU的概率的预测模型，表示为：

其中，p(N

可选的，基于所述泊松分布参数和所述测试结果获得所述目标芯片的失效概率，包括：基于整个实验周期内未发生单粒子反转概率预测模型，分别获得目标芯片的整电路失效预测模型和各单元的失效预测模型；所述整电路失效预测模型表示为：

p

所述各单元的失效预测模型表示为：

其中，M为目标芯片的逻辑门数量。

可选的，在所述泊松分布概率模型中，基于伯努利实验模型进行目标芯片测试，基于采样周期进行测试结果采集，包括：将目标芯片测试构建为，重复向目标芯片轰击粒子，每次仅轰击一个粒子，持续N次轰击的伯努利实验模型；在所述伯努利实验模型下，采集目标芯片发生的翻转次数和持续轰击的次数作为测试结果。

可选的，将测试结果作为入参，基于所述初始泊松分布模型进行所述泊松分布概率模型的泊松分布参数计算，获得对应的泊松分布参数计算值。

可选的，所述基于所述泊松分布参数和所述测试结果获得所述目标芯片的失效概率，包括：将所述泊松分布参数和所述测试结果作为入参，分别通过所述整电路失效预测模型和所述各单元的失效预测模型进行处理，获得对应目标芯片的整电路失效概率和各单元的失效概率；将所述整电路失效概率和各单元的失效概率作为目标芯片的失效概率结果。

本发明第二方面提供一种芯片瞬态故障失效概率评估系统，所述系统包括：模型构建单元，用于基于测试要求，进行LET值预设，并基于预设的LET值进行目标芯片测试的泊松分布概率模型构建；采集单元，用于在所述泊松分布概率模型中，基于伯努利实验模型进行目标芯片测试，基于采样周期进行测试结果采集；处理单元，用于基于所述测试结果计算所述泊松分布概率模型的泊松分布参数；评估单元，用于基于所述泊松分布参数和所述测试结果获得所述目标芯片的失效概率。

可选的，所述基于预设的LET值进行目标芯片测试的泊松分布概率模型构建，包括：在预设的LET值下，定义翻转截面，用于表示一个粒子引发一次翻转的概率，其表示为：

其中，σ为翻转截面；N

可选的，所述构建用于表示目标芯片电路失效概率的泊松分布概率模型，包括：基于实验周期，将时间变量耦合进翻转截面计算规则，获得更新后的翻转截面计算规则，其计算式为：

其中，T为实验持续时间；Φ为粒子流通量；R

可选的，在所述泊松分布概率模型中，基于伯努利实验模型进行目标芯片测试，基于采样周期进行测试结果采集，包括：将目标芯片测试构建为，重复向目标芯片轰击粒子，每次仅轰击一个粒子，持续N次轰击的伯努利实验模型；在所述伯努利实验模型下，采集目标芯片发生的翻转次数和持续轰击的次数作为测试结果。

另一方面，本发明提供一种计算机可读储存介质，该计算机可读存储介质上储存有指令，其在计算机上运行时使得计算机执行上述的芯片瞬态故障失效概率评估方法。

通过上述技术方案，本发明方案充分考虑了静态测试和动态测试的优势，基于瞬态故障符合泊松分布的特性进行模型构建。然后动态地进行伯努利实验，获得实验参数，将实验参数作为动态结果，与静态构建的泊松分布概率模型进行组合处理，使得极短的测试时间内获得长时间动态测试的预测结果，通过预测结果进行目标芯片的失效概率评估，实现了高效且准确的芯片瞬态故障失效概率评估。

本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：

图1是本发明一种实施方式提供的芯片瞬态故障失效概率评估方法的步骤流程图；

图2是本发明一种实施方式提供的芯片瞬态故障失效概率评估系统的系统结构图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

瞬态故障是指发生一次且随后消失的故障，在硬件要素的生命周期中非预期发生并服从概率分布的失效。瞬态故障本质上属于集成电路发生的单粒子效应(SEE)中的软错误，是由单个辐照粒子轰击集成电路而导致的。当带电粒子射入到集成新电路内部时，会与芯片制造材料发生碰撞而释放出大量电子/空穴对，这些电子/空穴对通常被称为沉积电荷。沉积电荷在器件下方形成漏斗区域，并通过漂移、扩散等过程被器件电极收集。当器件吸收足够多的沉积电荷后，将会产生瞬态电流脉冲，瞬态电流脉冲在电路中会引发瞬态电压脉冲，导致电路逻辑状态发生错误。单粒子翻转和单粒子瞬态是逻辑电路中瞬态故障的两种形态。

瞬态故障发生概率是芯片功能安全和可靠性评价的重要依据。瞬态故障的评估分析分为动态和静态两种。动态分析方法是基于故障仿真，该方法可以精确表征辐照环境下电路的特性，但是分析时间过长，无法与设计工程师协同。设计工程师经常需要可靠和快速的工具，进行快速设计迭代和电路优化。静态分析方法可以快速评估电路的瞬态故障率，但是需要全面精准地考虑到影响瞬态故障的因素。

对于瞬态故障的研究，现有方案都是针对某个或某几个影响因素展开的，未将产生瞬态静态的多种环境因素和电路因素系统地考虑，缺少瞬态故障失效概率评估模型。现有的动态测试是基于具体的电路展开分析，且分析时间过长，无法与设计工程师协同。静态测试又很难准确地考虑瞬态故障的应用。

针对现有方案存在的无法兼顾测试效率和测试准确度的问题，本发明方案提出一种新的芯片瞬态故障失效概率评估方法。本发明方案充分考虑了静态测试和动态测试的优势，基于瞬态故障符合泊松分布的特性进行模型构建。然后动态地进行伯努利实验，获得实验参数，将实验参数作为动态结果，与静态构建的泊松分布概率模型进行组合处理，使得极短的测试时间内获得长时间动态测试的预测结果，通过预测结果进行目标芯片的失效概率评估，实现了高效且准确的芯片瞬态故障失效概率评估。

图1是本发明一种实施方式提供的芯片瞬态故障失效概率评估方法的方法流程图。如图1所示，本发明实施方式提供一种芯片瞬态故障失效概率评估方法，所述方法包括：

步骤S10：基于测试要求，进行LET(Linear Energy Transfer，线性能量传输)值预设，并基于预设的LET值进行目标芯片测试的泊松分布概率模型构建。

具体的，进行芯片测试时，一方面需要考虑测试标准，另一方面还得考虑具体的应用场景，以保证经过测试的芯片，不仅能够满足测试标准的要求，还能满足具体的使用要求。基于此，对于不同的芯片，不同的应用场景和不同的测试标准，具体的测试参数是不同的。为了保证测试的精准性，本发明方案虽然进行了静态的预测模型构建，但还是需要基于具体的应用场景进行差异化的模型构建。

优选的，所述基于测试要求，进行LET值预设，包括：基于目标芯片的应用场景类型或遵照的测试标准，在预构建的测试库中进行对应的测试参数提取，基于提取的测试参数读取其中的LET值；其中，所述预构建的测试库中存储有标准指定的或专家经验生成的各场景下的测试参数。

在本发明实施例中，本发明方案拟通过仿真和实验结合的方式，找到LET值和粒子种类、入射能量、辐照材料之间的相关性。通过建立泊松分布的概率模型来评估瞬态故障的失效率，采用动态和静态方法相结合的方法，既能缩短评估时间，又能较为准确地对瞬态故障概率进行评估。

进一步的，所述基于预设的LET值进行目标芯片测试的泊松分布概率模型构建，包括：在预设的LET值下，定义翻转截面，用于表示一个粒子引发一次翻转的概率，其表示为：

其中，σ为翻转截面；N

在本发明实施例中，对于一个给定的LET值，翻转截面σ定义为实验中记录到的翻转次数N

进一步的，所述构建用于表示目标芯片电路失效概率的泊松分布概率模型，包括：基于实验周期，将时间变量耦合进翻转截面计算规则，获得更新后的翻转截面计算规则，其计算式为：

其中，T为实验持续时间；Φ为粒子流通量；R

进一步的，在定义的翻转截面规则下，单个实验周期内记录到的翻转次数符合二项分布规则，表示为：

其中，p(N

λ＝R

其中，λ为泊松分布参数。

在本发明实施例中，根据这个模型，对于一个翻转截面为σ的被测试器件，实验流量为F，SEU(即发生一次翻转)出现的次数遵循以下二项分布：

基于该服从的二项分布，易于推导计算出单粒子翻转效应发生次数N

进一步的，所述构建用于表示目标芯片电路失效概率的泊松分布概率模型，包括：基于实验周期，将时间变量耦合进翻转截面计算规则，获得更新后的翻转截面计算规则，其计算式为：

其中，T为实验持续时间；Φ为粒子流通量；R

在本发明实施例中，翻转截面仍然可以看作是一个概率值，但是单粒子翻转率R

进一步的，所述基于所述初始泊松分布规则，获得实验周期内未发生单粒子反转概率预测模型，包括：基于目标芯片的测试需求，遍历预设粒子流通量，进行所述初始泊松分布规则的泊松过程齐次验证；在验证为齐次后，基于齐次泊松分布规则，获得用于表示单时间周期内发生k次SEU的概率的预测模型，表示为：

其中，p(N

在本发明实施例中，本发明方案之所以需要验证模型是否齐次，是为了避免初始时刻会对预测结果产生影响的可能，在保证分布规则为齐次，才能够保证预测结果是普遍适用的。在齐次规则下，两次时间之间的SEU发生k次的概率服从指数分布：

那么，在一个测试周期内，从0时刻开始观测，到t时刻没有发生单粒子翻转的概率是：

进一步的，基于所述泊松分布参数和所述测试结果获得所述目标芯片的失效概率，包括：基于整个实验周期内未发生单粒子反转概率预测模型，分别获得目标芯片的整电路失效预测模型和各单元的失效预测模型；

所述整电路失效预测模型表示为：

p

所述各单元的失效预测模型表示为：

其中，M为目标芯片的逻辑门数量。

在本发明实施例中，将失效率分配到电路中的每个逻辑单元，就得到每个单元的故障概率。获取单个逻辑单元的失效概率的关键是获得到失效率，失效率与翻转界面和粒子通量有关。

步骤S20：在所述泊松分布概率模型中，基于伯努利实验模型进行目标芯片测试，基于采样周期进行测试结果采集。

具体的，将目标芯片测试构建为，重复向目标芯片轰击一个粒子，每次仅轰击一个粒子，持续N次轰击的伯努利实验模型；在所述伯努利实验模型下，采集目标芯片发生的翻转次数和持续轰击的次数作为测试结果。

步骤S30：基于所述测试结果计算所述泊松分布概率模型的泊松分布参数。

具体的，将测试结果作为入参，基于所述初始泊松分布模型进行所述泊松分布概率模型的泊松分布参数计算，获得对应的泊松分布参数计算值。即将采集的数据作为入参，基于λ＝R

步骤S40：基于所述泊松分布参数和所述测试结果获得所述目标芯片的失效概率。

具体的，将所述泊松分布参数和所述测试结果作为入参，分别通过所述整电路失效预测模型和所述各单元的失效预测模型进行处理，获得对应目标芯片的整电路失效概率和各单元的失效概率；将所述整电路失效概率和各单元的失效概率作为目标芯片的失效概率结果。

在本发明实施例中，本发明采用动态分析方法和静态分析方法相结合的方法，既能节省评估分析的时间，又能保证一定的准确率。

图2是本发明一种实施方式提供的芯片瞬态故障失效概率评估系统的系统结构图。如图2所示，本发明实施方式提供一种芯片瞬态故障失效概率评估系统，所述系统包括：模型构建单元，用于基于测试要求，进行LET值预设，并基于预设的LET值进行目标芯片测试的泊松分布概率模型构建；采集单元，用于在所述泊松分布概率模型中，基于伯努利实验模型进行目标芯片测试，基于采样周期进行测试结果采集；处理单元，用于基于所述测试结果获得计算所述泊松分布概率模型的泊松分布参数；评估单元，用于基于所述泊松分布参数和所述测试结果获得所述目标芯片的失效概率。

优选的，所述基于预设的LET值进行目标芯片测试的泊松分布概率模型构建，包括：在预设的LET值下，定义翻转截面，用于表示一个粒子引发一次翻转的概率，其表示为：

其中，σ为翻转截面；N

优选的，所述构建用于表示目标芯片电路失效概率的泊松分布概率模型，包括：基于实验周期，将时间变量耦合进翻转截面计算规则，获得更新后的翻转截面计算规则，其计算式为：

其中，T为实验持续时间；Φ为粒子流通量；R

优选的，在所述泊松分布概率模型中，基于伯努利实验模型进行目标芯片测试，基于采样周期进行测试结果采集，包括：将目标芯片测试构建为，重复向目标芯片轰击一个粒子，每次仅轰击一个粒子，持续N次轰击的伯努利实验模型；在所述伯努利实验模型下，采集目标芯片发生的翻转次数和持续轰击的次数作为测试结果。

本发明实施方式还提供一种计算机可读储存介质，该计算机可读存储介质上储存有指令，其在计算机上运行时使得计算机执行上述的芯片瞬态故障失效概率评估方法。

本领域技术人员可以理解实现上述实施方式的方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器(processor)执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。

此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。